JPH07273093A - プラズマエッチング方法 - Google Patents

プラズマエッチング方法

Info

Publication number
JPH07273093A
JPH07273093A JP6426594A JP6426594A JPH07273093A JP H07273093 A JPH07273093 A JP H07273093A JP 6426594 A JP6426594 A JP 6426594A JP 6426594 A JP6426594 A JP 6426594A JP H07273093 A JPH07273093 A JP H07273093A
Authority
JP
Japan
Prior art keywords
substrate
plasma
etched
insulating film
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6426594A
Other languages
English (en)
Other versions
JP3360404B2 (ja
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06426594A priority Critical patent/JP3360404B2/ja
Publication of JPH07273093A publication Critical patent/JPH07273093A/ja
Application granted granted Critical
Publication of JP3360404B2 publication Critical patent/JP3360404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 MIS型半導体装置の微細なゲート電極を単
極式静電チャックを用いつつ、Br系等のガスによりプ
ラズマエッチングする場合において、下地ゲート絶縁膜
のダメージを防止するとともに、エッチング終了後の希
フッ酸洗浄におけるゲート絶縁膜の増速エッチングを防
止する。 【構成】 エッチング終了後の被エッチング基板の除電
ステップにXeのプラズマ放電を用いる。またオーバー
エッチングへの切り替えのタイミングを下地ゲート絶縁
膜が露出する前に設定する。 【効果】 Xeのプラズマ発光の主スペクトルライン
は、従来除電ガスとして用いてきたHeのそれより長波
長側にあり、フォトンエネルギが小さい。このためVU
V光照射によるダメージが低減される。またゲート絶縁
膜露出前に低イオンエネルギの条件に切り替えるので、
ゲート絶縁膜のイオンダメージを防止できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプラズマエッチング方法
に関し、さらに詳しくは下地絶縁膜の照射損傷等の少な
いゲート電極等のプラズマエッチング方法に関する。
【0002】
【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化されるに伴い、プラズマエッチング等の微細加工技
術に対する要求は一段と厳しさを増している。中でも、
MISFETのゲート電極のパターニングにおいては、
高異方性、高選択比、高エッチングレート、低汚染そし
て下地絶縁膜に対する低ダメージ等の諸要求を高いレベ
ルで満足させ得るプラズマエッチング方法が要求され
る。
【0003】サイドエッチングのない高異方性エッチン
グと下地絶縁膜との高選択比を両立するエッチングガス
として、Br系ガスとO2 との混合ガスや、Cl系ガス
とO 2 との混合ガスが有効とされている。これは、Br
ラジカル(Br* )やClラジカル(Cl* )の化学的
活性が、通常用いられるCF4 等F系ガスから生成する
Fラジカル(F* )よりも小さいため、ラジカル反応を
抑制できるためである。O2 の添加は下地酸化膜との選
択比向上の効果の他、エッチングレートの向上効果があ
る。
【0004】またエッチングの反応生成物であるSiB
x やSiClx がイオン入射の少ないゲート電極側面
に付着し側壁保護膜を形成するので、ラジカルのアタッ
クや垂直方向以外からの入射イオンからパターン側面を
保護する効果が期待されるためでもある。これらの側壁
保護膜は、チャンバ内のプラズマ雰囲気中であっても部
分的に酸化されるので、O2 ガスの混合比を変えること
により側壁保護作用を調整でき、垂直なパターンの形成
はもとより必要に応じて順テーパをパターンに付与した
り、テーパ角度を制御することも可能である。
【0005】しかしながら、エッチング終了後に被エッ
チング基板を大気中に取り出したり、レジストパターン
をアッシングする段階においては、この側壁保護膜が強
固な酸化物系の側壁変質膜に変換され、被エッチング基
板やエッチングチャンバ内部のパーティクル汚染を招い
たり、次工程、例えばLDDサイドウォール形成用の絶
縁膜成膜時のステップカバリッジの低下等の問題点があ
る。
【0006】そこで、ゲート電極エッチングの終了後次
工程に移る前に、これら側壁保護膜ないしは側壁変質膜
を除去しておく必要がある。このため、希フッ酸やバッ
ファードフッ酸水溶液によるウェット処理が行われる
が、これらのエッチング液は下地のゲート絶縁膜等も同
時にエッチングする。このゲート絶縁膜のエッチングに
ついては、その膜減り量が予測できればエッチング時間
制御等で対処できる。しかしながら、ゲート電極エッチ
ング終了後のゲート絶縁膜のエッチングレートは、未処
理の通常の熱酸化膜等のエッチングレートに比較して異
常に大きく、その制御が困難であることが近年の研究に
より明らかとなった。この問題に関しては、”Etch
Rate Acceleration of SiO
2 during Wet Treatment af
ter Gate Etching”と題してJpn.
J.Appl.Phys.Part 1,32(199
3)6114 に本発明者らが報告した。本リポートの
要旨は、エッチング中のプラズマ照射により、ゲート絶
縁膜表面に結晶のディスオーダリング、Br原子等によ
る汚染そして表面の粗面化等による、複合化したダメー
ジが露出したゲート絶縁膜に誘起され、これらの要因が
重なってウェット処理中に増速エッチングが行われると
いうものである。
【0007】この問題を図7および図8を参照してさら
に説明する。まず図7(a)に示すようにSi等の半導
体基板1上にSiO2 等のゲート絶縁膜2と多結晶シリ
コン等よりなるSi系材料層3を順次被着後、レジスト
マスク4を形成する。次にCl系ガスやBr系ガス等に
より高異方性、高エッチングレートのメインエッチング
を施しSi系材料層3のパターニングを行う。次に図7
(b)に示すように下地のゲート絶縁膜2が1部露出
し、かつSi系材料層の残部3aが1部残留した状態で
高選択比のオーバーエッチングに切り替え、Si系材料
層3からなるゲート電極を完成する。この状態が図7
(c)である。レジストマスク4およびSi系材料層3
パターン側面には、レジストの分解生成物やエッチング
の反応生成物からなる側壁保護膜5が形成される。オー
バーエッチングへの切り替えは、図8に示すようにSi
Clx 、SiBrx 等反応生成物のプラズマ中での発光
スペクトルをモニタし、その強度が落ち始める時点に設
定する。この時点においては下地のゲート絶縁膜2の1
部に短時間ではあるがメインエッチング時の強いプラズ
マ照射に曝されダメージ層7が入る。実際のエッチング
プロセスにおいては、発光スペクトル強度信号の時間微
分等の波形処理をして検出感度を上げ、メインエッチン
グ時の下地絶縁膜2のプラズマ照射時間を短縮する方法
がとられるが、本質的な解決策とはならない。
【0008】さらに本発明者の最近の検討によれば、ゲ
ート絶縁膜のダメージはプラズマ発光中の200nm以
下の波長を有する真空紫外光(VUV)によっても誘起
されることが判明した。とりわけゲート絶縁膜として多
用されるSiO2 のバンドギャップエネルギ8.8eV
に相当する140.9nmより短波長側の領域では図5
に示すように吸収係数が桁外れに増大する。すなわち、
140.9nmより大幅に短波長のVUV光照射に直接
曝されるとゲート絶縁膜のダメージは大きくなるのであ
る。図5はH.R.Philip et.al.”Ha
ndbookof Optical Constant
s of Solids(Academic Pres
s,Orlando,1985)Part 2 p.7
49から作成したものである。
【0009】ところで、近年の半導体プロセスにおける
プラズマエッチングでは、エッチング条件の厳密な管理
が必要となっており、被エッチング基板温度の制御もそ
の例外ではない。特に、ラジカル反応を低減するため基
板温度を0℃程度以下に低温制御する場合には、低温冷
却された基板ステージ上に被エッチング基板を静電チャ
ック等で静電引力的に密着させて、基板ステージと被エ
ッチング基板との熱的な相互作用を高めることが通常行
われる。静電チャックはその電極構成により単極式と双
極式があるが、エッチング処理の均一性の観点からは単
極式静電チャックが多用される。
【0010】単極式静電チャックにおいては、プラズマ
エッチング終了後に被エッチング基板を基板ステージか
ら離脱しエッチングチャンバ外へ搬送する段階の前に、
被エッチング基板に残留している電荷を何らかの方法で
除去し、離脱を容易にすることが行われる。この処理を
除電ステップと呼称するが、一般的にはHeによるプラ
ズマ放電を施し、被エッチング基板の残留電荷を中和し
て除電している。ところが、プラズマ励起されたHeの
主な発光スペクトルは、Heの中性励起種が58nm、
54nm、He+ が30nm、26nmとミリカン領域
の極めて短波長のVUV光を有し、フォトンのエネルギ
レベルが大きい。このため、ゲート電極のプラズマエッ
チングにおいてダメージレスのプロセスを指向しても、
エッチング終了後の除電ステップで新たなゲート絶縁膜
のダメージが誘起される訳である。
【0011】近年のサブハーフミクロン級のゲート電極
幅のMISFETにおいては、ゲート絶縁膜の膜厚その
ものも10nm以下が要求され、このような極薄ゲート
絶縁膜にダメージが入り増速エッチングが生じると、半
導体基板が露出し不純物拡散層にもダメージや汚染が入
る懸念がある。とくに、ゲート電極側縁の直下にダメー
ジが入ると、LDDサイドウォール形成後にもゲート耐
圧の劣化が問題となる。また半導体基板が露出しない迄
も、ゲート絶縁膜が2〜3nmの厚さ迄膜減りすると残
膜の有無の確認手段がなく、工程管理上で問題を残す。
【0012】
【発明が解決しようとする課題】そこで本発明の課題
は、下地絶縁膜上のSi系材料層をパターニングするプ
ラズマエッチング方法において、エッチング工程中のプ
ラズマ照射や、エッチング終了後の除電ステップにおけ
るVUV光照射に基づく下地絶縁膜のダメージを低減す
るプラズマエッチング方法を提供することである。
【0013】また本発明の課題は、プラズマエッチング
終了後のウェット処理時の増速エッチングによるゲート
絶縁膜の異常な膜減りや半導体基板のダメージのないプ
ラズマエッチング方法を提供することである。
【0014】さらにまた本発明の課題は、微細ゲート電
極幅や極薄のゲート絶縁膜を有するMIS型半導体装置
を制御性よく、かつ耐圧劣化なく製造しうるプラズマエ
ッチング方法を提供することである。本発明の上記以外
の課題は本明細書および添付図面の説明により明らかに
される。
【0015】
【課題を解決するための手段】本発明のプラズマエッチ
ング方法は、上述の課題を解決するために発案したもの
であり、単極式静電チャックにより被エッチング基板を
基板ステージに静電吸着しつつ、下地絶縁膜上のSi系
材料層をパターニングするプラズマエッチング方法にお
いて、パターニング終了後の被エッチング基板の除電ス
テップとして、除電ガスのプラズマ発光の主スペクトル
ラインのフォトンエネルギが、Heのプラズマ発光の主
スペクトルラインのフォトンエネルギより小さな除電ガ
スのプラズマ放電により施すものである。
【0016】また本発明のプラズマエッチング方法は、
単極式静電チャックにより被エッチング基板を基板ステ
ージに静電吸着しつつ、下地絶縁膜上のSi系材料層を
パターニングするプラズマエッチング方法において、パ
ターニング終了後の該被エッチング基板の除電ステップ
として、除電ガスのプラズマ発光の主スペクトルライン
の波長が、Heのプラズマ発光の主スペクトルラインの
波長より大きな除電ガスのプラズマ放電により施すもの
である。この条件を満たす熱伝導ガスとしては、Xe、
Kr、ArおよびNe等の希ガスを例示できる。
【0017】さらにまた本発明のプラズマエッチング方
法は、上述した除電ガスを用いた上で、ゲート電極を多
段階エッチングする場合において、低イオンエネルギの
オーバーエッチング工程への切り替えを、下地絶縁膜の
露出前に設定することを特徴とするものである。
【0018】
【作用】本発明のポイントは、除電ガスに常用されてき
たHeを用いず、この代替としてXe、Kr、Ar、N
e等の希ガスを用いる点にある。これら個々の希ガスの
プラズマ発光のVUV領域における主スペクトルライン
を強度順に表1に示す。プラズマ発光は原子状態の中性
励起種によるものと、1価イオンによるものとがある
が、発光強度的には中性励起種に着目すればよい。なお
発光スペクトルラインの数値と強度は、D.R.Lid
e ”CRC Handbook of Chemis
try and Phisics”71st.Edit
ion(CRC Press,Boston,1990
−1991)によった。
【0019】
【表1】
【0020】また図6はHe、Ar、KrおよびXeの
プラズマ発光のスペクトル線の位置と強度を示す図であ
る。同図はA.R.Striganov and N.
S.Sventitskii ”Tables of
Neutral and ionizrd Atom
s”(IFI/PLENUM,New York,19
68)p.19を参照し作成したものである。
【0021】表1および図6にみられるとおり、Xe、
Kr、Ar、Neの中性励起種の主発光スペクトルライ
ンは、いずれもHeの主発光スペクトルラインよりも長
波長側にある。従ってXe、Kr、Ar、Neの主発光
スペクトルのフォトンエネルギは、Heの主発光スペク
トルのフォトンエネルギより小さい。すなわち、ゲート
絶縁膜に吸収されるエネルギは小さく、ゲート絶縁膜に
与えるダメージは少ないことが予想される。中でもXe
を除電ガスとして用いる場合は、SiO2 のバンドギャ
ップエネルギ8.8eVに相当する波長140.9nm
に近く、SiO 2 への吸収は極めて少なくダメージも軽
微であることが理論的に裏付けされる。
【0022】これを確認するため、次の実験をおこなっ
た。すなわちSi基板を同一条件で熱酸化したサンプル
に、Xe、Kr、ArおよびHeのプラズマによるVU
V光を一定条件で照射し、表面ダメージ層の厚さをXP
S(X−ray photo−electron sp
ectroscopy)により分析した。試料にはプラ
ズマが直接接触してプラズマ照射ダメージが入らないよ
うにした。この結果を表2に示す。
【0023】
【表2】
【0024】表2から明らかなように、Xe、Kr、A
rのプラズマによるVUV光照射による熱酸化膜のダメ
ージは、そのいずれもHeのプラズマによるVUV光照
射によるダメージよりも少なく、本発明の効果が実験的
にも実証される。
【0025】
【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。
【0026】実施例1 本実施例は熱伝導ガスとしてXeを用い、ゲート酸化膜
上の多結晶シリコンを1段階でエッチングした例であ
り、始めに本実施例で用いるプラズマエッチング装置の
基板ステージ部分を図3を参照して説明する。
【0027】図3は基板バイアス印加型ECRプラズマ
エッチング装置のうち、基板ステージ部分の概略断面図
である。エタノール等の冷媒を循環供給する冷却配管1
3を内蔵する基板ステージ12上に被エッチング基板1
1を載置し、メカニカルクランパ14で基板ステージ1
2に圧着する。また基板ステージ12には単極式の静電
チャック15を装着してあり、この静電チャック15に
よって被エッチング基板11を静電吸着力によりチャッ
キング可能である。静電チャック15により被エッチン
グ基板を基板ステージに吸着後は、メカニカルクランパ
14は必要に応じて解除し、移動退避してもよい。さら
に基板ステージにはブロッキングコンデンサを介して基
板バイアス電源17を導入するとともに、熱伝導ガス導
入孔16が形成され、基板ステージ12上面より被エッ
チング基板11裏面に向けこれもXeからなる熱伝導ガ
スを供給する。熱伝導ガスは被エッチング基板11周縁
部からエッチングチャンバ内に流出して拡散し、ここで
エッチングガスと混合されてECRプラズマ18を形成
する。なお図4では被エッチング基板11と基板ステー
ジ12との間に間隙が存在するが、これは説明の都合上
であり実際には密着に近い状態で接触している。なお本
実施例で用いる基板バイアス印加型ECRプラズマエッ
チング装置には、ゲートバルブを介してロードロックチ
ャンバ、アッシングチャンバ等を連結し、連続処理しう
る構成とすればスループットの向上を図ることができ
る。図5においては、基板ステージ12に内蔵される被
エッチング基板を突き上げるためのプッシュピン等は図
示を省略する。
【0028】次に図1(a)〜(d)を参照して、本実
施例によるプラズマエッチング方法の説明に移る。Si
等の半導体基板1上に熱酸化によりSiO2 からなるゲ
ート絶縁膜を10nm、CVDにより不純物を含有する
多結晶シリコンからなるSi系材料層3を0.4μmの
厚さに順次堆積する。次にネガ型化学増幅系レジスト
(シプレー社製SAL−601)とKrFエキシマレー
ザリソグラフィにより一例として0.35μm幅のレジ
ストマスク4を形成する。図1(a)に示すここまで形
成したサンプルを被エッチング基板とする。
【0029】この被エッチング基板を上記した基板バイ
アス印加型ECRプラズマエッチング装置の基板ステー
ジ12上にセットして静電チャック15によりチャキン
グし、一例として下記条件により多結晶シリコンからな
るSi系材料層3をパターニングした。熱伝導ガスとし
てのXeの圧力は1000Pa(〜8Torr)に維持
して被エッチング基板の温度制御の応答性を高める。 Cl2 70 sccm HBr 20 sccm O2 10 sccm ガス圧力 1.0 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 40 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、レジストの分解生成物を含む反
応生成物SiClx 、SiBrx が側壁保護膜5を形成
し、また基板温度を0℃に設定しているのでラジカル反
応は抑制され、図1(b)に示すように異方性のよいパ
ターニングが可能である。また少量のO2 の添加により
下地SiO2 との選択比がとれ、ゲート絶縁膜2のプラ
ズマ照射によるダメージは少ない。
【0030】プラズマエッチング終了後、次の条件によ
り被エッチング基板の除電を20秒間施す。 Xe 100 sccm ガス圧力 2.0 Pa マイクロ波パワー 1000 W(2.45GHz) RFバイアスパワー 0 W 本除電ステップでは従来のHeにかえて、短波長高エネ
ルギのVUV光を含まないXeのプラズマ放電を用いる
ので、ゲート絶縁膜に新たなダメージを発生することは
無い。また熱伝導ガスとしてXeを用いることも同様の
効果をもたらす。
【0031】次に被エッチング基板をアッシングチャン
バに搬送し、レジストマスク5をアッシング除去すると
側壁保護膜5は酸化されて図1(c)に示すように側壁
変質膜6となり残留する。これを100:1の希フッ酸
水溶液で除去し、図1(d)に示すように多結晶シリコ
ンからなるSi系材料層3によるゲート電極が完成す
る。希フッ酸水溶液によるウェット処理においては、ゲ
ート絶縁膜が増速エッチングにより異常な膜減りを生じ
ることはない。
【0032】実施例2 本実施例は実施例1と同じ被エッチング基板を2段階エ
ッチングし、エッチング終了後の除電ガスとしてXeを
用いた例であり、これを図2(a)〜(c)および図3
を参照して説明する。
【0033】図2(a)に示す被エッチング基板は図1
(a)と同じであるので重複する説明を省略する。この
被エッチング基板を実施例1で用いた基板バイアス印加
型ECRプラズマエッチング装置の基板ステージ12に
セットし、一例として下記条件で高エッチングレートの
メインエッチングを施した。熱伝導ガスとしてのXeの
圧力は1000Pa(〜8Torr)に維持して被エッ
チング基板の温度制御の応答性を高めた。 Cl2 70 sccm O2 10 sccm ガス圧力 1.0 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 40 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、Cl* によるラジカル反応がC
+ 、O+ のイオン入射にアシストされる形で高速の異
方性エッチングが進行する。多結晶シリコンのパターン
側面にはSiClx がレジストの分解生成物とともに付
着して側壁保護膜5が形成され、異方性の向上に寄与す
る。本メインエッチングは、Si系材料層3の層厚方向
の大部分がエッチングされ、しかも下地のゲート絶縁膜
2が被エッチング基板上のいかなる場所でも露出しない
内に停止し、次のオーバーエッチング条件に切り替え
る。メインエッチング終了時の様子を図2(b)に示
す。
【0034】オーバーエッチングへのステップ切り替え
のタイミングは、例えばエッチング反応生成物であるS
iClx の発光スペクトル391nmをモニタし、メイ
ンエッチング中の発光スペクトル強度が落ち始める手前
に設定する。これは、予め被エッチング基板と同じダミ
ー基板で発光スペクトル強度が落ち始める時間を求めて
おき、その時間の例えば90%の時間設定を行えばよ
い。発光スペクトル強度の時間変化およびステップ切り
替えのタイミングの様子を図3に示す。
【0035】続けて、下記条件により残部の多結晶シリ
コンのオーバーエッチングを行う。熱伝導ガスとしての
Xeの圧力は1000Pa(〜8Torr)一定であ
る。 HBr 120 sccm O2 4 sccm ガス圧力 1.0 Pa マイクロ波パワー 1000 W(2.45GHz) RFバイアスパワー 20 W(2MHz) 基板温度 0 ℃ 本エッチング過程では、多結晶シリコンのパターン側面
にはSiBrx がレジストの分解生成物とともに付着し
て側壁保護膜5が形成され、異方性の向上に寄与する。
また多結晶シリコンはBr* によるラジカル反応がBr
+ 、O+ の極く弱いイオンにアシストされる形でエッチ
ングされる。このため下地ゲート絶縁膜2が露出して
も、ここに高イオンエネルギのプラズマが照射されるこ
とはなく、プラズマ照射ダメージは少ない。また熱伝導
ガスとしてXeを使用しているので短波長VUV光によ
るダメージも入らない。オーバーエッチング終了後の様
子を図2(c)に示す。
【0036】次に実施例1と同じ条件の除電ステップに
より、Xeプラズマを用いて被エッチング基板の荷電を
中和する。ここで被エッチング基板11を基板ステージ
12から離脱し、アッシングチャンバに搬送してレジス
トマスク4をアッシング除去する。続けて側壁変質膜6
を希フッ酸水溶液で除去して多結晶シリコンからなるS
i系材料層3によるゲート電極を完成する。
【0037】本実施例によれば、除電ガスとしてXeを
用いたことに加え、オーバーエッチングへの切り替えの
タイミングを下地ゲート絶縁膜の露出前に設定している
ので、ゲート絶縁膜へのダメージ防止効果はより一層徹
底され、ウェット処理時のゲート絶縁膜の増速エッチン
グは殆ど観察されない。Si系材料層3の層厚の大部分
は高速のメインエッチングでパターニングするので、プ
ロセス全体のスループット向上の効果がある。
【0038】以上、本発明を2例の実施例により説明し
たが本発明はこれら実施例になんら限定されるものでは
ない。
【0039】例えば除電ガスとしてXeを用いたが、そ
の他Kr、Ar、Ne等の希ガスを用いてもよい。なお
熱伝導ガスにもXe、Kr、Ar、Ne等の希ガスを用
いれば、ダメージ低減の効果を徹底できる。なお熱伝導
ガスの使用は基板冷却のみならず、基板加熱の場合にも
基板ステージと被エッチング基板との熱交換作用の効率
の向上に役立つ。
【0040】エッチングガスとしてCl2 とHBrを用
いたが、CCl4 、SiCl4 、BCl3 、CHC
3 、HCl等他のCl系ガスやBr2 、BBr3 、C
HBr3等他のBr系ガスを用いてもよい。またエッチ
ングレート向上のため、SF6 等F系ガスの使用や添加
も有効である。HI等のI系ガスの使用はゲート絶縁膜
との一層の選択比向上が期待できる。
【0041】エッチング終了後に側壁変質膜を除去する
ウェット処理に希フッ酸水溶液を用いたが、バッファー
ドフッ酸(BHF)やアンモニア過酸化水素水等を用い
てもよい。
【0042】レジストマスクの除去にはO2 やO3 によ
るアッシングを行ったが、レジスト剥離液による除去で
あってもよい。
【0043】Si系材料層として多結晶シリコンを例示
したが、W、Mo等他の高融点金属等のシリサイド、高
融点金属層ポリサイド等の積層構造であってもよい。こ
の場合には、Si系材料層表面にSiON等の反射防止
層を設けることは微細ゲート電極パターニングに有効で
ある。
【0044】エッチング装置として、基板バイアス印加
型ECRプラズマエッチング装置を用いたが、平行平板
型RIE装置、マグネトロンRIE装置であってもよ
い。ヘリコン波プラズマエッチング装置、TCPエッチ
ング装置、ICPエッチング装置等の高密度プラズマエ
ッチング装置を用いれば、さらなる低ダメージ、高エッ
チングレート、被エッチング基板内の均一性等が期待で
きる。
【0045】オーバーエッチング条件への切り替えのプ
ロセスモニタとして発光スペクトルの分光分析を用いた
が、レーザ干渉法や質量分析法等他のモニタ法を適宜使
用してよい。
【0046】
【発明の効果】以上の説明から明らかなように、本発明
によれば単極式静電チャックの除電ステップにXeを始
めとしてKr、Ar、Ne等の希ガスのプラズマ放電を
用いるので、従来のHeを除電ガスとする場合に比較
し、短波長VUV光によるゲート絶縁膜のダメージは低
減される。また、オーバーエッチングへの切り替えのタ
イミングを下地ゲート絶縁膜が露出する前に設定するの
で、ゲート絶縁膜のプラズマ照射によるダメージの低減
効果が得られる。
【0047】このため、ゲート電極パターニング終了後
の希フッ酸等によるウェット処理時に発生していたゲー
ト絶縁膜の増速エッチングによる異常な膜減りや、半導
体基板そのもののダメージを回避でき、MIS型半導体
装置を制御性よく製造可能となる。またゲート耐圧向上
の効果も顕著である。
【0048】本発明のプラズマエッチング方法は、特に
サブハーフミクロンクラスの微細なゲート電極のパター
ニングに使用して多大の効果があり、MIS型半導体装
置の高集積化へ寄与する意義は大きい。
【図面の簡単な説明】
【図1】本発明を適用した実施例1のプラズマエッチン
グ方法をその工程順に説明する概略断面図であり、
(a)半導体基板上にゲート絶縁膜、Si系材料層およ
びレジストマスクを順次形成した状態、(b)はSi系
材料層をパターニングした状態、(c)はレジストマス
クをアッシングし側壁変質膜が残留した状態、(d)は
ウェット処理により側壁変質膜を除去してSi系材料層
からなるゲート電極が完成した状態である。
【図2】本発明を適用した実施例2のプラズマエッチン
グ方法をその工程順に説明する概略断面図であり、
(a)半導体基板上にゲート絶縁膜、Si系材料層およ
びレジストマスクを順次形成した状態、(b)はメイン
エッチングによりSi系材料層の層厚方向の大部分をパ
ターニングした状態、(c)はオーバーエッチングによ
りSi系材料層の層厚方向の残部をパターニングした状
態である。
【図3】本発明を適用した実施例2のプラズマエッチン
グ方法における反応生成物のプラズマ発光強度の時間変
化を示す図である。
【図4】本発明を適用した実施例1および2で用いたプ
ラズマエッチング装置の基板ステージ部分の概略断面図
である。
【図5】SiO2 のVUV光領域での光吸収スペクトル
図である。
【図6】He、Ar、KrおよびXeのプラズマ発光の
スペクトル線の位置と強度を示す図である。
【図7】従来のプラズマエッチング方法をその工程順に
説明する概略断面図であり、(a)半導体基板上にゲー
ト絶縁膜、Si系材料層およびレジストマスクを順次形
成した状態、(b)はメインエッチングが終了した状
態、(c)はオーバーエッチングが終了した状態であ
る。
【図8】従来のプラズマエッチング方法における反応生
成物のプラズマ発光強度の時間変化を示す図である。
【符号の説明】
1 半導体基板 2 ゲート絶縁膜 3 Si系材料層 3a Si系材料層の残部 4 側壁保護膜 5 側壁変質膜 6 側壁保護膜 7 ダメージ層 11 被エッチング基板 12 基板ステージ 13 冷却配管 14 メカニカルクランパ 15 静電チャック 16 熱伝導ガス導入孔 17 基板バイアス電源 18 ECRプラズマ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 H01L 21/302 E 29/78 301 G 301 P

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 単極式静電チャックにより被エッチング
    基板を基板ステージに静電吸着しつつ、下地絶縁膜上の
    Si系材料層をパターニングするプラズマエッチング方
    法において、 パターニング終了後の該被エッチング基板の除電ステッ
    プは、除電ガスのプラズマ発光の主スペクトルラインの
    フォトンエネルギが、Heのプラズマ発光の主スペクト
    ルラインのフォトンエネルギより小さな除電ガスのプラ
    ズマ放電によることを特徴とする、プラズマエッチング
    方法。
  2. 【請求項2】 単極式静電チャックにより被エッチング
    基板を基板ステージに静電吸着しつつ、下地絶縁膜上の
    Si系材料層をパターニングするプラズマエッチング方
    法において、 パターニング終了後の該被エッチング基板の除電ステッ
    プは、除電ガスのプラズマ発光の主スペクトルラインの
    波長が、Heのプラズマ発光の主スペクトルラインの波
    長より大きな除電ガスのプラズマ放電によることを特徴
    とする、プラズマエッチング方法。
  3. 【請求項3】 除電ガスは、Xe、Kr、ArおよびN
    eからなる群より選ばれる少なくとも1種であることを
    特徴とする、請求項1および2記載のプラズマエッチン
    グ方法。
  4. 【請求項4】 低イオンエネルギのオーバーエッチング
    工程を含む多段階エッチングによりパターニングするプ
    ラズマエッチング方法であって、該オーバーエッチング
    工程への切り替えを、下地絶縁膜の露出前に設定するこ
    とを特徴とする、請求項1および2記載のプラズマエッ
    チング方法。
  5. 【請求項5】 下地絶縁膜は、MISFETのゲート絶
    縁膜であることを特徴とする、請求項1、2および4記
    載のプラズマエッチング方法。
  6. 【請求項6】 Si系材料層は、多結晶シリコン、高融
    点金属シリサイドおよび高融点金属層ポリサイドからな
    る群から選ばれる少なくとも1種であることを特徴とす
    る、請求項1、2および4記載のプラズマエッチング方
    法。
JP06426594A 1994-04-01 1994-04-01 プラズマエッチング方法 Expired - Fee Related JP3360404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06426594A JP3360404B2 (ja) 1994-04-01 1994-04-01 プラズマエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06426594A JP3360404B2 (ja) 1994-04-01 1994-04-01 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JPH07273093A true JPH07273093A (ja) 1995-10-20
JP3360404B2 JP3360404B2 (ja) 2002-12-24

Family

ID=13253208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06426594A Expired - Fee Related JP3360404B2 (ja) 1994-04-01 1994-04-01 プラズマエッチング方法

Country Status (1)

Country Link
JP (1) JP3360404B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998027581A1 (en) * 1996-12-18 1998-06-25 Lam Research Corporation Methods for reducing plasma-induced charging damage
JPH11168212A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体装置
CN100373558C (zh) * 2005-12-02 2008-03-05 北京北方微电子基地设备工艺研究中心有限责任公司 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺
CN100377315C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅栅刻蚀的方法
CN100377318C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种减小等离子损伤的刻蚀工艺
CN100397590C (zh) * 2005-12-02 2008-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种栅刻蚀工艺
JP2015041655A (ja) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
KR20160125950A (ko) 2014-02-25 2016-11-01 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法
JP2021158155A (ja) * 2020-03-25 2021-10-07 株式会社デンソー岩手 製造装置監視システムおよびそれを用いた半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998027581A1 (en) * 1996-12-18 1998-06-25 Lam Research Corporation Methods for reducing plasma-induced charging damage
US6309979B1 (en) 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage
JPH11168212A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体装置
CN100373558C (zh) * 2005-12-02 2008-03-05 北京北方微电子基地设备工艺研究中心有限责任公司 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺
CN100377315C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅栅刻蚀的方法
CN100377318C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种减小等离子损伤的刻蚀工艺
CN100397590C (zh) * 2005-12-02 2008-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种栅刻蚀工艺
JP2015041655A (ja) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
KR20160125950A (ko) 2014-02-25 2016-11-01 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US9911621B2 (en) 2014-02-25 2018-03-06 Tokyo Electron Limited Method for processing target object
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法
JP2021158155A (ja) * 2020-03-25 2021-10-07 株式会社デンソー岩手 製造装置監視システムおよびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP3360404B2 (ja) 2002-12-24

Similar Documents

Publication Publication Date Title
JP3259380B2 (ja) 半導体装置の製造方法
KR100230908B1 (ko) 반도체 장치의 제조 방법
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US7887711B2 (en) Method for etching chemically inert metal oxides
US6107172A (en) Controlled linewidth reduction during gate pattern formation using an SiON BARC
US20060201911A1 (en) Methods of etching photoresist on substrates
US6187688B1 (en) Pattern formation method
JPH08306672A (ja) 垂直側壁を形成する方法
EP1053566B1 (en) Method and composition for dry photoresist stripping in semiconductor fabrication
JP3277394B2 (ja) 半導体装置の製造方法
JP3360404B2 (ja) プラズマエッチング方法
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
JP3297963B2 (ja) プラズマエッチング方法
JPH07273071A (ja) プラズマエッチング方法
JP3235549B2 (ja) 導電層形成法
JP3351003B2 (ja) 半導体装置の製造方法
US6995051B1 (en) Irradiation assisted reactive ion etching
JP2000012521A (ja) プラズマアッシング方法
JP3104298B2 (ja) ドライエッチング方法
JP2003188151A (ja) 半導体集積回路装置の製造方法
JP3219501B2 (ja) 薄膜トランジスタの製造方法
KR100383762B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JPH11251292A (ja) ハロゲン含有ガスによる処理方法及びその装置
JPH06252076A (ja) 半導体装置の製造方法及び製造装置
JPH0794718A (ja) ポリシリコンゲート電極の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081018

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091018

LAPS Cancellation because of no payment of annual fees