JP3277394B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3277394B2
JP3277394B2 JP32575092A JP32575092A JP3277394B2 JP 3277394 B2 JP3277394 B2 JP 3277394B2 JP 32575092 A JP32575092 A JP 32575092A JP 32575092 A JP32575092 A JP 32575092A JP 3277394 B2 JP3277394 B2 JP 3277394B2
Authority
JP
Japan
Prior art keywords
etching
wafer
layer
plasma
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32575092A
Other languages
English (en)
Other versions
JPH06177092A (ja
Inventor
哲治 長山
新吾 門村
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32575092A priority Critical patent/JP3277394B2/ja
Publication of JPH06177092A publication Critical patent/JPH06177092A/ja
Application granted granted Critical
Publication of JP3277394B2 publication Critical patent/JP3277394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に単極式静電チャックを用いてウェハをウェ
ハ・ステージ上に吸着保持しながらシリコン化合物層の
ドライエッチングを行った後、上記ドライエッチングの
過程でレジスト・マスクの表面に生じた硬化層や下地の
シリコン系材料層等の露出面に発生した照射損傷層の除
去を、単極式静電チャックの残留電荷の除去と同時に行
う方法に関する。
【0002】
【従来の技術】高集積化及びび高性能化が図られたVL
SI,ULSI等の半導体装置にあっては、酸化シリコ
ン(SiO)に代表されるシリコン化合物層のドライ
エッチングについても技術的要求がますます厳しくなっ
てきている。
【0003】まず、高集積化によりデバイス・チップの
面積が拡大しウェハが大口径化していること、形成すべ
きパターンが高度に微細化されウェハ面内の均一処理が
要求されていること、またASICに代表されるように
多品種少量生産が要求されていること等の背景から、ド
ライエッチング装置の主流は従来のバッチ式から枚葉式
に移行しつつある。この際、従来と同等の生産性を維持
するためには、ウェハ1枚当たりのエッチング速度を大
幅に向上させなければならない。
【0004】また、デバイスの高速化や微細化を図るた
めに不純物拡散領域の接合深さが浅くなり、また各種の
材料層も薄くなっている状況下では、従来以上に対下地
選択性に優れダメージの少ないエッチング技術が要求さ
れる。例えば、半導体基板内に形成された不純物拡散領
域や、SRAMの抵抗負荷素子として用いられるPMO
Sトランジスタのソース・ドレイン領域等にコンタクト
を形成しようとする場合等に、シリコン基板や多結晶シ
リコン層を下地として行われるSiO層間絶縁膜のエ
ッチングがその例である。
【0005】さらに、対レジスト選択比の向上も重要な
課題である。これは、サブミクロン・デバイスでは、レ
ジストの後退によるわずかな寸法変換差の発生も許容さ
れなくなってきているからである。
【0006】従来よりSiO系材料層のエッチング
は、結合エネルギーの大きいSi−O結合を切断するた
めに、イオン性を強めたモードで行われている。典型的
なエッチング・ガスは、CHF,CF等であり、こ
れらから生成するCF の入射エネルギーを利用して
いる。しかし、高速エッチングを行うためにはこの入射
イオン・エネルギーを高めることが必要であり、エッチ
ング反応が物理的なスパッタ反応に近くなるため、高速
性への要求と高選択性・低ダメージ性への要求とが常に
背反していた。
【0007】この問題を解決する方法として、エッチン
グ・ガスにHや堆積性の炭化水素系ガスを等を添加し
てエッチング反応系の見掛け上のC/F比(炭素原子数
とフッ素原子数の比)を増大させ、エッチング反応と競
合して起こる炭素系ポリマーの堆積を促進することが提
案されている。
【0008】しかし、十分な高選択比を得るためには相
当量の炭素系ポリマーを堆積させることが必要であり、
このことがエッチング速度の低下やパーティクル・レベ
ルの悪化を招く原因となっている。近年のドライエッチ
ングでは枚葉処理が主流であるため、ウェハ1枚当たり
のエッチング所要時間が延びたり、あるいはエッチング
・チャンバのクリーニング等を行うためのメンテナンス
の頻度が高くなることは、生産性や経済性に重大な支障
をもたらす原因となる。
【0009】かかる背景から提案され、上記の問題の解
決に至る方法として有望と考えられる技術に、低温エッ
チングがある。この技術の開発の動機は、ウェハを低温
冷却してラジカルによる等方的な化学反応を抑制するこ
とにより、入射イオン・エネルギーを低減させた条件下
で高異方性加工を行うことにあった。しかし、高選択比
が得られるという観点から、イオン・モードを主体とす
るSiO系材料層のエッチングにも極めて有効である
ことが明らかにされ、このプロセスを想定した低温エッ
チング装置も市販され始めている。
【0010】
【発明が解決しようとする課題】一般にドライエッチン
グのプロセスでは、入射イオンの影響によりウェハ上の
様々な材料層の表面もしくは露出面に好ましくない性質
を有する層が形成される場合がしばしばある。
【0011】例えば、上述のSiO系材料層のエッチ
ングの場合、エッチング機構がイオン・モードに依存し
ていることから、その下層側の材料層(下地材料層)が
露出すると、その露出面に照射損傷(ダメージ)層が形
成されることが原理的に避けられない。この照射損傷層
は、デバイス特性の劣化を防止するために、何らかの後
処理工程により除去することが必要である。
【0012】また、別の問題点としては、シリコン化合
物のエッチング・マスクとしてレジスト・マスクを用い
た場合、高エネルギーのイオン入射に曝されたその表面
に硬化層(以下、レジスト表面硬化層と称する。)が形
成されることが挙げられる。この硬化層の形成は、エキ
シマ・レーザ・リソグラフィへの適用を想定して研究が
進められている化学増幅型レジスト材料を用いてマスク
を構成した場合に、特に顕著である。かかるレジスト表
面硬化層は、後工程にでレジスト・アッシングを行う際
に、アッシング残りやレジスト表面硬化層自身の飛散に
よるパーティクル汚染を惹起させるおそれがあり、半導
体装置の歩留りが大幅に低下する原因となる。
【0013】以上の照射損傷層やレジスト表面硬化層
は、それぞれ専用の除去工程を設ければもちろん除去可
能ではあるが、かかる別工程の増加はスループットや経
済性を低下させる原因となる。
【0014】そこで、本発明は、工程数の増加によるス
ループットや経済性の低下を招くことなく、これら照射
損傷層やレジスト表面硬化層を除去することが可能な半
導体装置の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明者らは、上述の目
的を達成するために鋭意検討を行い、低温エッチング装
置の処理チャンバ内で単極式静電チャックを用いてウェ
ハを吸着保持した場合に必ず必要となる残留電荷除去工
程において、上記照射損傷層やレジスト表面硬化層を同
時に除去することを考えた。
【0016】静電チャックとは、絶縁部材中に埋設され
た内部電極に直流電圧を印加し、この絶縁部材とその上
に載置されたウェハとの間に発現するクーロン力を利用
してウェハを吸着固定させる機構である。この機構によ
ればウェハ・ステージとウェハとの間の密着性が高ま
り、両者間の熱伝達が面内で均一化できる。したがっ
て、特に前述の低温エッチング装置ではエッチングの均
一性を図る上でほぼ必須の機構となっている。
【0017】静電チャックには、ウェハが導体、半導
体、誘電体のいずれであるか、またウェハをアースする
か否かにより幾つかの異なる方式が知られているが、近
年主流となりつつあるのは単極式と呼ばれる方式であ
る。これは、ウェハが導体または半導体である場合に、
絶縁部材中の単一の内部電極に所定の極性の直流電圧を
印加し、対向アースはプラズマを経由して処理チャンバ
の壁を通じてとる方式である。この単極式静電チャック
は、プラズマが生成しないとウェハをウェハ・ステージ
に吸着させることができないが、MOSデバイスのゲー
ト酸化膜の耐圧劣化を生じにくいという理由から、市販
装置等に多く採用されている。
【0018】この単極式静電チャックを用いた場合、プ
ラズマ処理終了後に直流電圧の印加を停止すると電荷が
残留する。したがって、ウェハをウェハ・ステージから
引き離すために、通常は上記プラズマ処理の結果に実質
的に影響を与えないガスを供給して再度プラズマを生成
させ、このプラズマを通じて残留電荷をリークさせてい
る。本発明は、この残留電荷除去工程で用いられるガス
に、照射損傷層やレジスト表面硬化層の除去に必要な機
能を持たせようとするものである。
【0019】本発明の半導体装置の製造方法は、かかる
考え方に基づいて提案されるものであり、ドライエッチ
ング装置のウェハ・ステージ上に単極式静電チャックを
用いてウェハを吸着保持し、このウェハ上のシリコン化
合物層をフルオロカーボン系化合物を含むエッチング・
ガスを用いてエッチングし、この後に前記フルオロカー
ボン系化合物の残留物を残留させる第1の工程と、O
を含むプラズマ生成ガスを用いて前記単極式静電チャッ
クの残留電荷を除去し、これと同時に、前記残留物と前
記Oを含むプラズマ生成ガスとの反応によりプラズマ
中のFの生成量を増大させ、前記シリコン化合物の下
地材料層の露出面に発生した照射損傷層を除去する第2
の工程とを有するものである。
【0020】本発明はまた、前記第1の工程と前記第2
の工程との間に前記エッチング・ガスを一旦排気し、そ
の後不活性ガスのプラズマを生成させる第3の工程を少
なくとも1回設け、前記第2の工程ではO を含むプ
ラズマ生成用ガスを用いることにより、前記第1の工程
で前記シリコン化合物層の上のレジスト・マスクの表面
に形成されたレジスト表面硬化層を同時に除去するもの
である。
【0021】
【作用】本発明では、フルオロカーボン系化合物を含む
エッチング・ガスを用いてシリコン化合物層のドライエ
ッチングを行った後、残留電荷の除去を行う工程でO
を含むプラズマ生成用ガスを用いる。但し、Oの作用
はプロセスの目的により異なる。
【0022】まず、残留電荷の除去と同時に下地材料層
表面の照射損傷層の除去を目的とするプロセスでは、O
はFの生成の促進物質として利用される。この場
合、Oはフルオロカーボン系化合物の残留分と反応
し、プラズマ中のFの生成量を増大させる。この時の
反応を単純化すると、次式のように表すことができる。
【0023】 CF+O→ CO↑+xF このようにして生成したFが、照射損傷層の除去に寄
与する。しかも、残留電荷除去は一般に無バイアス条件
下で行われるため、いわゆるライトエッチが可能とな
る。
【0024】一方、残留電荷の除去と同時にレジスト表
面硬化層の除去を目的とするプロセスでは、OはO
の供給源として利用される。この場合は、気相中にフル
オロカーボン系化合物が残留していると上式のような反
応によりOが消費され、Oが効率良く生成しないど
ころか、過剰のFにより下地選択性が低下するおそれ
が大きい。したがって、予めこのフルオロカーボン系化
合物を含むエッチング・ガスを排気した後、不活性ガス
を導入する。さらに、エッチング・ガスの排気と不活性
ガスの導入とを交互に複数回繰り返すことにより、処理
ガスの排除を徹底させることができる。不活性ガスを導
入した後に放電を行えば、不活性ガスのプラズマにより
処理チャンバ内を効果的にクリーニングすることもでき
る。
【0025】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0026】実施例1 本実施例は、有磁場マイクロ波プラズマ・エッチング装
置のウェハ・ステージ上に単極式静電チャックを用いて
ウェハを保持し、c−C(オクタフルオロシクロ
ブタン)/CH混合ガスを用いてこのウェハ上の
SiO層間絶縁膜にコンタクト・ホールを開口した後
を導入し、照射損傷層の除去を兼ねて上記単極式静
電チャックの残留電荷を除去した例である。
【0027】まず、本実施例のプロセス・シーケンスに
ついて、図1(a),(c),(d)を参照しながら説
明する。
【0028】図1(a)は、RFバイアス印加型有磁場
マイクロ波プラズマ・エッチング装置の図示されない処
理チャンバ内において、ウェハ・ステージ5上の単極式
静電チャック1にウェハ4が載置され、このウェハ4上
のSiO層間絶縁膜(図2の符号23,図3の符号3
2を参照。)をフルオロカーボン系化合物を含むエッチ
ング・ガスのECR(電子サイクロトロン共鳴)プラズ
マを用いてエッチングしている状態を示している。
【0029】上記単極式静電チャック1は、絶縁部材2
に単一の内部電極3が埋設された構成を有する。上記内
部電極3にはコイル等からなる高周波カット・フィルタ
7と切り替えスイッチ8とを介し、正の直流電圧を印加
可能な直流電源9と負の直流電圧を印加可能な直流電源
10が並列に接続されている。これら両直流電源9,1
0は、共通に接地されている。図1(a)では、直流電
源10が接続されることにより内部電極3は負電荷を帯
び、これに伴って絶縁部材2の表面には正電荷、ウェハ
4表面には負電荷がそれぞれ誘導される。なお、ここで
ウェハ4の表面が最終的に負電荷を帯びているのは、E
CR放電によりウェハ4に負の自己バイアスがかかって
いるからである。ウェハ4は、自身の負電荷と絶縁部材
2表面の正電荷との間のクーロン力により、単極式静電
チャック1上に吸着保持される。対向アースは、フルオ
ロカーボン系ガスのプラズマを経由して図示されないチ
ャンバ壁を通じてとられている。
【0030】一方、上記ウェハ・ステージ5には冷却配
管6が埋設されており、この冷却配管6中に適当な冷媒
を循環させることにより、ウェハ4を所定の温度に冷却
するようになされている。また、ウェハ・ステージ5に
はスイッチ11と直流成分を遮断するためのブロッキン
グ・コンデンサ12とを介してRF電源13が接続され
ている。
【0031】ここで、エッチング中は上記スイッチ11
はONとし、RFバイアスを印加して所定の入射イオン
・エネルギーが得られるようにする。
【0032】エッチング終了後には、図1(c)に示さ
れるように、スイッチ11をOFFとしてRFバイアス
を無印加とし、処理チャンバにOを含むプラズマ生成
用ガスを導入し、ECRプラズマを生成させる。このと
き、フルオロカーボン系化合物の残留分とOとが反応
することにより、プラズマはFに富む状態となる。こ
こでは、切り替えスイッチ8を一時的に直流電源9側へ
接続し、内部電極3に印加される直流電圧を逆極性とす
ることにより、内部電極3、絶縁部材2、ウェハ4の各
表面の残留電荷を効果的に低減させている。
【0033】さらに、図1(d)に示されるように、切
り替えスイッチ8をOFFとし、Oを含むプラズマ生
成用ガスのECR放電を継続する。このときのECRプ
ラズマにより、残留電荷が消滅すると共に、Fによる
照射損傷層の除去が行われるわけである。
【0034】なお、以上の工程はプロセス・シーケンス
の一例であって、他にも種々の変更が可能である。例え
ば、上述の例では上記内部電極3に印加される直流電圧
の極性を負→正→無の順に変化させているが、これを正
→負→無の順に変化させても良い。
【0035】次に、上述のプロセス・シーケンスを実際
のコンタクト・ホール加工に適用したプロセス例につい
て、図2を参照しながら説明する。
【0036】本実施例においてサンプルとして使用した
ウェハは、図2(a)に示されるように、予め約600
nmの深さに不純物拡散領域22が形成された単結晶シ
リコン基板21上にCVD法等によりSiO層間絶縁
膜23が約900nmの厚さに形成され、さらに該Si
層間絶縁膜23のエッチング・マスクとしてレジス
ト・マスク24が形成されたものである。ここで、レジ
スト・マスク24は、一例としてノボラック系ポジ型フ
ォトレジスト材料(東京応化工業社製:商品名TSMR
−V3)の塗膜に対してg線リソグラフィとアルカリ現
像処理を行うことにより形成されており、開口径約0.
5μmの開口部24aが設けられている。
【0037】上記ウェハを上述の単極式静電チャック1
上にセットし、一例として、下記の条件でSiO層間
絶縁膜23をエッチングした。
【0038】 c−C流量 15 SCCM CH流量 10 SCCM ガス圧 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 300 W(800 kHz) ウェハ温度 −50 ℃(アルコール系冷媒使用) 内部電極への直流電圧 −600 V 上記エッチングは、オーバーエッチング率が60%とな
った時点で終了した。このエッチング工程では、CF
,F等を主エッチング種とするイオン・アシスト反
応により、図2(b)に示されるように異方性形状を有
するコンタクト・ホール23aが形成された。このと
き、不純物拡散領域22の露出面の表層部には、深さ1
0nm程度まで照射損傷層25が形成された。
【0039】次に、一例として下記の条件でプラズマ処
理を行い、残留電荷除去を行った。 O流量 50 SCCM ガス圧 0.67 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 放電時間 15 秒 内部電極への直流電圧 +100 V(最初の0.2秒間) 0 V(残り14.8秒間) このプラズマ処理工程において、総所要時間15秒のう
ち最初の0.2秒間は図1(c)に示されるように内部
電極3に逆極性の直流電圧を印加し、残る時間は図1
(d)に示されるように直流電圧は無印加とした。これ
により、残留電荷をほぼ完全に除去することができた。
【0040】この工程では、先のエッチング工程で用い
られた残留c−C,CHがOにより分解
され、プラズマはFに富む状態となった。このF
寄与により、図2(c)に示されるように、照射損傷層
25を不要なダメージを与えることなく除去することが
できた。
【0041】実施例2 本実施例では、実施例1と同様のコンタクト・ホール加
工において、SiO層間絶縁膜23のエッチングにC
HF/CH混合ガスを用いた。
【0042】エッチング条件の一例を以下に示す。
【0043】 CHF流量 30 SCCM CH流量 20 SCCM ガス圧 0.67 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 280 W(800 kHz) ウェハ温度 −20 ℃ このエッチング工程におけるCF の生成量とRFバ
イアス・パワーは実施例1よりも少なく、不純物拡散領
域22の露出面の表層部において形成された照射損傷層
25もやや少なかったが、その深さは約8nmあった。
【0044】そこで、実施例1と同じ条件でOプラズ
マ処理を行ったところ、静電チャック1やウェハ4の残
留電荷が除去されると同時に、不純物拡散領域22の表
面が約10nmエッチングされ、照射損傷層25を完全
に除去することができた。
【0045】実施例3 本実施例では、残留電荷除去を行うためのプラズマ生成
用ガスの組成をO/He混合系とした。
【0046】まず、実施例1と同じ条件でSiO層間
絶縁膜23をエッチングしてコンタクト・ホール23a
を形成した後、一例として下記の条件で残留電荷除去な
らびに照射損傷層25の除去を行った。
【0047】 O流量 20 SCCM He流量 50 SCCM ガス圧 0.67 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 放電時間 20 秒 内部電極への直流電圧 +100 V(最初の0.2秒間) 0 V(残る14.8秒間) 上述の条件では、Heによる希釈効果により残留エッチ
ング・ガスからのFの生成量が低下するため、放電時
間を実施例1よりもやや延長した。したがって、スルー
プットの観点からは若干不利となったが、単結晶シリコ
ン基板21に対する選択性とプラズマ処理の制御性は大
きく向上した。
【0048】実施例4 本実施例以下、実施例9までの実施例では、残留電荷除
去時にレジスト表面硬化層を同時に除去するため、フル
オロカーボン系ガスを含むエッチング・ガスを一旦排気
した後、Oを含むプラズマ形成用ガスを用いてプラズ
マ処理を行った。
【0049】まず本実施例では、c−C/CH
混合ガスを用いてSiO層間絶縁膜にビアホール
を開口した後、上記混合ガスを一旦排気し、次にO
用いて残留電荷除去ならびにレジスト表面硬化層の除去
を行った。
【0050】まず、本実施例のプロセス・シーケンスに
ついて、図1(a),(b),(c),(d)を参照し
ながら説明する。
【0051】このプロセス・シーケンスは、実施例1で
上述したシーケンスに、図1(b)に示される排気工程
を挿入したものであるので、重複する部分についての説
明は省略する。
【0052】すなわち、図1(a)に示されるエッチン
グが終了した後は、図1(b)に示されるようにスイッ
チ11をOFFとしてRFバイアスを無印加とし、エッ
チング・ガスを排気する。
【0053】次に、Oを含むプラズマ生成用ガスを導
入して放電を行えば、プラズマ中ではOが優勢とな
り、上記エッチング・ガスの残留分に起因するFはほ
とんど生成しなくなる。
【0054】このプロセス・シーケンスを実際のビアホ
ール加工に適用したプロセス例について、図3を参照し
ながら説明する。
【0055】本実施例においてサンプルとして使用した
ウェハは、図3(a)に示されるように、下層配線31
上にCVD法等によりSiO層間絶縁膜32が約90
0nmの厚さに形成され、さらに該SiO層間絶縁膜
32のエッチング・マスクとしてレジスト・マスク33
が形成されたものである。
【0056】ここで、上記下層配線31は、Al系材
料、高融点金属材料、タングステン・ポリサイド膜等か
ら構成されるものである。
【0057】また、上記レジスト・マスク33は、一例
としてネガ型3成分系化学増幅型フォトレジスト材料
(シプレー社製:商品名SAL−601)の塗膜に対し
てKrFエキシマ・レーザ・リソグラフィとアルカリ現
像処理を行うことにより形成されており、開口部33a
形成後のその断面形状は、材料自身の光吸収率の高さに
起因して特有の逆テーパー形状となっている。上記開口
部33aの上部開口端における開口径は、約0.35μ
mである。
【0058】上記ウェハを上述の単極式静電チャック1
上にセットし、c−C/CH混合ガスを用
いて実施例1と同じ条件でSiO層間絶縁膜32をエ
ッチングした。
【0059】このエッチングの結果、図3(b)に示さ
れるように、異方性形状を有するビアホール32aが形
成された。なお、このエッチングはイオン・モードを主
体とした機構により進行するため、ビアホール32aの
開口径は開口部33aの上部開口端における開口径にほ
ぼ等しい。
【0060】このとき、レジスト・マスク33の表層部
には、厚さ100nm程度の表面硬化層34が形成され
た。
【0061】次に、前出の図1(b)に示されるよう
に、エッチング・ガスを排気した。このときの排気時間
は2秒、到達真空度は1×10−3Paとした。
【0062】次に、一例として下記の条件でプラズマ処
理を行った。
【0063】 O 流量 50 SCCM ガス圧 0.67 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 放電時間 30 秒 内部電極への直流電圧 +100 V(最初の0.2秒間) 0 V(残り29.8秒間) このプラズマ処理工程において、総所要時間30秒のう
ち最初の0.2秒間は図1(c)に示されるように内部
電極3に逆極性の直流電圧を印加し、残る時間は図1
(d)に示されるように直流電圧は無印加とした。これ
により、残留電荷をほぼ完全に除去することができた。
【0064】この工程では、先のエッチング工程で用い
たc−C,CHがほぼ排気されているた
め、実施例1のようにプラズマ中にFが大量生成する
ことはなく、Oが優勢となった。このOにより、図
3(c)に示されるように、上記表面硬化層34が除去
され、さらにレジスト・マスク33も300nmほどア
ッシングされた。もちろんこの間に、残留電荷の除去も
行われた。
【0065】上記レジスト・マスク33は、最終的には
バレル型アッシング装置等を用いて通常のアッシングを
行った後、濃硝酸系の洗浄液を用いて洗浄することによ
り、すべて除去することができた。
【0066】実施例5 本実施例では、SiO 層間絶縁膜32のエッチング
・ガスとしてc−C/S混合ガスを用い
た。
【0067】エッチング条件の一例を以下に示す。
【0068】 c−C流量 30 SCCM S流量 10 SCCM ガス圧 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 300 W(800 kHz) ウェハ温度 −50 ℃ ここで用いたSは、本願出願人が先に特開平4−
84427号公報においてSiO系材料層のエッチン
グ・ガスとして提案したフッ化イオウのひとつであり、
その高い分子内S/F比(S原子数とF原子数の比)ゆ
えに、放電解離条件下で遊離のS(イオウ)を放出する
ことができる。上記エッチング工程では、低温冷却され
たウェハの表面でこのSの堆積過程とスパッタ除去過程
とが競合することにより、レジスト・マスク33や下層
配線31の露出面に対する選択性が向上している。
【0069】この後、実施例4と同じ条件で排気を行
い、さらにOプラズマを用いて表面硬化層34の除去
を兼ねた残留電荷除去を行った。ここで、c−C
/S混合ガスの排気が終了した段階ではレジスト
・マスク33(正確には表面硬化層34の表面)に若干
のSが吸着されたままであるが、Oプラズマ処理によ
りこのSはSOの形で燃焼除去された。
【0070】実施例6 本実施例では、エッチング・ガスをHeで置換しながら
排気した。
【0071】まず、実施例4と同じ条件でSiO層間
絶縁膜32をエッチングした後、一例として下記の条件
で排気/置換を行った。
【0072】 He流量 50 SCCM ガス圧 0.67 Pa マイクロ波パワー 0 W RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 排気時間 2 秒 本実施例では、c−C/CH混合ガスの排
気とHeによる置換を同時に行うことにより、排気時間
を大幅に短縮することができ、スループットの低下を最
小限に抑えることができた。
【0073】この後の表面硬化層34の除去と残留電荷
の除去プロセスは、実施例4と同様である。
【0074】実施例7 本実施例では、エッチング・ガスを排気した後にHeを
導入して雰囲気をHe置換する操作を1サイクルとし、
このサイクルを3回繰り返すことにより(サイクル・パ
ージ)、排気/置換効率を高めた例である。
【0075】まず、実施例4と同様にSiO層間絶縁
膜32のエッチングを行った後、一例として下記の条件
でサイクル・パージを行った。
【0076】 排気工程 :到達真空度10−2Pa以下 He置換工程:流量 100 SCCM ガス圧 3 Pa 置換時間 10 秒 上記排気工程とHe置換工程をそれぞれ交互に3回繰り
返した結果、図1(b)に示されるように、気相中に存
在する化学種はほぼHeのみとなった。
【0077】この排気/置換工程の総所要時間はおおよ
そ1分であり、エッチング・ガスの排気を徹底させるこ
とができた。
【0078】この後の表面硬化層34の除去と残留電荷
の除去プロセスは、実施例4と同様である。
【0079】実施例8 本実施例では、実施例7で行ったサイクル・パージの変
形例として、He放電を行った。
【0080】まず、実施例4と同様にSiO層間絶縁
膜32をエッチングした後、一例として下記の条件でサ
イクル・パージを行った。
【0081】 排気工程 :到達真空度10−2Pa以下 He放電工程:He流量 100 SC
CM ガス圧 2 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 放電時間 10 秒 上記排気工程とHe放電工程とはそれぞれ交互に3回繰
り返し、総所要時間はお及びそ1分であった。これによ
り、気相中に存在する化学種をほぼHeのみとすると
共に、エッチング・チャンバの内部のクリーニングも行
うことができた。
【0082】この後の表面硬化層34の除去と残留電荷
の除去プロセスは、実施例4と同様である。
【0083】実施例9 本実施例では、表面硬化層34の除去を兼ねた残留電荷
除去工程において、O/He混合ガスを用いた。
【0084】まず、SiO層間絶縁膜32のエッチン
グとエッチング・ガスの排気とを実施例4と同様に行っ
た後、一例として下記の条件で表面硬化層34の除去を
兼ねた残留電荷除去を行った。
【0085】 O 流量 50 SCCM He流量 50 SCCM ガス圧 0.67 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 −50 ℃ 放電時間 30 秒 内部電極への直流電圧 +100 V(最初の0.2秒間) 0 V(残り59.8秒間) 本実施例では、Oが同量のHeで希釈されていること
により、表面硬化層34のアッシング速度は低下した
が、制御性は向上した。したがって、上記のような条件
は、下側のレジスト・マスク33を余り浸食せずにこの
表面硬化層34のみを選択的に除去したい場合等に非常
に有効である。
【0086】以上、本発明を9例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。
【0087】例えば、本発明において被エッチング材料
層であるシリコン化合物層は、上述のSiO層間絶縁
膜に限られず、PSG,BSG,BPSG,AsSG,
AsPSG,AsBSG等の酸化シリコン系材料、ある
いはSiNからなるものであっても良い。
【0088】その他、サンプル・ウェハの構成、エッチ
ング条件、排気条件、使用するエッチング装置、エッチ
ング・ガスの組成等が適宜変更可能であることは、言う
までもない。
【0089】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、単極式静電チャックを用いてウェハを吸着
保持した場合に必ず必要となる残留電荷除去を、照射損
傷層やレジスト表面硬化層の除去を兼ねたプロセスとし
て行うことができる。したがって、本発明の半導体装置
の製造方法は、工程数の増加を招かず、高スループット
化、省エネルギー化等の観点から極めて有効である。
【図面の簡単な説明】
【図1】本発明を適用した一実施例におけるプロセス・
シーケンスを説明するための模式的断面図であり、
(a)はエッチング工程、(b)は排気工程、(c)は
逆極性の直流電圧印加とOあるいはFの存在下にお
ける残留電荷除去工程、(d)は直流電圧を無印加とし
た条件下でのOあるいはFの存在下における残留除
去工程をそれぞれ表す。
【図2】上記プロセス・シーケンスにもとづいて行われ
るコンタクト・ホール加工の一例をその工程順にしたが
って説明する概略断面図であり、(a)はSiO層間
絶縁膜上にレジスト・マスクが形成されたエッチング前
のウェハの状態、(b)はコンタクト・ホールの形成に
伴って照射損傷層が形成された状態、(c)はFに富
むプラズマを用い、残留電荷の除去と同時に照射損傷層
が除去された状態をそれぞれ表す。
【図3】上記プロセス・シーケンスにもとづいて行われ
るビアホール加工の一例をその工程順にしたがって説明
する概略断面図であり、(a)はSiO層間絶縁膜上
にレジスト・マスクが形成されたエッチング前のウェハ
の状態、(b)はコンタクト・ホールの形成に伴ってレ
ジスト・マスクの表層部に表面硬化層が形成された状
態、(c)はO に富むプラズマを用い、残留電荷の
除去と同時に表面硬化層が除去された状態をそれぞれ表
す。
【符号の説明】
1 単極式静電チャック、 2 絶縁部材、 3 内部
電極、 4 ウェハ、5 ウェハ・ステージ、 8 切
り替えスイッチ、 9,10 直流電源、11 スイッ
チ、 13 RF電源、 21 単結晶シリコン基板、
22 不純物拡散領域、 23,32 SiO層間
絶縁膜、 23a コンタクト・ホール、 24,33
レジスト・マスク、 25 照射損傷層、 34 表
面硬化層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−26025(JP,A) 特開 平4−9473(JP,A) 特開 昭63−124527(JP,A) 特開 昭62−89333(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/68

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ドライエッチング装置のウェハ・ステー
    ジ上に単極式静電チャックを用いてウェハを吸着保持
    し、このウェハ上のシリコン化合物層をフルオロカーボ
    ン系化合物を含むエッチング・ガスを用いてエッチング
    し、この後に前記フルオロカーボン系化合物の残留物を
    残留させる第1の工程と、 を含むプラズマ生成ガスを用いて前記単極式静電チ
    ャックの残留電荷を除去し、これと同時に、前記残留物
    と前記O を含むプラズマ生成ガスとの反応によりプラ
    ズマ中のF の生成量を増大させ、前記シリコン化合物
    の下地材料層の露出面に発生した照射損傷層を除去する
    第2の工程とを有する 半導体装置の製造方法。
  2. 【請求項2】 ドライエッチング装置のウェハ・ステー
    ジ上に単極式静電チャックを用いてウェハを吸着保持
    し、このウェハ上のシリコン化合物層をフルオロカーボ
    ン系化合物を含むエッチング・ガスを用いてエッチング
    する第1の工程と、 エッチング終了後に前記単極式静電チャックの残留電荷
    を除去する第2の工程とを有し、 前記第1の工程と前記第2の工程との間に前記エッチン
    グ・ガスを一旦排気し、その後不活性ガスのプラズマを
    生成させる第3の工程を少なくとも1回設け、 前記第2の工程では、Oを含むプラズマ生成用ガスを
    用いることにより、前記第1の工程で前記シリコン化合
    物層の上のレジスト・マスクの表面に形成された硬化層
    を、前記単極式静電チャックの残留電荷を除去と同時に
    除去する半導体装置の製造方法。
JP32575092A 1992-12-04 1992-12-04 半導体装置の製造方法 Expired - Fee Related JP3277394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32575092A JP3277394B2 (ja) 1992-12-04 1992-12-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32575092A JP3277394B2 (ja) 1992-12-04 1992-12-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06177092A JPH06177092A (ja) 1994-06-24
JP3277394B2 true JP3277394B2 (ja) 2002-04-22

Family

ID=18180229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32575092A Expired - Fee Related JP3277394B2 (ja) 1992-12-04 1992-12-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3277394B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490968B1 (ko) * 1996-10-30 2005-05-24 고교기쥬쯔잉초가다이효스루니혼고쿠 드라이 에칭 방법
KR100510158B1 (ko) * 1996-10-30 2005-08-25 고교기쥬쯔잉초가다이효스루니혼고쿠 드라이 에칭용 가스 조성물 및 드라이 에칭 방법
KR19980055955A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 제조방법
US6379575B1 (en) 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
JP2001156041A (ja) 1999-11-26 2001-06-08 Nec Corp 半導体装置の製造方法及びその製造装置
US6527968B1 (en) 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6905800B1 (en) 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
KR100816231B1 (ko) * 2006-11-24 2008-03-21 동부일렉트로닉스 주식회사 반도체 장치 제조 방법
JP2009194017A (ja) * 2008-02-12 2009-08-27 Elpida Memory Inc 半導体装置の製造方法
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体

Also Published As

Publication number Publication date
JPH06177092A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
JP3259380B2 (ja) 半導体装置の製造方法
JP3277394B2 (ja) 半導体装置の製造方法
US6168726B1 (en) Etching an oxidized organo-silane film
JP3283477B2 (ja) ドライエッチング方法および半導体装置の製造方法
JP3116569B2 (ja) ドライエッチング方法
US6325861B1 (en) Method for etching and cleaning a substrate
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JP2003511857A (ja) 一様な浅いトレンチ・エッチング・プロファイルのための方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JPH0729879A (ja) 半導体装置の製造方法
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP2687787B2 (ja) ドライエッチング方法
JP3319083B2 (ja) プラズマ処理方法
JP3208596B2 (ja) ドライエッチング方法
JP3351003B2 (ja) 半導体装置の製造方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JP3297963B2 (ja) プラズマエッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
KR100497609B1 (ko) 실리콘 질화막 식각방법
JP3038984B2 (ja) ドライエッチング方法
JP3079656B2 (ja) ドライエッチング方法
JP3104298B2 (ja) ドライエッチング方法
JPH06318575A (ja) ドライエッチング方法
JPH053177A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020108

LAPS Cancellation because of no payment of annual fees