JPH06252076A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置Info
- Publication number
- JPH06252076A JPH06252076A JP3885993A JP3885993A JPH06252076A JP H06252076 A JPH06252076 A JP H06252076A JP 3885993 A JP3885993 A JP 3885993A JP 3885993 A JP3885993 A JP 3885993A JP H06252076 A JPH06252076 A JP H06252076A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- charge
- etching
- plasma
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造工程において被処理ウエハに
発生するチャージアップダメージを低減させ得る半導体
装置の製造方法および製造装置を提供する。 【構成】プラズマエッチング，プラズマＣＶＤ，イオン
注入，電子線照射等のプロシセスの直後に、紫外線光を
照射する。これにより、被処理ウエハに蓄積されたチャ
ージを除去してジチャージアップダメージを低減させ、
製品の歩留り，信頼性の向上を達成する。
発生するチャージアップダメージを低減させ得る半導体
装置の製造方法および製造装置を提供する。 【構成】プラズマエッチング，プラズマＣＶＤ，イオン
注入，電子線照射等のプロシセスの直後に、紫外線光を
照射する。これにより、被処理ウエハに蓄積されたチャ
ージを除去してジチャージアップダメージを低減させ、
製品の歩留り，信頼性の向上を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
及びその製造装置に関し、特に、半導体装置製造工程に
おけるプラズマプロセス，イオン注入，電子線照射等で
ウエハにチャージアップが生じても、直ちに除去して素
子への影響を低減させ、製品の歩留り，信頼性を向上さ
せるものである。
及びその製造装置に関し、特に、半導体装置製造工程に
おけるプラズマプロセス，イオン注入，電子線照射等で
ウエハにチャージアップが生じても、直ちに除去して素
子への影響を低減させ、製品の歩留り，信頼性を向上さ
せるものである。
【０００２】
【従来の技術】半導体装置の製造工程中には、プラズマ
エッチング，プラズマＣＶＤ等のプラズマプロセスやイ
オン注入或いは電子線照射など、加工中のウエハにチャ
ージアップが起こり素子が破壊，劣化等のダメージを受
けやすい工程が含まれている。１９８３年に（株）東芝
のYoshida とWatanabeによってドライエッチングに関す
るチャージアップダメージ現象が報告され（1983 Dry P
rocess Symposium,I-2,proceedings p4)、それ以来プラ
ズマプロセスと素子へのダメージを調べる多くの研究が
なされてきた。それらの一連の研究の中でも、１９８７
年に（株）東芝のArikado らによって発表された（8th
International Symposium on Plasma Chemistry,C-II
I)、プラズマの不均一（Ｖｄｃのばらつき）がチャージ
アップダメージに非常に深く関係しているというモード
は特に重要で広く知られている。
エッチング，プラズマＣＶＤ等のプラズマプロセスやイ
オン注入或いは電子線照射など、加工中のウエハにチャ
ージアップが起こり素子が破壊，劣化等のダメージを受
けやすい工程が含まれている。１９８３年に（株）東芝
のYoshida とWatanabeによってドライエッチングに関す
るチャージアップダメージ現象が報告され（1983 Dry P
rocess Symposium,I-2,proceedings p4)、それ以来プラ
ズマプロセスと素子へのダメージを調べる多くの研究が
なされてきた。それらの一連の研究の中でも、１９８７
年に（株）東芝のArikado らによって発表された（8th
International Symposium on Plasma Chemistry,C-II
I)、プラズマの不均一（Ｖｄｃのばらつき）がチャージ
アップダメージに非常に深く関係しているというモード
は特に重要で広く知られている。
【０００３】この発表以降、プラズマプロセスによる素
子へのダメージを低減させるために、プラズマをより均
一に、Ｖｄｃをより小さくしようとする装置上での工夫
がなされてきた。例えばＥＣＲ（Electron Cyclotron R
esonance) エッチング，ＭＥＲＩＥ（Magnetron Enhanc
ement Reactive Ion Etching) 等の磁場を用いる加工で
は、なるべく被加工ウエハの近傍での磁場配位が均一に
なるように工夫されている。また、前者のＥＣＲエッチ
ングにおいては、印加するバイアスの周波数の工夫も多
くなされている。
子へのダメージを低減させるために、プラズマをより均
一に、Ｖｄｃをより小さくしようとする装置上での工夫
がなされてきた。例えばＥＣＲ（Electron Cyclotron R
esonance) エッチング，ＭＥＲＩＥ（Magnetron Enhanc
ement Reactive Ion Etching) 等の磁場を用いる加工で
は、なるべく被加工ウエハの近傍での磁場配位が均一に
なるように工夫されている。また、前者のＥＣＲエッチ
ングにおいては、印加するバイアスの周波数の工夫も多
くなされている。
【０００４】荷電粒子を扱うイオン注入の場合にも、同
様にチャージアップダメージが問題になる。イオン注入
では、正イオンのみをウエハに注入するのでチャージの
アンバランスが大きい。そこで、イオン注入を行ってい
る際に同時に電子を照射すること（いわゆるエレクトロ
ンシャワー）によりチャージのバランスを保つという工
夫をしている。
様にチャージアップダメージが問題になる。イオン注入
では、正イオンのみをウエハに注入するのでチャージの
アンバランスが大きい。そこで、イオン注入を行ってい
る際に同時に電子を照射すること（いわゆるエレクトロ
ンシャワー）によりチャージのバランスを保つという工
夫をしている。
【０００５】また、イオン注入時のチャージアップを防
ぐ方法としては、特開平３−２５９２９号において、ウ
エハ表面をアモルファスリコンで覆い、イオン注入中に
紫外線を照射することでそのアモルファスリコンを導電
性にするという提案もなされている。一方、電子線照射
については、半導体製造工程において従来は検査用の測
長ＳＥＭ（走査形電子顕微鏡）として用いられてきた
が、最近はＰＥＰ（Photo En−gravement Process)工程
のエレクトロンビーム露光（以下、ＥＢ露光という）に
用いられるようになってきた。このＥＢ露光も大変にチ
ャージアップの起こりやすいプロセスであり、そのチャ
ージアップ防止用に導電性のレジストが開発されてい
る。
ぐ方法としては、特開平３−２５９２９号において、ウ
エハ表面をアモルファスリコンで覆い、イオン注入中に
紫外線を照射することでそのアモルファスリコンを導電
性にするという提案もなされている。一方、電子線照射
については、半導体製造工程において従来は検査用の測
長ＳＥＭ（走査形電子顕微鏡）として用いられてきた
が、最近はＰＥＰ（Photo En−gravement Process)工程
のエレクトロンビーム露光（以下、ＥＢ露光という）に
用いられるようになってきた。このＥＢ露光も大変にチ
ャージアップの起こりやすいプロセスであり、そのチャ
ージアップ防止用に導電性のレジストが開発されてい
る。
【０００６】
【発明が解決しようとする課題】ウエハにプラズマプロ
セス，イオン注入，電子線照射等の処理を施す際のチャ
ージアップの防止に関する上記従来技術の問題点は次の
通りである。 従来の半導体製造工程のプラズマプロセスにおいて、
プラズマを均一にしようとする方法は、根本的にウエハ
にチャージアップが起こらないようにしようとするアプ
ローチである。しかし、第３９回応用物理学関係連合講
演会２８ｐ−ＮＣ−１０で、大坪は、ウエハの被処理面
とエッチングチャンバ内壁との二次電子放出率が異なれ
ば、バルクのプラズマが均一であってもウエハ上で正と
負の入射電荷のアンバランスが起こり得るとの研究結果
を示した。
セス，イオン注入，電子線照射等の処理を施す際のチャ
ージアップの防止に関する上記従来技術の問題点は次の
通りである。 従来の半導体製造工程のプラズマプロセスにおいて、
プラズマを均一にしようとする方法は、根本的にウエハ
にチャージアップが起こらないようにしようとするアプ
ローチである。しかし、第３９回応用物理学関係連合講
演会２８ｐ−ＮＣ−１０で、大坪は、ウエハの被処理面
とエッチングチャンバ内壁との二次電子放出率が異なれ
ば、バルクのプラズマが均一であってもウエハ上で正と
負の入射電荷のアンバランスが起こり得るとの研究結果
を示した。
【０００７】一方、プラズマエッチングの場合には、被
エッチングウエハの表面が導体で下地が絶縁膜であった
り、その逆であったりする。プラズマＣＶＤの場合も同
様で、初期状態では導体の配線がなされている面に絶縁
膜をデポジションさせるような場合がある。すなわち、
これらのプラズマプロセスの場合、上記の研究結果から
みて、バルクのプラズマを均一にしてもウエハ上で電荷
アンバランスが生じてしまい、結局完全なチャージアッ
プフリーの状態は得られないということになる。
エッチングウエハの表面が導体で下地が絶縁膜であった
り、その逆であったりする。プラズマＣＶＤの場合も同
様で、初期状態では導体の配線がなされている面に絶縁
膜をデポジションさせるような場合がある。すなわち、
これらのプラズマプロセスの場合、上記の研究結果から
みて、バルクのプラズマを均一にしてもウエハ上で電荷
アンバランスが生じてしまい、結局完全なチャージアッ
プフリーの状態は得られないということになる。
【０００８】そこで、完全なチャージアップフリーは必
要とせず、素子に影響を与えさえしなければある程度の
チャージアップは良いとしても、従来のプラズマエッチ
ング装置やプラズマＣＶＤ装置にあっては、プラズマを
均一にしようとする工夫以外のチャージアップダメージ
対策は特になされてはいなかった。したがって、装置ユ
ーザ側としては、一旦或る装置を採用すると、チャージ
アップダメージの防止に関してはその装置固有の性能に
頼るしかないという問題点があった。
要とせず、素子に影響を与えさえしなければある程度の
チャージアップは良いとしても、従来のプラズマエッチ
ング装置やプラズマＣＶＤ装置にあっては、プラズマを
均一にしようとする工夫以外のチャージアップダメージ
対策は特になされてはいなかった。したがって、装置ユ
ーザ側としては、一旦或る装置を採用すると、チャージ
アップダメージの防止に関してはその装置固有の性能に
頼るしかないという問題点があった。
【０００９】さらに、イオン注入においてチャージのバ
ランスを保つために行われているエレクトロンシャワー
に関しては、エレクトロンシャワーを定量的に精度良く
コントロールするのが難しく、且つエレクトロンシャワ
ーの条件次第で注入結果に微妙な差ができてしまうとい
う問題点があった。 イオン注入時のチャージアップ防止法として特開平３
−２５９２９号に示されたものは、ウエハ全面に注入を
行うような場合には効果があるが、フォトレジストを用
いている場合にそのフォトレジストのチャージアップを
抑制できない（フォトレジストは導電性膜上にあるため
に、むしろチャージアップは起こりやすくなる）という
問題点があった。また、この方法で用いられるアモルフ
ァスシリコン膜の成膜，剥離は大きなコストアップを招
くと共に、剥離には様々な技術的問題も存在している。
ランスを保つために行われているエレクトロンシャワー
に関しては、エレクトロンシャワーを定量的に精度良く
コントロールするのが難しく、且つエレクトロンシャワ
ーの条件次第で注入結果に微妙な差ができてしまうとい
う問題点があった。 イオン注入時のチャージアップ防止法として特開平３
−２５９２９号に示されたものは、ウエハ全面に注入を
行うような場合には効果があるが、フォトレジストを用
いている場合にそのフォトレジストのチャージアップを
抑制できない（フォトレジストは導電性膜上にあるため
に、むしろチャージアップは起こりやすくなる）という
問題点があった。また、この方法で用いられるアモルフ
ァスシリコン膜の成膜，剥離は大きなコストアップを招
くと共に、剥離には様々な技術的問題も存在している。
【００１０】ＥＢ露光に用いる電子線照射の場合は、
現像プロファイルが最優先されるため導電性にするにも
限度があり、さらにネガレジストであるためにチャージ
アップダメージがそのまま素子に残りやすいという問題
点があった。そこで、本発明は、上記従来の問題点に着
目してなされたもので、半導体製造工程におけるラズマ
プロセス，イオン注入，電子線照射等でウエハに蓄積さ
れるチャージを早急に除去することにより、ウエハ上の
素子へのチャージアップダメージを低減させることので
きる半導体装置の製造方法及び製造装置を提供して、上
記従来の問題点を解決することを目的とする。
現像プロファイルが最優先されるため導電性にするにも
限度があり、さらにネガレジストであるためにチャージ
アップダメージがそのまま素子に残りやすいという問題
点があった。そこで、本発明は、上記従来の問題点に着
目してなされたもので、半導体製造工程におけるラズマ
プロセス，イオン注入，電子線照射等でウエハに蓄積さ
れるチャージを早急に除去することにより、ウエハ上の
素子へのチャージアップダメージを低減させることので
きる半導体装置の製造方法及び製造装置を提供して、上
記従来の問題点を解決することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体製造方法は、プラズマプロセス，イ
オン注入，電子線照射等のチャージアップダメージを生
じるおそれのある工程でウエハを処理した後、紫外線光
を被処理ウエハに照射することを特徴とする。また、本
発明の半導体装置の製造装置は、プラズマプロセス，イ
オン注入，電子線照射等のチャージアップダメージを生
じるおそれのある処理を実施直後の被処理ウエハに対し
て紫外線照射する手段をロードロック室のアンロード側
に設けたことを特徴とする。
め、本発明の半導体製造方法は、プラズマプロセス，イ
オン注入，電子線照射等のチャージアップダメージを生
じるおそれのある工程でウエハを処理した後、紫外線光
を被処理ウエハに照射することを特徴とする。また、本
発明の半導体装置の製造装置は、プラズマプロセス，イ
オン注入，電子線照射等のチャージアップダメージを生
じるおそれのある処理を実施直後の被処理ウエハに対し
て紫外線照射する手段をロードロック室のアンロード側
に設けたことを特徴とする。
【００１２】
【作用】本発明にあっては、ウエハにプラズマプロセ
ス，イオン注入，電子線照射等の処理を施す場合に、被
処理ウエハにチャージアップが起こらないようにするも
のではなく、発生したチャージアップの素子への影響を
低減させるものである。従来、プラズマの照射中に発生
するダメージについては多くの論議がなされてきたが、
プラズマ照射が終わってからのことが問題にされるとい
うことはなかった。本発明者は、この見地から鋭意研究
を行ない、第５３回応用物理学会学術講演会１７ｐ−Ｓ
Ｋ−１３で示したように、一旦チャージアップが発生す
るとその影響はチャージを逃がしてやるようなプロセス
を行わない限り残り続けるとの知見を得て、本発明をな
すに至った。
ス，イオン注入，電子線照射等の処理を施す場合に、被
処理ウエハにチャージアップが起こらないようにするも
のではなく、発生したチャージアップの素子への影響を
低減させるものである。従来、プラズマの照射中に発生
するダメージについては多くの論議がなされてきたが、
プラズマ照射が終わってからのことが問題にされるとい
うことはなかった。本発明者は、この見地から鋭意研究
を行ない、第５３回応用物理学会学術講演会１７ｐ−Ｓ
Ｋ−１３で示したように、一旦チャージアップが発生す
るとその影響はチャージを逃がしてやるようなプロセス
を行わない限り残り続けるとの知見を得て、本発明をな
すに至った。
【００１３】一般的に、半導体装置の製造においてチャ
ージを逃がすようなプロセスとしては、ウエハの熱処
理，プラズマ処理，比抵抗の低い液での洗浄処理等が挙
げられる。さらに、より確実で効果のある処理としては
紫外線を照射する方法が従来から知られている。しかし
ながら、紫外線を照射を半導体製造のプロセスとして利
用してはいなかった。
ージを逃がすようなプロセスとしては、ウエハの熱処
理，プラズマ処理，比抵抗の低い液での洗浄処理等が挙
げられる。さらに、より確実で効果のある処理としては
紫外線を照射する方法が従来から知られている。しかし
ながら、紫外線を照射を半導体製造のプロセスとして利
用してはいなかった。
【００１４】本発明は、ウエハに対してプラズマ処理，
イオン注入処理，電子線照射処理等のチャージアップが
発生しやすい処理を施した後、当該ウエハにこの紫外線
照射を迅速に行うというプロセスとすることで、チャー
ジアップがあった場合のダメージを低減させるものであ
る。なお、特開昭６３−１２８７２２号及び特開昭６３
−１１７４２４には、エッチング，ＣＶＤのプラズマプ
ロセスに紫外線のエネルギーを利用する技術が開示され
ているが、これらは本発明の「紫外線照射を用いてウエ
ハのチャージを逃がして、チャージアップダメージを低
減させる」という技術思想とは本質的に異なるものであ
る。本発明が、半導体製造の従来プロセスの延長上にお
いて最小限の後処理でチャージアップダメージ低減効果
を得ようとするものであるのに対して、上記従来の紫外
線エネルギー利用技術は、プロセスの反応そのものが全
く異なる別分野のものである。
イオン注入処理，電子線照射処理等のチャージアップが
発生しやすい処理を施した後、当該ウエハにこの紫外線
照射を迅速に行うというプロセスとすることで、チャー
ジアップがあった場合のダメージを低減させるものであ
る。なお、特開昭６３−１２８７２２号及び特開昭６３
−１１７４２４には、エッチング，ＣＶＤのプラズマプ
ロセスに紫外線のエネルギーを利用する技術が開示され
ているが、これらは本発明の「紫外線照射を用いてウエ
ハのチャージを逃がして、チャージアップダメージを低
減させる」という技術思想とは本質的に異なるものであ
る。本発明が、半導体製造の従来プロセスの延長上にお
いて最小限の後処理でチャージアップダメージ低減効果
を得ようとするものであるのに対して、上記従来の紫外
線エネルギー利用技術は、プロセスの反応そのものが全
く異なる別分野のものである。
【００１５】かくして、本発明によれば、半導体装置の
製造工程でのチャージアップダメージを紫外線照射とい
う簡単な手段で低減させることにより、半導体装置の信
頼性を高めると共に、製造工程での歩留りを改善するこ
とが可能となり、製品品質の向上と生産性の向上に寄与
する所が大きい。
製造工程でのチャージアップダメージを紫外線照射とい
う簡単な手段で低減させることにより、半導体装置の信
頼性を高めると共に、製造工程での歩留りを改善するこ
とが可能となり、製品品質の向上と生産性の向上に寄与
する所が大きい。
【００１６】
【実施例】以下、本発明の実施例を、図面を参照して説
明する。これは、プラズマエッチング工程の、特に、エ
ッチング後に十分な熱処理を加えることができず、その
ためアニールアウトで除去し得ないダメージが残り易い
配線加工の場合についての実施例である。
明する。これは、プラズマエッチング工程の、特に、エ
ッチング後に十分な熱処理を加えることができず、その
ためアニールアウトで除去し得ないダメージが残り易い
配線加工の場合についての実施例である。
【００１７】図１は、本発明の実施例に係る半導体装置
の配線加工用エッチャーの模式断面図である。中央の反
応室１の左側にゲートバルブ２を介してロードロック室
３、右側に同じく他方のゲートバルブ４を介してアンロ
ードロック室５を備えている。反応室１内に配設されて
いる一組の平行平板電極のうち上部電極６は接地され、
被処理ウエハＷが置かれる下部電極７は高周波電源８に
接続されている。反応室１の上部には、図外のボンベか
らマスフローコントローラ９ａ，９ｂを経て供給される
エッチングガス（Ｃｌ2 及びＢＣｌ3 ）の供給口１０が
設けられ、反応室１の下部にはコンダクタンスバルブ１
１を経て図外の排気ポンプに至る排気口１２が設けられ
ている。また、ロードロック室３及びアンロードロック
室５の下部にも、それぞれに図外の排気ポンプに至る排
気口１３，１４が設けられている。そして、アンロード
ロック室５の室内上部には、更に紫外線光を照射する手
段として水銀ランプ１５が設置されている。
の配線加工用エッチャーの模式断面図である。中央の反
応室１の左側にゲートバルブ２を介してロードロック室
３、右側に同じく他方のゲートバルブ４を介してアンロ
ードロック室５を備えている。反応室１内に配設されて
いる一組の平行平板電極のうち上部電極６は接地され、
被処理ウエハＷが置かれる下部電極７は高周波電源８に
接続されている。反応室１の上部には、図外のボンベか
らマスフローコントローラ９ａ，９ｂを経て供給される
エッチングガス（Ｃｌ2 及びＢＣｌ3 ）の供給口１０が
設けられ、反応室１の下部にはコンダクタンスバルブ１
１を経て図外の排気ポンプに至る排気口１２が設けられ
ている。また、ロードロック室３及びアンロードロック
室５の下部にも、それぞれに図外の排気ポンプに至る排
気口１３，１４が設けられている。そして、アンロード
ロック室５の室内上部には、更に紫外線光を照射する手
段として水銀ランプ１５が設置されている。
【００１８】この配線加工用エッチャーを用いて、レジ
ストパターンが形成されているウエハに以下のようにし
てエッチングを施す。被処理ウエハＷは、先ずロードロ
ック室３に導入される。ロードロック室３内の空気を排
気口１３から排気して、ウエハＷを真空中に置く。次に
ウエハＷはゲートバルブ２を介して隔てられている反応
室１へと導かれ、下部電極７上に置かれる。反応室１の
コンダクタンスバルブ１１を開いて、室内を例えばエッ
チング圧力の１／１００まで一旦排気する。その後、反
応室１内へは、エッチングガスが所定の流量（例えばＣ
ｌ2 が７０ｓｃｃｍ，ＢＣｌ3 が３０ｓｃｃｍ）で導入
される。反応室１内の圧力を、コンダクタンスバルブ１
１の開度を調節することにより例えば１００Ｐａに調整
した後、高周波電源８から例えば１３．５６Ｈｚ，２Ｗ
／ｃｍ2 の高周波（ＲＦ波）を下部電極７に印加する。
これにより、反応室１内のエッチングガスがプラズマ状
態になり、活性イオンがウエハ上面に垂直に入射され
て、ウエハＷは異方的にエッチングされる。
ストパターンが形成されているウエハに以下のようにし
てエッチングを施す。被処理ウエハＷは、先ずロードロ
ック室３に導入される。ロードロック室３内の空気を排
気口１３から排気して、ウエハＷを真空中に置く。次に
ウエハＷはゲートバルブ２を介して隔てられている反応
室１へと導かれ、下部電極７上に置かれる。反応室１の
コンダクタンスバルブ１１を開いて、室内を例えばエッ
チング圧力の１／１００まで一旦排気する。その後、反
応室１内へは、エッチングガスが所定の流量（例えばＣ
ｌ2 が７０ｓｃｃｍ，ＢＣｌ3 が３０ｓｃｃｍ）で導入
される。反応室１内の圧力を、コンダクタンスバルブ１
１の開度を調節することにより例えば１００Ｐａに調整
した後、高周波電源８から例えば１３．５６Ｈｚ，２Ｗ
／ｃｍ2 の高周波（ＲＦ波）を下部電極７に印加する。
これにより、反応室１内のエッチングガスがプラズマ状
態になり、活性イオンがウエハ上面に垂直に入射され
て、ウエハＷは異方的にエッチングされる。
【００１９】図２ないし図４は、エッチング中のウエハ
Ｗにチャージアップが発生するメカニズムを模式的に表
したものである。シリコン基板２１に、素子間分離用の
ＬＯＣＯＳ２２とゲート酸化膜２３を介してポリシリコ
ンからなるゲート電極２４が形成されている。その上を
被覆する層間絶縁膜２５の上に、Ａｌ−0.5 ％Ｃｕの如
きアルミ化合物からなる導体膜２６が蒸着されており、
その上に形成されているフォトレジスト２７をマスクに
して、前記導体膜２６がプラズマエッチングされつつあ
る。図２に示すように、導体膜２６上にフローティング
状態で存在するフォトレジスト２７は、プラズマ中の電
子３０が集積して非常にチャージアップしやすい状態に
ある。この時、ゲート酸化膜２３はゲート電極２４とシ
リコン基板２１の電位差が小さく、ストレスはほとんど
かからない。導体膜２６のエッチングが進行して、図３
のように個々の配線がアイソレートされた時点で、最も
チャージアップの起こりやすい状態が生まれ、層間絶縁
膜２５がオーバーエッチされる間このチャージアップに
よるストレスは印加され続ける。
Ｗにチャージアップが発生するメカニズムを模式的に表
したものである。シリコン基板２１に、素子間分離用の
ＬＯＣＯＳ２２とゲート酸化膜２３を介してポリシリコ
ンからなるゲート電極２４が形成されている。その上を
被覆する層間絶縁膜２５の上に、Ａｌ−0.5 ％Ｃｕの如
きアルミ化合物からなる導体膜２６が蒸着されており、
その上に形成されているフォトレジスト２７をマスクに
して、前記導体膜２６がプラズマエッチングされつつあ
る。図２に示すように、導体膜２６上にフローティング
状態で存在するフォトレジスト２７は、プラズマ中の電
子３０が集積して非常にチャージアップしやすい状態に
ある。この時、ゲート酸化膜２３はゲート電極２４とシ
リコン基板２１の電位差が小さく、ストレスはほとんど
かからない。導体膜２６のエッチングが進行して、図３
のように個々の配線がアイソレートされた時点で、最も
チャージアップの起こりやすい状態が生まれ、層間絶縁
膜２５がオーバーエッチされる間このチャージアップに
よるストレスは印加され続ける。
【００２０】エッチングが終了した時点で、図４に示す
ように、容量の大きな部分へチャージは移動するが、フ
ォトレジスト２７等に蓄積されたチャージが完全に消失
してその影響がなくなるという状態にまではならない。
こうして、エッチングによる配線形状のパターニングが
終了したら、反応室１内を再び所定の圧力にまで排気
し、その後、ウエハＷはゲートバルブを介して隔てられ
たアンロードロック室５へ移される。
ように、容量の大きな部分へチャージは移動するが、フ
ォトレジスト２７等に蓄積されたチャージが完全に消失
してその影響がなくなるという状態にまではならない。
こうして、エッチングによる配線形状のパターニングが
終了したら、反応室１内を再び所定の圧力にまで排気
し、その後、ウエハＷはゲートバルブを介して隔てられ
たアンロードロック室５へ移される。
【００２１】アンロードロック室５において、ウエハＷ
に対し、水銀ランプ１５により例えば１Ｗ／ｃｍ2 で３
分間の紫外線照射が行われる。水銀ランプ１５は、３０
０ｎｍ以下の紫外線を発してウエハＷに蓄積されている
チャージを逃がす作用がある。この紫外線照射によっ
て、ウエハＷのチャージアップは解消される。なお、エ
ッチングが早く終了する場合には、水銀ランプ１５のパ
ワーを大きくして紫外線照射の処理時間を短縮するとよ
い。このようにすれば、本エッチングプロセスが紫外線
照射の工程で律速されることはなく、半導体装置の製造
工程のスループットが低下することは防止される。
に対し、水銀ランプ１５により例えば１Ｗ／ｃｍ2 で３
分間の紫外線照射が行われる。水銀ランプ１５は、３０
０ｎｍ以下の紫外線を発してウエハＷに蓄積されている
チャージを逃がす作用がある。この紫外線照射によっ
て、ウエハＷのチャージアップは解消される。なお、エ
ッチングが早く終了する場合には、水銀ランプ１５のパ
ワーを大きくして紫外線照射の処理時間を短縮するとよ
い。このようにすれば、本エッチングプロセスが紫外線
照射の工程で律速されることはなく、半導体装置の製造
工程のスループットが低下することは防止される。
【００２２】上記のエッチング後、アッシングおよび有
機溶剤による洗浄でフォトレジスト２７を除去して、配
線が形成されたシリコンゲートＭＯＳＦＥＴが得られ
た。図５は、本発明のプロセスである紫外線照射を半導
体装置の製造工程、なかでもエッチングからアッシング
にかけての工程中に施す場合のプロセスフローの幾つか
を示している。プロセスＩは、ウエハの「エッチング」
後に「紫外線照射」を行い、続いて「アッシング」処理
した後、再度紫外線照射を行って、有機溶剤洗浄を行う
ものである。これに対してプロセスＩＩは、「エッチン
グ」と「アッシング」を続けて行い、そのアッシング直
後にのみ紫外線照射を行うプロセスであり、「エッチン
グ」と「アッシング」との時間が短い場合に適用すると
良い。また、アッシャーに、ダウンフロー方式のように
ダメージの非常に小さいものを用いている場合には、プ
ロセスＩＩＩのように「エッチング」直後にのみ紫外線
照射を施し、その後行う「アッシング」の後には紫外線
照射をせず、そのまま有機溶剤の洗浄を行うようにして
も良い。
機溶剤による洗浄でフォトレジスト２７を除去して、配
線が形成されたシリコンゲートＭＯＳＦＥＴが得られ
た。図５は、本発明のプロセスである紫外線照射を半導
体装置の製造工程、なかでもエッチングからアッシング
にかけての工程中に施す場合のプロセスフローの幾つか
を示している。プロセスＩは、ウエハの「エッチング」
後に「紫外線照射」を行い、続いて「アッシング」処理
した後、再度紫外線照射を行って、有機溶剤洗浄を行う
ものである。これに対してプロセスＩＩは、「エッチン
グ」と「アッシング」を続けて行い、そのアッシング直
後にのみ紫外線照射を行うプロセスであり、「エッチン
グ」と「アッシング」との時間が短い場合に適用すると
良い。また、アッシャーに、ダウンフロー方式のように
ダメージの非常に小さいものを用いている場合には、プ
ロセスＩＩＩのように「エッチング」直後にのみ紫外線
照射を施し、その後行う「アッシング」の後には紫外線
照射をせず、そのまま有機溶剤の洗浄を行うようにして
も良い。
【００２３】なお、上記実施例では、エッチング装置の
ロードロック室３とアンロードロック室５は反応室１の
両サイドに別々に設けたものを示したが、これに限ら
ず、ロードロック室３とアンロードロック室５とを一個
の室で兼用するようにしても良い。また、エッチングを
施す反応室１に直列にアッシャーを取付けて、アッシン
グ後の紫外線照射を容易に行えるようにしても良い。
ロードロック室３とアンロードロック室５は反応室１の
両サイドに別々に設けたものを示したが、これに限ら
ず、ロードロック室３とアンロードロック室５とを一個
の室で兼用するようにしても良い。また、エッチングを
施す反応室１に直列にアッシャーを取付けて、アッシン
グ後の紫外線照射を容易に行えるようにしても良い。
【００２４】また、ロードロック室３に加熱ステージを
取付け、そのステージでウエハＷを酸素或いはオゾン雰
囲気に晒し、アンロードロック室５でレジストアッシン
グを行うようにしても良い。要は、チャージアップが起
こり得る処理を行ったら、なるべく早く紫外線照射を施
すことが重要であり、チャージアップが起こった状態で
長く放置せず、次の工程までダメージを残さないことで
ある。
取付け、そのステージでウエハＷを酸素或いはオゾン雰
囲気に晒し、アンロードロック室５でレジストアッシン
グを行うようにしても良い。要は、チャージアップが起
こり得る処理を行ったら、なるべく早く紫外線照射を施
すことが重要であり、チャージアップが起こった状態で
長く放置せず、次の工程までダメージを残さないことで
ある。
【００２５】また、上記実施例では、ドライエッチング
の場合を例にとったが、これらはプラズマＣＶＤ，イオ
ン注入，ＥＢ照射等の工程においても好適に適用できる
ことは勿論である。また、本発明は、全てのプラズマプ
ロセスの直後に必ず実施する必要はない。ウエハに配線
を施す以前の工程にあっては、よく知られるようにプロ
セスの各種ダメージが高温の熱処理により大きく緩和さ
れるからである。本発明は、高温の熱処理を施すことの
できない配線形成以降の工程において特に有効である。
の場合を例にとったが、これらはプラズマＣＶＤ，イオ
ン注入，ＥＢ照射等の工程においても好適に適用できる
ことは勿論である。また、本発明は、全てのプラズマプ
ロセスの直後に必ず実施する必要はない。ウエハに配線
を施す以前の工程にあっては、よく知られるようにプロ
セスの各種ダメージが高温の熱処理により大きく緩和さ
れるからである。本発明は、高温の熱処理を施すことの
できない配線形成以降の工程において特に有効である。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
プラズマプロセス，イオン注入，電子線照射等のチャー
ジアップダメージを生じるおそれのある工程でウエハを
処理した後、紫外線光を被処理ウエハに照射するものと
したため、プラズマプロセス，イオン注入，電子線照射
等の処理を受けてチャージアップが発生しても、そのチ
ャージを簡単に且つ速やかにウエハから取り除くことが
できて、ウエハのチャージアップダメージを低減させ、
半導体装置の信頼性を向上させると共に製造工程での歩
留りを向上させるという効果がある。
プラズマプロセス，イオン注入，電子線照射等のチャー
ジアップダメージを生じるおそれのある工程でウエハを
処理した後、紫外線光を被処理ウエハに照射するものと
したため、プラズマプロセス，イオン注入，電子線照射
等の処理を受けてチャージアップが発生しても、そのチ
ャージを簡単に且つ速やかにウエハから取り除くことが
できて、ウエハのチャージアップダメージを低減させ、
半導体装置の信頼性を向上させると共に製造工程での歩
留りを向上させるという効果がある。
【図１】本発明にかかる半導体装置の製造装置の一実施
例を示す模式断面図である。
例を示す模式断面図である。
【図２】図１の装置でウエハに配線加工を施す際に、チ
ャージアップが発生するメカニズムを説明する模式図で
ある。
ャージアップが発生するメカニズムを説明する模式図で
ある。
【図３】図１の装置でウエハに配線加工を施す際に、チ
ャージアップが発生するメカニズムを説明する模式図で
ある。
ャージアップが発生するメカニズムを説明する模式図で
ある。
【図４】図１の装置でウエハに配線加工を施す際に、チ
ャージアップが発生するメカニズムを説明する模式図で
ある。
ャージアップが発生するメカニズムを説明する模式図で
ある。
【図５】本発明による配線エッチング加工後のプロセス
フローを示す図である。
フローを示す図である。
１ 反応室 ３ ロードロック室 ５ アンロードロック室 １５ 紫外線照射手段（水銀ランプ）
Claims (2)
- 【請求項１】 プラズマプロセス，イオン注入，電子線
照射等のチャージアップダメージを生じるおそれのある
工程でウエハを処理した後、紫外線光を被処理ウエハに
照射することを特徴とする半導体装置の製造方法。 - 【請求項２】 プラズマプロセス，イオン注入，電子線
照射等のチャージアップダメージを生じるおそれのある
処理を実施直後の被処理ウエハに対して紫外線照射する
手段をロードロック室のアンロード側に設けたことを特
徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3885993A JPH06252076A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3885993A JPH06252076A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252076A true JPH06252076A (ja) | 1994-09-09 |
Family
ID=12536933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3885993A Pending JPH06252076A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| WO2006040132A1 (en) * | 2004-10-12 | 2006-04-20 | Infineon Technologies Richmond, Lp | System and method for corrosive vapor reduction by ultraviolet light |
-
1993
- 1993-02-26 JP JP3885993A patent/JPH06252076A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| US6812145B2 (en) | 2001-12-07 | 2004-11-02 | Shawming Ma | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| WO2006040132A1 (en) * | 2004-10-12 | 2006-04-20 | Infineon Technologies Richmond, Lp | System and method for corrosive vapor reduction by ultraviolet light |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137682B2 (ja) | 半導体装置の製造方法 | |
| US5980768A (en) | Methods and apparatus for removing photoresist mask defects in a plasma reactor | |
| US6692649B2 (en) | Inductively coupled plasma downstream strip module | |
| KR100530246B1 (ko) | 자체 세정가능한 에칭 공정 | |
| KR100738850B1 (ko) | 플라즈마 에칭 챔버에 대한 다단계 세정 | |
| US20150132960A1 (en) | Substrate processing apparatus and substrate processing method | |
| US20050178505A1 (en) | Electrode for dry etching a wafer | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| US20020072016A1 (en) | Substrate cleaning apparatus and method | |
| JPH04206719A (ja) | 基板処理装置および基板処理方法 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JPH06177091A (ja) | 半導体装置の製造方法 | |
| JPWO2005076336A1 (ja) | 半導体装置の製造方法および絶縁膜のエッチング方法 | |
| US5254213A (en) | Method of forming contact windows | |
| JPH07153769A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| US5549784A (en) | Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage | |
| US8992689B2 (en) | Method for removing halogen-containing residues from substrate | |
| US20060000804A1 (en) | Specimen surface processing apparatus and surface processing method | |
| JPH11168090A (ja) | 半導体製造方法 | |
| CN113284797B (zh) | 半导体存储器的制作方法 | |
| JPH08124902A (ja) | プラズマ処理装置 | |
| JPH07273093A (ja) | プラズマエッチング方法 | |
| JP2000100798A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPH06252076A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 |