JP3219501B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3219501B2 JP3219501B2 JP32156992A JP32156992A JP3219501B2 JP 3219501 B2 JP3219501 B2 JP 3219501B2 JP 32156992 A JP32156992 A JP 32156992A JP 32156992 A JP32156992 A JP 32156992A JP 3219501 B2 JP3219501 B2 JP 3219501B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- semiconductor thin
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体薄膜素子の製造方法に関し、特にアクティブマトリ
ックス方式の液晶ディスプレイ等に用いられる薄膜トラ
ンジスタの製造方法に関する。
導体薄膜素子の製造方法に関し、特にアクティブマトリ
ックス方式の液晶ディスプレイ等に用いられる薄膜トラ
ンジスタの製造方法に関する。
【０００２】
【従来の技術】従来、薄膜トランジスタの製造において
は、図３ａに示すように、水素希釈のホスフィン（ＰＨ
3 ）のような価電子制御用の不純物を含む気体を放電分
解し、生成したイオン１９、２０を質量分離せずに大口
径のイオンビームとして半導体薄膜１６に一括して打ち
込み、ドーピング層２１（図３ｂ）を形成するという方
法が採られている。尚、この場合、ドーピング層２１の
形成は、有機材料からなるレジスト１８及び保護膜１７
をマスクとして選択的に行われる［A. Yoshida,et al.
: Jpn J. Appl. Phys. 56(1991)L118］。
は、図３ａに示すように、水素希釈のホスフィン（ＰＨ
3 ）のような価電子制御用の不純物を含む気体を放電分
解し、生成したイオン１９、２０を質量分離せずに大口
径のイオンビームとして半導体薄膜１６に一括して打ち
込み、ドーピング層２１（図３ｂ）を形成するという方
法が採られている。尚、この場合、ドーピング層２１の
形成は、有機材料からなるレジスト１８及び保護膜１７
をマスクとして選択的に行われる［A. Yoshida,et al.
: Jpn J. Appl. Phys. 56(1991)L118］。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような方法を採用した場合、大面積処理は容易である
が、以下のような課題がある。すなわち、図４に示すよ
うに、薄膜トランジスタを形成するために、イオン源開
口部２５から基板台２３上の試料２４に対してイオンを
連続的に打ち込むと、水素及びＰ、Ａｓ、Ｂ等の価電子
制御用の不純物を含むイオン１９、２０の照射によって
（図３ａ）、半導体薄膜１６及びレジスト１８の表面付
近の温度が急激に上昇し、レジスト１８が変質・硬化し
てしまう（図３ｂ）。この変質・硬化層２２の形成は、
例えば、ドーピングガス；Ｈ2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオン照射量；５×１０15ｉ
ｏｎｓ／（ｃｍ2 ・分）で確認されている。従って、イ
オン注入処理後は、有機溶媒洗浄、発煙硝酸洗浄、酸素
ラジカルによるアッシング（灰化）ではレジスト１８を
容易に除去することができず、酸素イオンを用いたスパ
ッタエッチングによらなければならないため、レジスト
１８の除去作業が非常に面倒であるという課題があっ
た。
ような方法を採用した場合、大面積処理は容易である
が、以下のような課題がある。すなわち、図４に示すよ
うに、薄膜トランジスタを形成するために、イオン源開
口部２５から基板台２３上の試料２４に対してイオンを
連続的に打ち込むと、水素及びＰ、Ａｓ、Ｂ等の価電子
制御用の不純物を含むイオン１９、２０の照射によって
（図３ａ）、半導体薄膜１６及びレジスト１８の表面付
近の温度が急激に上昇し、レジスト１８が変質・硬化し
てしまう（図３ｂ）。この変質・硬化層２２の形成は、
例えば、ドーピングガス；Ｈ2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオン照射量；５×１０15ｉ
ｏｎｓ／（ｃｍ2 ・分）で確認されている。従って、イ
オン注入処理後は、有機溶媒洗浄、発煙硝酸洗浄、酸素
ラジカルによるアッシング（灰化）ではレジスト１８を
容易に除去することができず、酸素イオンを用いたスパ
ッタエッチングによらなければならないため、レジスト
１８の除去作業が非常に面倒であるという課題があっ
た。
【０００４】また、イオン照射中の温度上昇により、半
導体薄膜１６の特性が劣化し、薄膜トランジスタの信頼
性を低下させるという課題があった。本発明は、前記従
来技術の課題を解決するため、イオン注入処理後におけ
るレジストの除去を容易とし、かつ、半導体薄膜の特性
を劣化させることのない薄膜トランジスタの製造方法を
提供することを目的とする。
導体薄膜１６の特性が劣化し、薄膜トランジスタの信頼
性を低下させるという課題があった。本発明は、前記従
来技術の課題を解決するため、イオン注入処理後におけ
るレジストの除去を容易とし、かつ、半導体薄膜の特性
を劣化させることのない薄膜トランジスタの製造方法を
提供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る薄膜トランジスタの第１の製造方法
は、基体上に形成された絶縁体薄膜及び半導体薄膜を少
なくとも備えた薄膜トランジスタの製造方法において、
水素及び価電子制御用の不純物を含むイオンの注入を、
所定の注入量まで複数枚の基体に対して交互に行うこと
を特徴とする。
め、本発明に係る薄膜トランジスタの第１の製造方法
は、基体上に形成された絶縁体薄膜及び半導体薄膜を少
なくとも備えた薄膜トランジスタの製造方法において、
水素及び価電子制御用の不純物を含むイオンの注入を、
所定の注入量まで複数枚の基体に対して交互に行うこと
を特徴とする。
【０００６】また、本発明に係る薄膜トランジスタの第
２の製造方法は、基体上に形成された絶縁体薄膜及び半
導体薄膜を少なくとも備えた薄膜トランジスタの製造方
法において、水素及び価電子制御用の不純物を含むガス
の放電を連続的に行うと共に、イオンの引き出しを電気
的に制御することにより、水素及び価電子制御用の不純
物を含むイオンの注入を、所定の注入量まで不連続的に
行うことを特徴とする。
２の製造方法は、基体上に形成された絶縁体薄膜及び半
導体薄膜を少なくとも備えた薄膜トランジスタの製造方
法において、水素及び価電子制御用の不純物を含むガス
の放電を連続的に行うと共に、イオンの引き出しを電気
的に制御することにより、水素及び価電子制御用の不純
物を含むイオンの注入を、所定の注入量まで不連続的に
行うことを特徴とする。
【０００７】前記第１又は第２の製造方法においては、
イオンの注入後に、加熱処理を行なうことが好ましい。
また、前記第１又は第２の製造方法においては、半導体
薄膜が非晶質シリコン薄膜であることが好ましい。
イオンの注入後に、加熱処理を行なうことが好ましい。
また、前記第１又は第２の製造方法においては、半導体
薄膜が非晶質シリコン薄膜であることが好ましい。
【０００８】また、前記第１又は第２の製造方法におい
ては、半導体薄膜が微結晶シリコン薄膜であることが好
ましい。また、前記第１又は第２の製造方法において
は、半導体薄膜が多結晶シリコン薄膜であることが好ま
しい。
ては、半導体薄膜が微結晶シリコン薄膜であることが好
ましい。また、前記第１又は第２の製造方法において
は、半導体薄膜が多結晶シリコン薄膜であることが好ま
しい。
【０００９】
【作用】本発明の第１の製造方法によれば、半導体薄膜
及びマスクの表面付近の急激な温度上昇を防ぎ、マスク
の変質・硬化、さらには半導体薄膜の特性劣化を抑制す
ることができるので、レジストをマスクとしてドーピン
グ層を選択的に形成した場合でも、有機溶媒洗浄、発煙
硝酸洗浄、あるいは酸素ラジカルによるアッシング（灰
化）によってレジストを容易に除去することができ、か
つ、良好な特性を示す薄膜トランジスタを作製すること
ができる。さらに、イオン注入工程が中断することがな
いので、処理個数を確保して生産の低減を抑えることが
できる。
及びマスクの表面付近の急激な温度上昇を防ぎ、マスク
の変質・硬化、さらには半導体薄膜の特性劣化を抑制す
ることができるので、レジストをマスクとしてドーピン
グ層を選択的に形成した場合でも、有機溶媒洗浄、発煙
硝酸洗浄、あるいは酸素ラジカルによるアッシング（灰
化）によってレジストを容易に除去することができ、か
つ、良好な特性を示す薄膜トランジスタを作製すること
ができる。さらに、イオン注入工程が中断することがな
いので、処理個数を確保して生産の低減を抑えることが
できる。
【００１０】本発明の第２の製造方法によれば、イオン
を発生させる放電を連続的に行うことにより、処理の再
現性や生産性を低下させることがなく、さらにイオンの
引き出しを電気的に不連続的に行うことにより、イオン
照射による被処理基板の温度上昇を抑制し、特性の劣化
やレジストの変質を抑えることができる。本発明方法に
おいて、イオンの注入後に、加熱処理を行なうという好
ましい構成によれば、ドーピング層の損傷を回復し、イ
オン注入物を活性化させることができるので、より良好
な特性を示す薄膜トランジスタを作製することができ
る。
を発生させる放電を連続的に行うことにより、処理の再
現性や生産性を低下させることがなく、さらにイオンの
引き出しを電気的に不連続的に行うことにより、イオン
照射による被処理基板の温度上昇を抑制し、特性の劣化
やレジストの変質を抑えることができる。本発明方法に
おいて、イオンの注入後に、加熱処理を行なうという好
ましい構成によれば、ドーピング層の損傷を回復し、イ
オン注入物を活性化させることができるので、より良好
な特性を示す薄膜トランジスタを作製することができ
る。
【００１１】また、本発明方法において、半導体薄膜が
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に薄膜を形成する
ことができるので、低コストで大面積の薄膜トランジス
タを作製することができる。
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に薄膜を形成する
ことができるので、低コストで大面積の薄膜トランジス
タを作製することができる。
【００１２】また、本発明方法において、半導体薄膜が
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。
【００１３】また、本発明方法において、半導体薄膜が
多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。
多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。
【００１４】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。図１は本発明に係る薄膜トランジスタの製
造方法の一実施例を示す工程断面図である。
に説明する。図１は本発明に係る薄膜トランジスタの製
造方法の一実施例を示す工程断面図である。
【００１５】ガラス等の基板１上に、ゲート電極２を形
成した後、窒化シリコンからなるゲート絶縁膜３、非晶
質シリコンからなる半導体薄膜４、窒化シリコンからな
る保護膜５を、プラズマ励起ＣＶＤ法により形成する。
そして、フォトリソ工程を経てパターニングしたレジス
ト６をマスクとして、保護膜５を図１ａのように部分的
に蝕刻する。この後、レジスト６及び保護膜５をマスク
とし、例えば、ＰＨ3とＨ2 の混合ガスの放電分解によ
って発生するＰを含んだイオン７及び水素イオン８を、
質量分離せずに打ち込んでドーピングすることにより、
半導体薄膜４のうちレジスト６及び保護膜５の直下以外
の領域にｎ型のドーピング層９を形成する（図１ｂ）。
尚、ｐ型のドーピング層を形成する場合には、例えば、
Ｂ2 Ｈ6とＨ2 の混合ガスの放電分解によって発生する
Ｂを含んだイオン及び水素イオンを、質量分離せずに打
ち込んでドーピングすればよい。また、水素及び価電子
制御用の不純物を含むイオンとして、ＰＨ x + イオンの
み、又はＢ y Ｈ z + イオンのみを用いてもよい。
成した後、窒化シリコンからなるゲート絶縁膜３、非晶
質シリコンからなる半導体薄膜４、窒化シリコンからな
る保護膜５を、プラズマ励起ＣＶＤ法により形成する。
そして、フォトリソ工程を経てパターニングしたレジス
ト６をマスクとして、保護膜５を図１ａのように部分的
に蝕刻する。この後、レジスト６及び保護膜５をマスク
とし、例えば、ＰＨ3とＨ2 の混合ガスの放電分解によ
って発生するＰを含んだイオン７及び水素イオン８を、
質量分離せずに打ち込んでドーピングすることにより、
半導体薄膜４のうちレジスト６及び保護膜５の直下以外
の領域にｎ型のドーピング層９を形成する（図１ｂ）。
尚、ｐ型のドーピング層を形成する場合には、例えば、
Ｂ2 Ｈ6とＨ2 の混合ガスの放電分解によって発生する
Ｂを含んだイオン及び水素イオンを、質量分離せずに打
ち込んでドーピングすればよい。また、水素及び価電子
制御用の不純物を含むイオンとして、ＰＨ x + イオンの
み、又はＢ y Ｈ z + イオンのみを用いてもよい。
【００１６】Ｐを含んだイオン７及び水素イオン８の注
入は、イオンビームの引出しを電気的に制御することに
より、半導体薄膜４に対し１５秒行い、１５秒休止する
という不連続的な照射によって行う。ここで、イオンの
注入は、ドーピングガス；Ｈ 2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオンの照射量；２×１０ 15
ｉｏｎｓ／（ｃｍ2 ・分）という条件で行う。
入は、イオンビームの引出しを電気的に制御することに
より、半導体薄膜４に対し１５秒行い、１５秒休止する
という不連続的な照射によって行う。ここで、イオンの
注入は、ドーピングガス；Ｈ 2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオンの照射量；２×１０ 15
ｉｏｎｓ／（ｃｍ2 ・分）という条件で行う。
【００１７】この注入工程は非質量分離のイオンビ−ム
によるものであるため、装置の構成が簡易で大面積処理
が可能であり、かつ処理時間も短い。また、このように
イオン注入を不連続的に行えば、半導体薄膜４及びマス
クとしてのレジスト６、保護膜５の表面付近の急激な温
度上昇を防ぐことができるので、レジスト６における変
質・硬化層の形成がなくなり、その結果、イオン注入処
理後に、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジスト６を
容易に除去することができる。さらに、この方法を採用
すれば、急激な温度上昇による半導体薄膜４の特性劣化
も抑制することができるので、良好な特性を示す薄膜ト
ランジスタを作製することができる。
によるものであるため、装置の構成が簡易で大面積処理
が可能であり、かつ処理時間も短い。また、このように
イオン注入を不連続的に行えば、半導体薄膜４及びマス
クとしてのレジスト６、保護膜５の表面付近の急激な温
度上昇を防ぐことができるので、レジスト６における変
質・硬化層の形成がなくなり、その結果、イオン注入処
理後に、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジスト６を
容易に除去することができる。さらに、この方法を採用
すれば、急激な温度上昇による半導体薄膜４の特性劣化
も抑制することができるので、良好な特性を示す薄膜ト
ランジスタを作製することができる。
【００１８】また、レジスト６を除去した後に、加熱処
理を行えば、ドーピング層９の損傷を回復し、イオン注
入物を活性化させることができるので、より良好な特性
を示す薄膜トランジスタを作製することができる。
理を行えば、ドーピング層９の損傷を回復し、イオン注
入物を活性化させることができるので、より良好な特性
を示す薄膜トランジスタを作製することができる。
【００１９】尚、上記実施例においては、イオン注入処
理を、１個の半導体薄膜４に対し１５秒行い、１５秒休
止するという不連続的な照射によって行っているが、必
ずしもこの方法に限定されるものではなく、以下のよう
な方法によっても同様の効果を得ることができる。すな
わち、図２に示すように、基板台１１上に４枚の試料１
０をセットし、イオン源開口部１２から引き出されるイ
オンに対し、基板台１１を９０゜ずつのステップで回転
させることにより、各試料１０に対し１５秒ごとに照射
する。そして、この方法を採用すれば、イオン注入工程
が中断することはないので、処理個数を確保して生産の
低減を抑えることができる。
理を、１個の半導体薄膜４に対し１５秒行い、１５秒休
止するという不連続的な照射によって行っているが、必
ずしもこの方法に限定されるものではなく、以下のよう
な方法によっても同様の効果を得ることができる。すな
わち、図２に示すように、基板台１１上に４枚の試料１
０をセットし、イオン源開口部１２から引き出されるイ
オンに対し、基板台１１を９０゜ずつのステップで回転
させることにより、各試料１０に対し１５秒ごとに照射
する。そして、この方法を採用すれば、イオン注入工程
が中断することはないので、処理個数を確保して生産の
低減を抑えることができる。
【００２０】また、半導体薄膜４の材料としては、プラ
ズマ励起ＣＶＤ法等により容易にガラス基板が使用可能
な温度で大面積基板上に均一に形成することができ、低
コストで大面積の薄膜素子を作製することができる点
で、上記実施例に記載した非晶質シリコンが好ましい
が、必ずしもこれに限定されるものではなく、例えば、
微結晶シリコン、多結晶シリコンであってもよい。そし
て、半導体薄膜４の材料として微結晶シリコンを用いれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。また、多結晶シリコンを用いれば、薄膜ト
ランジスタの電界移動度をより高いものとすることがで
き、かつ、ｐ型の薄膜トランジスタとすることができる
というメリットがある。
ズマ励起ＣＶＤ法等により容易にガラス基板が使用可能
な温度で大面積基板上に均一に形成することができ、低
コストで大面積の薄膜素子を作製することができる点
で、上記実施例に記載した非晶質シリコンが好ましい
が、必ずしもこれに限定されるものではなく、例えば、
微結晶シリコン、多結晶シリコンであってもよい。そし
て、半導体薄膜４の材料として微結晶シリコンを用いれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。また、多結晶シリコンを用いれば、薄膜ト
ランジスタの電界移動度をより高いものとすることがで
き、かつ、ｐ型の薄膜トランジスタとすることができる
というメリットがある。
【００２１】
【発明の効果】以上説明したように、本発明の第１の製
造方法によれば、半導体薄膜及びマスクの表面付近の急
激な温度上昇を防ぎ、マスクの変質・硬化、さらには半
導体薄膜の特性劣化を抑制することができるので、レジ
ストをマスクとしてドーピング層を選択的に形成した場
合でも、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジストを容
易に除去することができ、かつ、良好な特性を示す薄膜
トランジスタを作製することができる。さらに、イオン
注入工程が中断することがないので、処理個数を確保し
て生産の低減を抑えることができる。
造方法によれば、半導体薄膜及びマスクの表面付近の急
激な温度上昇を防ぎ、マスクの変質・硬化、さらには半
導体薄膜の特性劣化を抑制することができるので、レジ
ストをマスクとしてドーピング層を選択的に形成した場
合でも、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジストを容
易に除去することができ、かつ、良好な特性を示す薄膜
トランジスタを作製することができる。さらに、イオン
注入工程が中断することがないので、処理個数を確保し
て生産の低減を抑えることができる。
【００２２】また、本発明の第２の製造方法によれば、
イオンを発生させる放電を連続的に行うことにより、処
理の再現性や生産性を低下させることがなく、さらにイ
オンの引き出しを電気的に不連続的に行うことにより、
イオン照射による被処理基板の温度上昇を抑制し、特性
の劣化やレジストの変質を抑えることができる。また、
本発明方法において、イオンの注入後に、加熱処理を行
なうという好ましい構成によれば、ドーピング層の損傷
を回復し、イオン注入物を活性化させることができるの
で、より良好な特性を示す薄膜トランジスタを作製する
ことができる。
イオンを発生させる放電を連続的に行うことにより、処
理の再現性や生産性を低下させることがなく、さらにイ
オンの引き出しを電気的に不連続的に行うことにより、
イオン照射による被処理基板の温度上昇を抑制し、特性
の劣化やレジストの変質を抑えることができる。また、
本発明方法において、イオンの注入後に、加熱処理を行
なうという好ましい構成によれば、ドーピング層の損傷
を回復し、イオン注入物を活性化させることができるの
で、より良好な特性を示す薄膜トランジスタを作製する
ことができる。
【００２３】また、本発明方法において、半導体薄膜が
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に半導体薄膜を形
成することができるので、低コストで大面積の薄膜トラ
ンジスタを作製することができる。
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に半導体薄膜を形
成することができるので、低コストで大面積の薄膜トラ
ンジスタを作製することができる。
【００２４】また、本発明方法において、半導体薄膜が
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。
【００２５】さらに、本発明方法において、半導体薄膜
が多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。
が多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。
【図１】本発明に係る薄膜トランジスタの製造方法の一
実施例を示す工程断面図である。
実施例を示す工程断面図である。
【図２】本発明に係る薄膜トランジスタの製造方法の他
の実施例を示す工程概略図である。
の実施例を示す工程概略図である。
【図３】従来技術における薄膜トランジスタの製造方法
を示す工程断面図である。
を示す工程断面図である。
【図４】従来技術における薄膜トランジスタの製造方法
を示す工程概略図である。
を示す工程概略図である。
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 非晶質シリコン薄膜 ５ 保護膜 ６ レジスト ７ Ｐを含んだイオン ８ 水素イオン ９ ｎ型のドーピング層 １０ 試料 １１ 基板台 １２ イオン源開口部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−194326（ＪＰ，Ａ) 特開 平１−140716（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/336
Claims (6)
- 【請求項１】 基体上に形成された絶縁体薄膜及び半導
体薄膜を少なくとも備えた薄膜トランジスタの製造方法
において、水素及び価電子制御用の不純物を含むイオン
の注入を、所定の注入量まで複数枚の基体に対して交互
に行うことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 基体上に形成された絶縁体薄膜及び半導
体薄膜を少なくとも備えた薄膜トランジスタの製造方法
において、水素及び価電子制御用の不純物を含むガスの
放電を連続的に行うと共に、イオンの引き出しを電気的
に制御することにより、水素及び価電子制御用の不純物
を含むイオンの注入を、所定の注入量まで不連続的に行
うことを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 イオンの注入後に、加熱処理を行なう請
求項１又は２に記載の薄膜トランジスタの製造方法。 - 【請求項４】 半導体薄膜が非晶質シリコン薄膜である
請求項１又は２に記載の薄膜トランジスタの製造方法。 - 【請求項５】 半導体薄膜が微結晶シリコン薄膜である
請求項１又は２に記載の薄膜トランジスタの製造方法。 - 【請求項６】 半導体薄膜が多結晶シリコン薄膜である
請求項１又は２に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32156992A JP3219501B2 (ja) | 1992-12-01 | 1992-12-01 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32156992A JP3219501B2 (ja) | 1992-12-01 | 1992-12-01 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168956A JPH06168956A (ja) | 1994-06-14 |
| JP3219501B2 true JP3219501B2 (ja) | 2001-10-15 |
Family
ID=18134030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32156992A Expired - Fee Related JP3219501B2 (ja) | 1992-12-01 | 1992-12-01 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219501B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619951B2 (ja) * | 2003-08-25 | 2011-01-26 | パナソニック株式会社 | 不純物導入層の形成方法 |
| JP5134223B2 (ja) * | 2006-09-06 | 2013-01-30 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
-
1992
- 1992-12-01 JP JP32156992A patent/JP3219501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06168956A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| JP3609131B2 (ja) | イオンドーピング装置のクリーニング方法 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6524958B2 (en) | Method of forming channel in thin film transistor using non-ionic excited species | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| JP2001332509A (ja) | イオン注入装置及び薄膜半導体装置 | |
| JP2003017505A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JP2658535B2 (ja) | アクティブマトリクス液晶ディスプレイパネルの製造方法 | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3967311B2 (ja) | 半導体集積回路の作製方法 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| JPH07193204A (ja) | 半導体基板の製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| JPH08306670A (ja) | プラズマアッシング装置 | |
| JP2000031081A (ja) | 半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| JP2002231936A (ja) | ゲート電極の珪化金属層側壁にバンプ生成の防止方法並びにゲート電極製造方法 | |
| JPH10270706A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |