CN100373558C - 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 - Google Patents
一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 Download PDFInfo
- Publication number
- CN100373558C CN100373558C CNB2005101262750A CN200510126275A CN100373558C CN 100373558 C CN100373558 C CN 100373558C CN B2005101262750 A CNB2005101262750 A CN B2005101262750A CN 200510126275 A CN200510126275 A CN 200510126275A CN 100373558 C CN100373558 C CN 100373558C
- Authority
- CN
- China
- Prior art keywords
- etching
- electric charge
- gas
- electrode power
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种能够防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺，包括以下步骤：贯穿刻蚀、主刻蚀、聚积电荷释放和过刻蚀。其中聚集电荷释放步骤中通过调整导电工艺气体N2和载气He比例和流量，以及调整工艺的射频功率和反应压力，可以有效消除刻蚀过程中高负电性反应气体造成的非平衡电荷积累，达到避免栅氧层击穿的作用。本发明的工艺简单，无需对设备的硬件***进行优化设计，对各种形状、类型器件都有良好的适应性。
Description
技术领域
本发明涉及一种栅刻蚀工艺，具体来说，涉及一种能够防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺。
背景技术
随着金属氧化物半导体(MOS)器件栅极氧化膜厚度的减小，多晶硅反应离子刻蚀过程(RIE)会带来栅极氧化层的电荷损伤。栅氧层厚度越小，这种损伤越不能被忽视，这是因为它可以劣化栅氧化膜的各种电学性能，如氧化层中的固定电荷密度、界面态密度、平带电压、漏电流等。
导致这种损伤的最根本原因是产生等离子时正离子和电子的不均匀分布，且由于多晶硅刻蚀过程使用大量的CF4、HBr、SF6等绝缘性较强的高电负性气体，电荷的释放较为困难，加重了这些非平衡电荷在非导体表面的充电作用，当电荷积累到一定程度后就会发生F-N电流，对栅氧层产生损伤，如图1所示。
这种等离子电荷损伤主要发生在主刻蚀将要完成的一段时间内。如图2a所示，在主刻蚀的大部分刻蚀期间，整个多晶硅覆盖在硅片表面，膜层电阻小，所以电荷在整片硅片内可以相互流动，抵消局部的电荷不均匀。在主刻蚀将要完成时，如图2b所示，整个硅片表面的多晶硅变成不连续的小岛，电阻变大，相互间的电流通道被中断了。多晶硅栅极的形成使由于正离子和电子分布不均匀引起的电荷堆积成为可能。当进入过刻蚀阶段后，由于工艺压力的增大，离子的对膜层的轰击不断增强，积累的电荷容易产生F-N电流，对栅氧层产生损伤。
目前现有技术是通过下述方法来解决上述问题：
1、改进金属氧化物半导体结构设计，即减少多晶硅栅极的侧壁面积和避免具有天线效应的器件设计。但是在使用该结构的工艺中电荷容易在侧壁上累积，在局部分布更加不均匀，设计上的限制影响了器件性能、速度的提高，并且设计投入高。
2、改进栅氧化层生长质量，即采用更加先进的工艺、设备生制备更致密、缺陷更低，不易击穿的栅氧层。但是该方法中设备研制和工艺开发投入大，生产成本高，研发周期长。并且该方法不是从机理上入手，不能从根本上解决电荷积累击穿问题。
3、改善等离子激发源频率和电极设计，即硬件设计避免等离子体在空间上的电荷分布不均匀，防止电荷不平衡产生积累。但是由于国际RIE刻蚀设备射频标准为13.56GHz，所以该方法不容易实现。并且线圈、电极设计研发周期长、成本投入大。
所以，仍需要提供新的多晶硅刻蚀工艺以防止器件等离子损伤。
发明内容
(一)要解决的技术问题
本发明的目的旨在提供一种多晶硅刻蚀工艺，使其能够有效削弱电荷积累，减轻多晶硅刻蚀过程中电荷积累造成的介电层击穿问题。
(二)技术方案
为实现上述目的，本发明提供了一种新的多晶硅刻蚀工艺，包括以下步骤：
(1)贯穿刻蚀；
(2)主刻蚀；
(3)聚积电荷释放；
(4)过刻蚀。
其中贯穿步骤、主刻蚀步骤和过刻蚀步骤采用现有工艺的方法，即贯穿步骤所用工艺气体为CF4，主刻蚀步骤所用工艺气体为Cl2、HBr、He和O2的混合气体，过刻蚀步骤是在较高压力(50-60mt)下进行，所用工艺气体为HBr、He和O2的混合气体。
其中主刻蚀步骤后的聚积电荷释放步骤中的工艺条件为：工艺气体为易电离气体N2，其流量为100-400sccm；载气为He，其流量为0-50sccm；该工艺步骤压力为10-20mT；上电极功率为100-500w；下电极功率为0-20w；工艺时间为5-60s。
优选的工艺条件为：N2流量为200-300sccm；He流量为20-40sccm；压力为12-16mT；上电极功率为200-400w；下电极功率为5-10w；工艺时间为30-50s。
最优选的工艺条件为：N2流量为250sccm；He流量为30sccm；压力为15mT，；上电极功率为300w；下电极功率为5w；工艺时间为40s。
多晶硅刻蚀采用典型的刻蚀工艺，得到要求的线宽和陡直的刻蚀截面。本发明工艺中聚积电荷释放步骤中，工艺气体N2主要起提高等离子体导电性作用；载气主要起提高气体总流量和气体分布均匀性作用，该步骤压力低于20mT，以防止气体对栅极侧壁的轰击；上电极功率较高，以提高离子密度和气体导电性；下电极功率较低，以防止离子对栅氧层轰击。
本发明工艺的理论依据是：多晶硅刻蚀中电荷损伤主要由于主刻蚀即将完成时不平衡的电荷积累造成，刻蚀过程中高电负性的工艺气体使得等离子体导电性较差，绝缘性较高，非平衡的电荷很难通过气体在电极间释放。如果在主刻蚀阶段结束后，将积累的电荷通过有效的工艺步骤进行释放，那么在接下来的过刻蚀工艺中，产生击穿损伤的几率将大大减小。本发明是在多晶硅主刻蚀工艺结束后，采用电负性较低，易电离的N2，进行等离子体启辉放电步骤，起到释放硅片表面的非平衡电荷的作用。该工艺步骤需要在较高的源射频功率(增加N2电离率)和低压力条件下(减轻离子轰击)进行，经一段时间的等离子体启辉后，随着硅片表面电荷被高导电性的等离子体释放后，达到清除积累电荷，防止刻蚀损伤的目的。
(三)有益效果
根据本发明，在多晶硅主刻蚀步骤后，加入电荷释放步骤，通过调整导电N2、载气He比例和流量，以及调整工艺的射频功率和反应压力，可以有效消除刻蚀过程中高负电性反应气体造成的非平衡电荷积累，达到避免栅氧层击穿的作用。并且工艺简单，无需对设备的硬件***进行优化设计，对各种形状、类型器件都有良好的适应性。
附图说明
图1为多晶硅刻蚀工艺中正离子和电子分布不均运导致电荷累积示意图。
图2a为主刻蚀步骤，电荷在硅片内相互流动从而抵消局部的电荷不均匀过程的示意图。
图2b为主刻蚀步骤将近结束时，电荷在硅片内的流动受到限制从而引起局部电荷不均匀过程的示意图。
其中e代表电子，I代表电流，Je代表电子密度，Ji代表离子密度。
图3为现有刻蚀工艺所得刻蚀剖面显微图。
图4-6为本发明刻蚀工艺所得刻蚀剖面显微图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。
下列实施例中涉及的栅极结构为：基底硅片→氮氧化硅(10-3
)→多晶硅(1000-300
)→氮化硅(200-500
)→光阻(1000-2000
)。
下列实施例是在北方微感应耦合等离子刻蚀机(200mm硅片刻蚀机)上进行的，可反映130-180nm工艺结果，需要说明的是，工艺具有向下兼容性，即能满足高端的65-90nm工艺时，低端的130-250nm工艺等完全能够满足要求。本发明同时适用于200mm-300mm硅片刻蚀机。
实施例1
刻蚀工艺中，首先将硅片传入刻蚀反应室，由静电卡盘吸附固定，腔室温度控制为60℃，硅片温度控制***设定温度为60℃，为提高温度均匀性而加入的He气背吹***压力设定为8T，辅助工艺条件稳定后，进行刻蚀工艺。
贯穿刻蚀步刻蚀：腔室压力7mT，上电极电源功率300W，下电极电源功率80W，工艺气体CF4或C2F6流量50sccm。工艺时间5s。
主刻步刻蚀：腔室压力15mT，上电极电源功率350W，下电极电源功率50W，工艺气体为Cl230sccm，HBr170sccm，O210sccm的混合气体，工艺时间控制由终点检测***检测控制。
过刻步刻蚀：腔室压力80mT，上电极电源功率250W，下电极电源功率50W，工艺气体为180sccm HBr、100sccmHe、8sccmO2组成的混合气体，工艺时间50s。
刻蚀工艺完成后，通过场扫描电子显微镜观察，线条底部边缘刻蚀速率明显较快，由于电荷在的积累放电作用，使栅氧层受到损伤(见图3)。
实施例2
采用实施例1的方法，其不同之处在于，其中主刻蚀步骤后增加聚积电荷释放步骤，工艺如下：
N2流量为250sccm；载气为He，其气流量为30sccm；该工艺步骤压力为15mT；上电极功率为300w；下电极功率为5w；工艺时间为40s。
刻蚀工艺完成后，观察可见电荷在该步骤过程中被释放，避免了栅氧层的损伤(见图4)。
实施例3
采用实施例1的方法，其不同之处在于，其中主刻蚀步骤后增加聚积电荷释放步骤，工艺如下：
N2流量为100sccm；载气He气流量为50sccm；该工艺步骤压力为10mT，；上电极功率为100w；下电极功率为0w；工艺时间为60s。
刻蚀工艺完成后，观察可见电荷在该步骤过程中被释放，避免了栅氧层的损伤(见图5)。
实施例4
采用实施例1的方法，其不同之处在于，其中主刻蚀步骤后增加聚积电荷释放步骤，工艺如下：
N2流量为400sccm；载气He气流量0sccm；该工艺步骤压力为20mT，；上电极功率为500w；下电极功率为0w；工艺时间为5s。
刻蚀工艺完成后，观察可见电荷在该步骤过程中被释放，避免了栅氧层的损伤(见图6)。
Claims (4)
1.一种能够防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺，包括以下步骤：贯穿刻蚀步骤、主刻蚀步骤、过刻蚀步骤，其特征在于在主刻蚀步骤与过刻蚀步骤之间加入聚积电荷释放步骤，所述聚积电荷释放步骤选用工艺气体N2和载气体He释放聚集电荷。
2.权利要求1所述的刻蚀工艺，其特征在于其中的聚积电荷释放步骤中所用的工艺气体为N2，其流量为100-400sccm；载气为He，其流量为0-50sccm；压力为10-20mT；上电极功率为100-500w；下电极功率为0-20w；工艺时间为5-60s。
3.权利要求2所述的刻蚀工艺，其特征在于其中的聚积电荷释放步骤中N2流量为200-300sccm；He流量为20-40sccm；压力为12-16mT；上电极功率为200-400w；下电极功率为5-10w；工艺时间为30-50s。
4.权利要求2所述的刻蚀工艺，其特征在于其中的聚积电荷释放步骤中N2流量为250sccm；He流量为30sccm；压力为15mT，；上电极功率为300w；下电极功率为5w；工艺时间为40s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101262750A CN100373558C (zh) | 2005-12-02 | 2005-12-02 | 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101262750A CN100373558C (zh) | 2005-12-02 | 2005-12-02 | 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1848387A CN1848387A (zh) | 2006-10-18 |
| CN100373558C true CN100373558C (zh) | 2008-03-05 |
Family
ID=37077882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101262750A Active CN100373558C (zh) | 2005-12-02 | 2005-12-02 | 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100373558C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996261B (zh) * | 2009-08-20 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 优化cmos图像传感器版图的方法及刻蚀方法 |
| JP2016100347A (ja) * | 2014-11-18 | 2016-05-30 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びに電子機器 |
| CN107492485B (zh) * | 2016-06-13 | 2020-03-06 | 北大方正集团有限公司 | 半导体器件的制作方法 |
| CN107706106A (zh) * | 2017-09-21 | 2018-02-16 | 信利（惠州）智能显示有限公司 | Amoled显示面板的制备方法 |
| CN110931356B (zh) * | 2018-09-19 | 2023-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243187A (ja) * | 1992-02-27 | 1993-09-21 | Nec Corp | ドライエッチング方法および装置 |
| JPH07273093A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | プラズマエッチング方法 |
| CN1700426A (zh) * | 2004-05-21 | 2005-11-23 | 中国科学院微电子研究所 | 15－50纳米线宽多晶硅栅的刻蚀方法 |
-
2005
- 2005-12-02 CN CNB2005101262750A patent/CN100373558C/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243187A (ja) * | 1992-02-27 | 1993-09-21 | Nec Corp | ドライエッチング方法および装置 |
| JPH07273093A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | プラズマエッチング方法 |
| CN1700426A (zh) * | 2004-05-21 | 2005-11-23 | 中国科学院微电子研究所 | 15－50纳米线宽多晶硅栅的刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1848387A (zh) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101153396B (zh) | 等离子刻蚀方法 | |
| KR102436237B1 (ko) | 에칭 방법 및 에칭 장치 | |
| US6846730B2 (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| CN100373558C (zh) | 一种防止多晶硅刻蚀中器件等离子损伤的刻蚀工艺 | |
| CN110620040B (zh) | 一种用于提高生产中工艺稳定性的方法 | |
| CN105493266A (zh) | 半导体结构和制造半导体结构的方法 | |
| CN103531429B (zh) | 等离子体刻蚀装置及其刻蚀方法 | |
| CN101320711B (zh) | 金属氧化物半导体晶体管及其制作方法 | |
| CN101667542A (zh) | 多晶硅的修复刻蚀方法 | |
| US6955964B2 (en) | Formation of a double gate structure | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN106816469B (zh) | 用于制造一半导体结构的方法 | |
| CN101789377B (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
| CN104103502A (zh) | 晶体管的形成方法 | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| US7176139B2 (en) | Etching method in a semiconductor processing and etching system for performing the same | |
| CN115458397A (zh) | 氮氧化硅薄膜的制造方法 | |
| CN100423187C (zh) | 一种硅片脱附工艺 | |
| CN110931356B (zh) | 半导体结构及其制造方法 | |
| Wang et al. | Process Development of Radical Based Dry Clean for Advanced 3D NAND Fabrication | |
| CN113629161B (zh) | 间歇等离子体氧化方法和装置、太阳电池的制备方法 | |
| CN103531541A (zh) | Cmos管的形成方法 | |
| CN102064101B (zh) | 采用p型多晶硅电极来抑制栅电极注入的方法 | |
| US11373878B2 (en) | Technique for semiconductor manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176 Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016 Jiuxianqiao East Road, Chaoyang District, Chaoyang District, Beijing Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| CP03 | Change of name, title or address |