JPH07263555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07263555A JPH07263555A JP7995394A JP7995394A JPH07263555A JP H07263555 A JPH07263555 A JP H07263555A JP 7995394 A JP7995394 A JP 7995394A JP 7995394 A JP7995394 A JP 7995394A JP H07263555 A JPH07263555 A JP H07263555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- semiconductor device
- gold
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 下層配線層と金もしくは白金系の上層配線層
とを有する半導体装置の製造コストを低減し、また、集
積度を向上せしめること。 【構成】 高融点金属層６、アルミニウム層７及び高融
点金属層１０１よりなる下層配線層上に、ポリイミド層
８及び酸化シリコン層９よりなる層間絶縁層を形成し、
さらにこの層間絶縁層上に高融点金属層１２を形成す
る。この高融点金属層１２を含めた層間絶縁層に１回の
フォトレジスト工程でスルーホールを形成する。さら
に、スルーホールを含めて全体に上層配線層としての金
層１３を形成する。
とを有する半導体装置の製造コストを低減し、また、集
積度を向上せしめること。 【構成】 高融点金属層６、アルミニウム層７及び高融
点金属層１０１よりなる下層配線層上に、ポリイミド層
８及び酸化シリコン層９よりなる層間絶縁層を形成し、
さらにこの層間絶縁層上に高融点金属層１２を形成す
る。この高融点金属層１２を含めた層間絶縁層に１回の
フォトレジスト工程でスルーホールを形成する。さら
に、スルーホールを含めて全体に上層配線層としての金
層１３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に、たとえばアルミニウム系の下層配線層と金もしく
は白金系の上層配線層との接続部（スルーホール部）の
製造方法に関する。
特に、たとえばアルミニウム系の下層配線層と金もしく
は白金系の上層配線層との接続部（スルーホール部）の
製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化への要求に伴
い、その配線構造も微細化し、しかも多層化の傾向にあ
る。一方、半導体装置の高速化、低電圧化、論理振幅の
減少化等の要求に対し、基準電圧、電源電圧供給用配線
層は低抵抗化の傾向にある。このような傾向に対処する
ために、下層配線層は、微細化、量産性、経済性の点か
ら、アルミニウム系の配線を用い、最上層配線層は、厚
膜化、エレクロマイグレーション耐性、α線のバリア
性、ＴＡＢのバンプ形成の容易性から金もしくは白金系
の配線を用いることが有利であり、実際に、メインフレ
ーム用の半導体装置を中心に実用化されている。
い、その配線構造も微細化し、しかも多層化の傾向にあ
る。一方、半導体装置の高速化、低電圧化、論理振幅の
減少化等の要求に対し、基準電圧、電源電圧供給用配線
層は低抵抗化の傾向にある。このような傾向に対処する
ために、下層配線層は、微細化、量産性、経済性の点か
ら、アルミニウム系の配線を用い、最上層配線層は、厚
膜化、エレクロマイグレーション耐性、α線のバリア
性、ＴＡＢのバンプ形成の容易性から金もしくは白金系
の配線を用いることが有利であり、実際に、メインフレ
ーム用の半導体装置を中心に実用化されている。
【０００３】図１１〜図２０を参照にして従来の半導体
装置の製造方法を説明する。なお、図１１〜図２０にお
いては、第１層目の配線層及び第２層目の配線層をアル
ミニウム系金属とし、第３層目の配線層を金もしくは白
金系としたものである。
装置の製造方法を説明する。なお、図１１〜図２０にお
いては、第１層目の配線層及び第２層目の配線層をアル
ミニウム系金属とし、第３層目の配線層を金もしくは白
金系としたものである。
【０００４】まず、図１１の（Ａ）を参照すると、拡散
層（図示せず）が形成された半導体基板１上に絶縁層
（たとえば酸化シリコン層）２を形成し、これにコンタ
クトホール２ａを開口する。
層（図示せず）が形成された半導体基板１上に絶縁層
（たとえば酸化シリコン層）２を形成し、これにコンタ
クトホール２ａを開口する。
【０００５】次に、図１１の（Ｂ）を参照すると、上記
コンタクトホール２ａを含む絶縁層２上に、チタン・タ
ングステン（ＴiＷ) 、窒化チタン（ＴiＮ）等の高融点
金属あるいはタングステン・シリコン（ＷＳi ）、白金
・シリコン（ＰtＳi)、パラジウム・シリコン（ＰdＳ
i)、等の高融点金属シリサイドよりなる高融点金属層３
を形成し、続いて、アルミニウム（Ａl）あるいはアル
ミニウム合金（ＡlＣu,ＡlＳiＣu 等）よりなるアルミ
ニウム層４を形成し、これらアルミニウム層４及び高融
点金属層３をパターニングする。これにより、第１層目
の配線層が完成する。
コンタクトホール２ａを含む絶縁層２上に、チタン・タ
ングステン（ＴiＷ) 、窒化チタン（ＴiＮ）等の高融点
金属あるいはタングステン・シリコン（ＷＳi ）、白金
・シリコン（ＰtＳi)、パラジウム・シリコン（ＰdＳ
i)、等の高融点金属シリサイドよりなる高融点金属層３
を形成し、続いて、アルミニウム（Ａl）あるいはアル
ミニウム合金（ＡlＣu,ＡlＳiＣu 等）よりなるアルミ
ニウム層４を形成し、これらアルミニウム層４及び高融
点金属層３をパターニングする。これにより、第１層目
の配線層が完成する。
【０００６】次に、図１１の（Ｃ）を参照すると、全面
に絶縁層（たとえば酸化シリコン層）５を形成し、これ
にスルーホール５ａを形成する。
に絶縁層（たとえば酸化シリコン層）５を形成し、これ
にスルーホール５ａを形成する。
【０００７】次に、図１２を参照すると、上記スルーホ
ール５ａを含む絶縁層５上に、ＴiＷ、ＴiＮ等の高融点
金属あるいはＰtＳi 、ＰdＳi 、ＷＳi 等の高融点金属
シリサイドよりなる高融点金属層６を形成し、続いて、
Ａl あるいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニ
ウム層７を形成し、これらアルミニウム層７及び高融点
金属層６をパターニングする。これにより、第２層目の
配線層が完成する。
ール５ａを含む絶縁層５上に、ＴiＷ、ＴiＮ等の高融点
金属あるいはＰtＳi 、ＰdＳi 、ＷＳi 等の高融点金属
シリサイドよりなる高融点金属層６を形成し、続いて、
Ａl あるいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニ
ウム層７を形成し、これらアルミニウム層７及び高融点
金属層６をパターニングする。これにより、第２層目の
配線層が完成する。
【０００８】次に、図１３を参照すると、全面にポリイ
ミド層（あるいはポリイミドを含む層）９を形成する。
なお、この場合、これらポリイミド層８及び絶縁層９が
合わされて第２層目の配線層と後述の第３層目の配線層
との間の層間絶縁層の作用をなす。また、ポリイミド系
樹脂の絶縁層を用いるのは、その良好な平坦性、低い形
成温度、低容量の点から、後述の金めっき除去に適する
からである。次に、全面にフォトレジスト層１０を形成
し、開口１０ａを形成する。
ミド層（あるいはポリイミドを含む層）９を形成する。
なお、この場合、これらポリイミド層８及び絶縁層９が
合わされて第２層目の配線層と後述の第３層目の配線層
との間の層間絶縁層の作用をなす。また、ポリイミド系
樹脂の絶縁層を用いるのは、その良好な平坦性、低い形
成温度、低容量の点から、後述の金めっき除去に適する
からである。次に、全面にフォトレジスト層１０を形成
し、開口１０ａを形成する。
【０００９】次に、図１４を参照すると、フォトレジス
ト層１０をマスクとして絶縁層９にスルーホール９ａを
形成する。
ト層１０をマスクとして絶縁層９にスルーホール９ａを
形成する。
【００１０】次に、図１５を参照すると、再び、全面に
フォトレジスト層１１を形成し、開口１１ａを形成す
る。
フォトレジスト層１１を形成し、開口１１ａを形成す
る。
【００１１】次に、図１６を参照すると、フォトレジス
ト層１１をマスクとして等方性エッチング、あるいは等
方性エッチングと異方性エッチングとの組合せによりポ
リイミド層８にスルーホール８ａを形成する。
ト層１１をマスクとして等方性エッチング、あるいは等
方性エッチングと異方性エッチングとの組合せによりポ
リイミド層８にスルーホール８ａを形成する。
【００１２】次に、フォトレジスト層１１を除去する
と、図１７に示すごとく、絶縁層９及びポリイミド層８
には、底部がテーパ形状したスルーホールＴＨが形成さ
れることになる。
と、図１７に示すごとく、絶縁層９及びポリイミド層８
には、底部がテーパ形状したスルーホールＴＨが形成さ
れることになる。
【００１３】次に、図１８を参照すると、バリアメタル
としてのＴｉ、ＴiＷ等の高融点金属層１２を形成し、
続いて、金層（もしくは白金層）１３を形成する。な
お、高融点金属層１２は金属１３の密着性をよくするた
めのものである。つまり、金層１３は絶縁層９との密着
性が悪いために、金層１３と絶縁層９との間に金層１３
との密着性が良い高融点金属層１２を介在せしめたもの
である。また、高融点金属層１２は耐熱性の確保のため
でもある。つまり、高融点金属層１２が存在しないと、
金層１３とアルミニウム層７とが直接接触することにな
り、たとえば１８０℃程度でこれらの間で合金化反応が
発生して耐熱性が確保できない。ここで、高融点金属層
１２として０．１μｍ厚さのＴiＷを用いると、３５０
℃で数時間の耐熱性を確保できる。
としてのＴｉ、ＴiＷ等の高融点金属層１２を形成し、
続いて、金層（もしくは白金層）１３を形成する。な
お、高融点金属層１２は金属１３の密着性をよくするた
めのものである。つまり、金層１３は絶縁層９との密着
性が悪いために、金層１３と絶縁層９との間に金層１３
との密着性が良い高融点金属層１２を介在せしめたもの
である。また、高融点金属層１２は耐熱性の確保のため
でもある。つまり、高融点金属層１２が存在しないと、
金層１３とアルミニウム層７とが直接接触することにな
り、たとえば１８０℃程度でこれらの間で合金化反応が
発生して耐熱性が確保できない。ここで、高融点金属層
１２として０．１μｍ厚さのＴiＷを用いると、３５０
℃で数時間の耐熱性を確保できる。
【００１４】次に、図１９を参照すると、フォトレジス
ト層１４を形成してパターニングし、このフォトレジス
ト層１４をマスクして金めっき層１５を形成する。
ト層１４を形成してパターニングし、このフォトレジス
ト層１４をマスクして金めっき層１５を形成する。
【００１５】次に、図２０を参照すると、金めっき層１
５をマスクとして給電層としての金層１３及び高融点金
属層１２を除去する。
５をマスクとして給電層としての金層１３及び高融点金
属層１２を除去する。
【００１６】このように、アルミニウム系の下層配線層
と金（もしくは白金）系の上層配線層との接続のために
スルーホールＴＨの形成の際には２回のフォトレジスト
工程を用いてその底部をテーパ形状にしている。これに
より、バリアメタルとしての高融点金属層１２のカバレ
ッジを確保している。なお、１回のフォトレジスト工程
で絶縁層９及びポリイミド層８をエッチングしてスルー
ホールを形成すると、図２１に矢印Ｘで示すごとく、高
融点金属層１２のカバレージは悪く、この結果、金層１
３とアルミニウム層７とが直接接触することになる。
と金（もしくは白金）系の上層配線層との接続のために
スルーホールＴＨの形成の際には２回のフォトレジスト
工程を用いてその底部をテーパ形状にしている。これに
より、バリアメタルとしての高融点金属層１２のカバレ
ッジを確保している。なお、１回のフォトレジスト工程
で絶縁層９及びポリイミド層８をエッチングしてスルー
ホールを形成すると、図２１に矢印Ｘで示すごとく、高
融点金属層１２のカバレージは悪く、この結果、金層１
３とアルミニウム層７とが直接接触することになる。
【００１７】
【発明が解決しようとする課題】しかしながら、上述の
従来の半導体装置の製造方法においては、下層配線層と
上層配線層との接続のためのスルーホールの形成を２回
のフォトレジスト工程を用いて行っているので、製造コ
ストが高くなるという課題がある。しかも、２回のフォ
トレジスト工程間の目合せずれに対する平面上のマージ
ン及びスルーホール底部をテーパ形状にするための平面
上のマージンを確保する必要があるので、スルーホール
の占有面積が大きくなり、集積度の低下を招くという課
題がある。従って、本発明の目的は、半導体装置の製造
コストを低減することにある。他の目的は半導体装置の
集積度を向上せしめることにある。
従来の半導体装置の製造方法においては、下層配線層と
上層配線層との接続のためのスルーホールの形成を２回
のフォトレジスト工程を用いて行っているので、製造コ
ストが高くなるという課題がある。しかも、２回のフォ
トレジスト工程間の目合せずれに対する平面上のマージ
ン及びスルーホール底部をテーパ形状にするための平面
上のマージンを確保する必要があるので、スルーホール
の占有面積が大きくなり、集積度の低下を招くという課
題がある。従って、本発明の目的は、半導体装置の製造
コストを低減することにある。他の目的は半導体装置の
集積度を向上せしめることにある。
【００１８】
【課題を解決するための手段及び作用】上述の課題を解
決するために本発明は、下層配線層の最上層にバリアメ
タルとしての高融点金属層を予め含めさせたことであ
る。これにより、下層配線層と上層配線層とのスルーホ
ール形成を１回のフォトレジスト工程で行うようにし
た。
決するために本発明は、下層配線層の最上層にバリアメ
タルとしての高融点金属層を予め含めさせたことであ
る。これにより、下層配線層と上層配線層とのスルーホ
ール形成を１回のフォトレジスト工程で行うようにし
た。
【００１９】
【実施例】図１〜図１０を参照して本発明に係る半導体
装置の製造方法の一実施例を説明する。
装置の製造方法の一実施例を説明する。
【００２０】図１の（Ａ）、（Ｂ）、（Ｃ）を参照する
と、図１１の（Ａ）、（Ｂ）、（Ｃ）と同様に、拡散層
（図示せず）が形成された半導体基板１に絶縁層（たと
えば酸化シリコン層）２を形成し、これにコンタクトホ
ール２ａを開口する。次に、上記コンタクトホール２ａ
を含む絶縁層２上に、ＴiＷ、ＴiＮ等の高融点金属ある
いは，ＷＳi 、ＰtＳi 、ＰdＳi 等の高融点金属シリサ
イドよりなる高融点金属層３を形成し、続いて、Ａl あ
るいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニウム層
４を形成し、これらアルミニウム層４及び高融点金属層
３をパターニングする、これにより、第１層目の配線層
が完成する。次に、全面に絶縁層（たとえば酸化シリコ
ン層）５を形成し、これにスルーホール５ａを形成す
る。
と、図１１の（Ａ）、（Ｂ）、（Ｃ）と同様に、拡散層
（図示せず）が形成された半導体基板１に絶縁層（たと
えば酸化シリコン層）２を形成し、これにコンタクトホ
ール２ａを開口する。次に、上記コンタクトホール２ａ
を含む絶縁層２上に、ＴiＷ、ＴiＮ等の高融点金属ある
いは，ＷＳi 、ＰtＳi 、ＰdＳi 等の高融点金属シリサ
イドよりなる高融点金属層３を形成し、続いて、Ａl あ
るいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニウム層
４を形成し、これらアルミニウム層４及び高融点金属層
３をパターニングする、これにより、第１層目の配線層
が完成する。次に、全面に絶縁層（たとえば酸化シリコ
ン層）５を形成し、これにスルーホール５ａを形成す
る。
【００２１】次に、図２を参照すると、上記スルーホー
ル５ａを含む絶縁層５上に、ＴiＷ、ＴiＮ等の高融点金
属あるいはＷＳi 、ＰtＳi 、ＰdＳi 等の高融点金属シ
リサイドよりなる高融点金属層６を形成し、続いて、Ａ
l あるいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニウ
ム層７を形成し、さらにその上に、ＴiＷ、ＴiＮ等の高
融点金属層１０１を形成する。そして、これら高融点金
属層１０１、アルミニウム層７及び高融点金属層６をパ
ターニングする。これにより、第２層目の配線層が完成
する。なお、上述の高融点金属層１０１はアルミニウム
層４と後述の金層１３との間のバリアメタルとして作用
する。
ル５ａを含む絶縁層５上に、ＴiＷ、ＴiＮ等の高融点金
属あるいはＷＳi 、ＰtＳi 、ＰdＳi 等の高融点金属シ
リサイドよりなる高融点金属層６を形成し、続いて、Ａ
l あるいはＡlＣu 、ＡlＳiＣu 等よりなるアルミニウ
ム層７を形成し、さらにその上に、ＴiＷ、ＴiＮ等の高
融点金属層１０１を形成する。そして、これら高融点金
属層１０１、アルミニウム層７及び高融点金属層６をパ
ターニングする。これにより、第２層目の配線層が完成
する。なお、上述の高融点金属層１０１はアルミニウム
層４と後述の金層１３との間のバリアメタルとして作用
する。
【００２２】次に、図３を参照すると、全面にポリイミ
ド層（あるいはポリイミドを含む層）及び絶縁層（たと
えば酸化シリコン層）９を形成する。さらにその上に、
Ｔi、ＴiＷ等の高融点金属層１２を形成する。この場
合、高融点金属層１２は後述の金層１３との密着性を確
保するためのものである。
ド層（あるいはポリイミドを含む層）及び絶縁層（たと
えば酸化シリコン層）９を形成する。さらにその上に、
Ｔi、ＴiＷ等の高融点金属層１２を形成する。この場
合、高融点金属層１２は後述の金層１３との密着性を確
保するためのものである。
【００２３】次に、図４を参照すると、全面にフォトレ
ジスト層１０を形成し、開口１０ａを形成する。
ジスト層１０を形成し、開口１０ａを形成する。
【００２４】次に、図５を参照すると、フォトレジスト
層１０をマスクとして高融点金属層１２、絶縁層９及び
ポリイミド層８を順次エッチングしてスルーホールＴ
Ｈ' を形成する。なお、この場合のスルーホールＴＨ'
の形状としては、略垂直であればよい。
層１０をマスクとして高融点金属層１２、絶縁層９及び
ポリイミド層８を順次エッチングしてスルーホールＴ
Ｈ' を形成する。なお、この場合のスルーホールＴＨ'
の形状としては、略垂直であればよい。
【００２５】次に、フォトレジスト層１０を除去する
と、図６に示すごとく、高融点金属層１２、絶縁層９及
びポリイミド層８には、略垂直形状のスルーホールＴ
Ｈ' が形成されることになる。
と、図６に示すごとく、高融点金属層１２、絶縁層９及
びポリイミド層８には、略垂直形状のスルーホールＴ
Ｈ' が形成されることになる。
【００２６】次に、図７を参照すると、金層（もしくは
白金層）１３を形成する。
白金層）１３を形成する。
【００２７】次に、図８を参照すると、図１９と同様
に、フォトレジスト層１４を形成してパターニングし、
このフォトレジスト層１４をマスクといて金めっき層１
５を形成する。
に、フォトレジスト層１４を形成してパターニングし、
このフォトレジスト層１４をマスクといて金めっき層１
５を形成する。
【００２８】次に、図９を参照すると、図２０と同様
に、金めっき層１５をマスクといて給電層としての金層
１３及び高融点金属層１２を除去する。
に、金めっき層１５をマスクといて給電層としての金層
１３及び高融点金属層１２を除去する。
【００２９】図１０はボンデングパッド部を示す断面図
であって、図１〜図９に示した半導体装置の製造方法を
用いて同時にボンデングパッド部を形成できる。また、
ギャグボンデングのためのバンプ部も図１０の金めっき
層１５を厚くすることによって形成できる。
であって、図１〜図９に示した半導体装置の製造方法を
用いて同時にボンデングパッド部を形成できる。また、
ギャグボンデングのためのバンプ部も図１０の金めっき
層１５を厚くすることによって形成できる。
【００３０】
【発明の効果】以上説明したように本発明によれば、下
層配線層と上層配線層との接続のためのスルーホールの
形成を１回のフォトレジスト工程を用いて行っているの
で、製造コストを低減することができる。また、このス
ルーホールの占有面積を小さくでき、従って、集積度を
向上できる。
層配線層と上層配線層との接続のためのスルーホールの
形成を１回のフォトレジスト工程を用いて行っているの
で、製造コストを低減することができる。また、このス
ルーホールの占有面積を小さくでき、従って、集積度を
向上できる。
【図１】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図３】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図４】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図５】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図６】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図７】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図８】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図９】本発明に係る半導体装置の製造方法の一実施例
を説明するための断面図である。
を説明するための断面図である。
【図１０】図１〜図９に示す半導体装置の製造方法によ
り同時に製造されたボンディングパット部を示す断面図
である。
り同時に製造されたボンディングパット部を示す断面図
である。
【図１１】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１２】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１３】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１４】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１５】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１６】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１７】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１８】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図１９】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図２０】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図２１】図１３〜図１７において１回のフォトレジス
ト工程でスルーホールを形成した場合の図１８の断面図
の変更例を示す図である。
ト工程でスルーホールを形成した場合の図１８の断面図
の変更例を示す図である。
１ 半導体基板 ２ 絶縁層 ２ａ コンタクトホール ３ 高融点金属層 ４ アルミニウム層 ５ 絶縁層 ５ａ スルーホール ６ 高融点金属層 ７ アルミニウム層 ８ ポリイミド層 ９ 絶縁層 １０ フォトレジスト層 １０ａ 開口 １１ フォトレジスト層 １２ 高融点金属層 １３ 金層 １４ フォトレジスト層 １５ 金めっき層 ＴＨ，ＴＨ’ スルーホール
【手続補正書】
【提出日】平成７年３月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】 次に、図１３を参照すると、全面に絶縁
層（たとえば酸化シリコン層）８及びポリイミド層（あ
るいはポリイミドを含む層）９を形成する。なお、この
場合、これら絶縁層８及びポリイミド層９が合わされて
第２層目の配線層と後述の第３層目の配線層との間の層
間絶縁層の作用をなす。また、ポリイミド系樹脂の絶縁
層を用いるのは、その良好な平坦性、低い形成温度、低
容量の点から、後述の金めっき除去に適するからであ
る。次に、全面にフォトレジスト層１０を形成し、開口
１０ａを形成する。
層（たとえば酸化シリコン層）８及びポリイミド層（あ
るいはポリイミドを含む層）９を形成する。なお、この
場合、これら絶縁層８及びポリイミド層９が合わされて
第２層目の配線層と後述の第３層目の配線層との間の層
間絶縁層の作用をなす。また、ポリイミド系樹脂の絶縁
層を用いるのは、その良好な平坦性、低い形成温度、低
容量の点から、後述の金めっき除去に適するからであ
る。次に、全面にフォトレジスト層１０を形成し、開口
１０ａを形成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】 次に、図１８を参照すると、バリアメタ
ルとしてのＴｉ、ＴiＷ等の高融点金属層１２を形成
し、続いて、金層（もしくは白金層）１３を形成する。
なお、高融点金属層１２は金属１３の密着性をよくする
ためのものである。つまり、金層１３は絶縁層８との密
着性が悪いために、金層１３と絶縁層８との間に金層１
３との密着性が良い高融点金属層１２を介在せしめたも
のである。また、高融点金属層１２は耐熱性の確保のた
めでもある。つまり、高融点金属層１２が存在しない
と、金層１３とアルミニウム層７とが直接接触すること
になり、たとえば１８０℃程度でこれらの間で合金化反
応が発生して耐熱性が確保できない。ここで、高融点金
属層１２として０．１μｍ厚さのＴiＷを用いると、３
５０℃で数時間の耐熱性を確保できる。
ルとしてのＴｉ、ＴiＷ等の高融点金属層１２を形成
し、続いて、金層（もしくは白金層）１３を形成する。
なお、高融点金属層１２は金属１３の密着性をよくする
ためのものである。つまり、金層１３は絶縁層８との密
着性が悪いために、金層１３と絶縁層８との間に金層１
３との密着性が良い高融点金属層１２を介在せしめたも
のである。また、高融点金属層１２は耐熱性の確保のた
めでもある。つまり、高融点金属層１２が存在しない
と、金層１３とアルミニウム層７とが直接接触すること
になり、たとえば１８０℃程度でこれらの間で合金化反
応が発生して耐熱性が確保できない。ここで、高融点金
属層１２として０．１μｍ厚さのＴiＷを用いると、３
５０℃で数時間の耐熱性を確保できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】 次に、図３を参照すると、全面に絶縁層
（たとえば酸化シリコン層）８及びポリイミド層（ある
いはポリイミドを含む層）９を形成する。さらにその上
に、Ｔi 、ＴiＷ等の高融点金属層１２を形成する。こ
の場合、高融点金属層１２は後述の金層１３との密着性
を確保するためのものである。
（たとえば酸化シリコン層）８及びポリイミド層（ある
いはポリイミドを含む層）９を形成する。さらにその上
に、Ｔi 、ＴiＷ等の高融点金属層１２を形成する。こ
の場合、高融点金属層１２は後述の金層１３との密着性
を確保するためのものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】 次に、フォトレジスト層１０を除去する
と、図６に示すごとく、高融点金属層１２、ポリイミド
層９及び絶縁層８には、略垂直形状のスルーホールＴ
Ｈ' が形成されることになる。
と、図６に示すごとく、高融点金属層１２、ポリイミド
層９及び絶縁層８には、略垂直形状のスルーホールＴ
Ｈ' が形成されることになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】 次に、図８を参照すると、図１９と同様
に、フォトレジスト層１４を形成してパターニングし、
このフォトレジスト層１４をマスクとして金めっき層１
５を形成する。
に、フォトレジスト層１４を形成してパターニングし、
このフォトレジスト層１４をマスクとして金めっき層１
５を形成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】 図１０はボンデングパッド部を示す断面
図であって、図１〜図９に示した半導体装置の製造方法
を用いて同時にボンデングパッド部を形成できる。ま
た、ギャングボンデングのためのバンプ部も図１０の金
めっき層１５を厚くすることによって形成できる。
図であって、図１〜図９に示した半導体装置の製造方法
を用いて同時にボンデングパッド部を形成できる。ま
た、ギャングボンデングのためのバンプ部も図１０の金
めっき層１５を厚くすることによって形成できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ 半導体基板 ２ 絶縁層 ２ａ コンタクトホール ３ 高融点金属層 ４ アルミニウム層 ５ 絶縁層 ５ａ スルーホール ６ 高融点金属層 ７ アルミニウム層 ８ 絶縁層 ９ ポリイミド層 １０ フォトレジスト層 １０ａ 開口 １１ フォトレジスト層 １２ 高融点金属層 １３ 金層 １４ フォトレジスト層 １５ 金めっき層 ＴＨ，ＴＨ’ スルーホール
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正内容】
【図１７】
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正内容】
【図１９】
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正内容】
【図２０】
【手続補正２５】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】変更
【補正内容】
【図２１】
Claims (12)
- 【請求項１】 導電層（６、７）及び該導電層上に形成
された第１の高融点金属層（１０１）の積層よりなる下
層配線層を形成する工程と、 前記下層配線層上に絶縁層（８，９）を形成する工程
と、 前記絶縁層上に第２の高融点金属層（１２）を形成する
工程と、 前記第２の高融点金属層上に第１のフォトレジストパタ
ーン（１０）を形成する工程と、 前記第１のフォトレジストパターンをマスクにして前記
第２の高融点金属層及前記絶縁層をエッチングしてスル
ーホール（ＴＨ')を形成する工程と、 前記第１のフォトレジストパターンを除去後、金あるい
は白金を含む上層配線層を形成する工程とを具備する半
導体装置の製造方法。 - 【請求項２】 前記導電層はアルミニウムもしくはアル
ミニウム合金よりなる請求項１に記載の半導体装置の製
造方法。 - 【請求項３】 前記導電層は高融点金属よりなる下層
（６）及びアルミニウムもしくはアルミニウム合金より
なる上層（７）を含む請求項１に記載の半導体装置の製
造方法。 - 【請求項４】 前記絶縁層を形成する工程は、 ポリイミド層もしくはポリイミドを含む層（８）を形成
する工程と、 該ポリイミド層もしくはポリイミドを含む層の上に酸化
シリコン層（９）を形成する工程とを具備する請求項１
に記載の半導体装置の製造方法。 - 【請求項５】 前記上層配線層を形成する工程は、 前記金または白金よりなる層（１３）を形成する工程
と、 前記金または白金の層上に第２のフォトレジストパター
ン（１４）を形成する工程と、 前記第２のフォトレジストパターンをマスクとして金め
っき層（１５）を形成する工程と、 前記第２のフォトレジストパターンを除去後、前記金め
っき層をマスクとして前記金または白金よりなる層及び
前記第２の高融点金属層を除去する工程とを具備する請
求項１に記載の半導体装置の製造方法。 - 【請求項６】 前記下層配線層及び前記植上層配線層に
よりボンディングパットもしくはバンプをも形成する請
求項１に記載の半導体装置の製造方法。 - 【請求項７】 導電層（６，７）及び該導電層上に形成
された第１の高融点金属層（１０１）の積層よりなる下
層配線層と、 該下層配線層上に形成され、スルーホールが形成された
絶縁層（８，９）と、 該絶縁層上に形成され、前記スルーホールと自己整合し
たスルーホールが形成された第２の高融合点金属層（１
２）と、 前記スルーホール内の第１の高融点金属層及び前記第２
の高融点金属層上に形成された金または白金を含む上層
配線層（１３，１５）とを具備する半導体装置。 - 【請求項８】 前記導電層はアルミニウムもしくはアル
ミニウム合金よりなる請求項７に記載の半導体装置。 - 【請求項９】 前記導電層は高融点金属よりなる下層
（６）及びアルミニウムもしくはアルミニウム合金より
なる上層（７）を含む請求項７に記載の半導体装置。 - 【請求項１０】 前記絶縁層は、 ポリイミド層もしくはポリイミドを含む層（８）と、 該ポリイミド層もしくはポリイミドを含む層の上に形成
された酸化シリコン層（９）とを具備する請求項７記載
の半導体装置。 - 【請求項１１】 前記上層配線層は、 前記金または白金よりなる層（１３）と、 前記金または白金の層上に形成された金めっき層（１
５）とを具備する請求項７に記載の半導体装置。 - 【請求項１２】 前記下層配線層及び前記上層配線層に
よりボンディングパットもしくはバンプをも形成した請
求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7995394A JPH07263555A (ja) | 1994-03-24 | 1994-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7995394A JPH07263555A (ja) | 1994-03-24 | 1994-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263555A true JPH07263555A (ja) | 1995-10-13 |
Family
ID=13704682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7995394A Pending JPH07263555A (ja) | 1994-03-24 | 1994-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263555A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| JP2007258748A (ja) * | 2007-06-11 | 2007-10-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US7335989B2 (en) | 2003-09-05 | 2008-02-26 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
| JP2015046423A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社村田製作所 | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105554A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体装置の製造方法 |
| JPH02186634A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 集積回路装置の製造方法 |
| JPH04296041A (ja) * | 1991-03-26 | 1992-10-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
-
1994
- 1994-03-24 JP JP7995394A patent/JPH07263555A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105554A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体装置の製造方法 |
| JPH02186634A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 集積回路装置の製造方法 |
| JPH04296041A (ja) * | 1991-03-26 | 1992-10-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031279A (ja) * | 1998-05-30 | 2000-01-28 | Robert Bosch Gmbh | 導体路の接触接続装置および接触接続方法 |
| JP4717973B2 (ja) * | 1998-05-30 | 2011-07-06 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 導体路の接触接続装置および接触接続方法 |
| US7335989B2 (en) | 2003-09-05 | 2008-02-26 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
| CN100452384C (zh) * | 2003-09-05 | 2009-01-14 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| US7662713B2 (en) | 2003-09-05 | 2010-02-16 | Rohm Co., Ltd. | Semiconductor device production method that includes forming a gold interconnection layer |
| JP2007258748A (ja) * | 2007-06-11 | 2007-10-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2015046423A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社村田製作所 | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| US8507317B2 (en) | Solder bump structure for flip chip semiconductor devices and method of manufacturing therefore | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5734200A (en) | Polycide bonding pad structure | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20070087544A1 (en) | Method for forming improved bump structure | |
| JP2001351940A (ja) | Ｉｃチップにおいて銅相互接続配線 | |
| WO1996021944A1 (en) | Method and apparatus for capping metallization layer | |
| JP2001274162A (ja) | 半導体装置 | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
| TW200910557A (en) | Under bump metallization structure having a seed layer for electroless nickel deposition | |
| JP2000357699A (ja) | 半導体装置 | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| JPH07263555A (ja) | 半導体装置の製造方法 | |
| US7964967B2 (en) | High surface area aluminum bond pad for through-wafer connections to an electronic package | |
| JP2730492B2 (ja) | 半導体装置 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP2003037126A (ja) | 半導体装置及びその製造方法 | |
| EP0540519B1 (en) | Method for making a thermal compression bond | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP3798568B2 (ja) | 半導体素子 | |
| JPH11126776A (ja) | 半導体装置のボンディングパッド及びその製造方法 | |
| JPH11233542A (ja) | 半導体装置及びその製造方法 | |
| JPH01161735A (ja) | 半導体装置 |