JPH07249749A - Soi基板の作製方法 - Google Patents

Soi基板の作製方法

Info

Publication number
JPH07249749A
JPH07249749A JP4096494A JP4096494A JPH07249749A JP H07249749 A JPH07249749 A JP H07249749A JP 4096494 A JP4096494 A JP 4096494A JP 4096494 A JP4096494 A JP 4096494A JP H07249749 A JPH07249749 A JP H07249749A
Authority
JP
Japan
Prior art keywords
substrate
silicon
porous
layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4096494A
Other languages
English (en)
Other versions
JP3294934B2 (ja
Inventor
Kenji Yamagata
憲二 山方
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04096494A priority Critical patent/JP3294934B2/ja
Publication of JPH07249749A publication Critical patent/JPH07249749A/ja
Application granted granted Critical
Publication of JP3294934B2 publication Critical patent/JP3294934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 貼り合わせ方式のSOI基板の貼り合わせ界
面の品質を向上することにより、活性層の膜厚が均一
で、下地SiO2 が十分な厚みを持ち、界面準位が小さ
く、ボイドが少ないといった理想的なSOI基板の作製
方法を提供する。 【構成】 シリコン単結晶基板100の表層を陽極化成
により多孔質化101する工程(1−1)と、該多孔質
化した表面上にシリコン単結晶薄膜102をエピタキシ
ャル成長する工程と、該エピタキシャル層102の表面
を酸化103することにより得られる第1の基板と、表
面にSiO2 103’を有する第2の基板110とを密
着させて貼り合わせる工程(1−5)の前に、少なくと
も片方の基板の表面をプラズマ雰囲気107に晒し、前
記SiO2 表面103,103’を活性化する工程(1
−4)を有することを特徴とするSOI基板の作製方
法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、SOI基板の作製方法
に関するものであり、特に貼り合わせ方式により作製さ
れるSOI基板の作製方法に関するものである。
【0002】
【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、Silicon on Insulator(S
OI)技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基板では到達しえない数々の
優位点をこの基板が有することから、多くの研究が成さ
れてきた。
【0003】最近報告されたSOI形成法の中で、特に
質的に優れているものとして通称「貼り合わせSOI」
がある。これは、少なくとも一方が酸化等により絶縁膜
が形成されている2枚のウェハーの鏡面同士を密着さ
せ、熱処理を施して密着界面の結合を強力なものとした
後、どちらか一方側から基板を研磨、或いはエッチング
することによって絶縁膜上に任意の厚みを持ったシリコ
ン単結晶薄膜を残すという技術である。この技術におい
て最も重要なのはシリコン基板を薄膜化する工程であ
る。即ち通常数百μmもの厚さのシリコン基板を均一に
数μm、もしくは1μm以下の厚さまで研磨、或いはエ
ッチングしなければならず、その制御性や均一性の面で
技術的に極めて困難である。シリコンの薄膜化の方法に
は大別して2通りある。1つは研磨のみで行なう方法
(BPSOI:Bonding andPolishi
ng SOI)であり、もう1つは残す薄膜の直上(単
体の基板作製時では直下)にエッチングストップ層を設
け、基板エッチングとエッチングストップ層のエッチン
グの2段階で行なう方法(BESOI:Bond an
d Etchback SOI)である。BESOIは
シリコン活性層は予め形成してあるエッチングストップ
層の上にエピタキシャル成長する場合が多いので、膜厚
の均一性を確保するにはこのBESOIが現在のところ
有利とされている。しかしながらエッチングストップ層
は不純物を高濃度に含んでいる場合が多いので、これに
よって結晶格子の歪みが発生し、結晶欠陥がエピタキシ
ャル層に伝搬するという問題がある。またエピタキシャ
ル層の酸化や貼り合わせ後のアニール時に不純物が拡散
して、エッチング特性を変化させてしまう可能性もあ
る。
【0004】もう一つ貼り合わせSOIで重要なこと
は、大気中の不純物や基板表面の凹凸のために、貼り合
わせ界面に界面準位が発生しやすいという点にある。界
面準位はデバイスの電流リーク等の特性劣化をもたらす
原因となり易い。そこでこれを避けるためには、活性層
を酸化してから貼り合わせるという方法が考えられる。
これにより活性層の下地界面は貼り合わせ界面でなく、
熱酸化界面となり、界面準位は低く抑えられる。ただし
SOIの特性を十分に満たす酸化膜厚を得るためには、
活性層をかなり酸化する必要があり、前述したようにB
ESOIの場合には酸化時の熱のためにエッチングスト
ップ層の不純物プロファイルを変化させてしまいかねな
い。従って活性層は薄く酸化して、他方の基板のシリコ
ン酸化層を厚くしてシリコン酸化膜同士を貼り合わせる
ことになる。しかしここでもまた新たな問題点が生ず
る。即ちシリコンとシリコン酸化膜の貼り合わせに比べ
て、シリコン酸化膜同士の貼り合わせ強度は低く、その
ために「ボイド」と呼ばれる空隙を貼り合わせ界面に多
く発生させてしまうのである。
【0005】SiO2 とSiO2 を従来よりも強い結合
力で貼り合わせた例として、石英基板と表面が酸化され
たシリコン基板を貼り合わせる方法を、Goetzらが
報告している(G.G.Goetz,Electroc
hemical Society,Bonding S
ymposium 1991,Extended ab
stract,pp.65)。これはSiO2 の表面を
酸素のRFプラズマ中に晒し、プラズマとシリコン基板
の間にDCバイアスを印加することで酸素イオンプラズ
マをSiO2 表面に衝突させ、そのエネルギーでSiO
2 を活性化させるという方法である。そして活性化した
SiO2 同士を貼り合わせると、活性化しないで貼り合
わせたものに比べて数倍の結合力が発生し、言い替えれ
ば、同じ結合力を得るのにかなり低温の熱処理で済むと
いうことで、これはBESOIのように高温の熱処理を
嫌うものや、ガラスとシリコンの貼り合わせのように熱
膨張係数の異なる組み合わせの場合に適している。
【0006】一方ボイドは貼り合わせ強度だけでなく、
貼り合わせ面の凹凸に非常に敏感である。この点では前
述したBESOIは不利な場合が多い。何故ならばエッ
チングストップ層を形成する方法としては、例えばCV
Dでヘテロエピタキシャル成長を行なったり、高濃度の
不純物をドーピングしたエピタキシャル成長を行なうの
が通常だが、CVDの場合、特にヘテロエピタキシャル
成長の場合には、研磨によって得られる平坦面よりも平
坦性が劣ることが多いからである。イオン注入などによ
りエッチングストップ層を形成することもあるが、この
場合も平坦性は悪化してしまう。
【0007】貼り合わせ面の平坦性が良く、且つBES
OIのように活性層の膜厚が均一で、従来のBESOI
よりもエッチバックの選択性が数桁も良いという例で
は、シリコン基板の表面を陽極化成により多孔質化し、
この上にシリコン活性層をエピタキシャル成長する技術
がある(特開平5−21338号公報参照)。この場
合、多孔質層がBESOIで言うエッチングストップ層
にあたる。但し多孔質シリコンは単結晶シリコンに比べ
て、フッ酸系のエッチング液に対して非常にエッチング
レートが高いので、エッチングストップ層というよりも
高選択エッチング特性を重視している。この技術では多
孔質シリコン層はCVDでなく、平坦な単結晶シリコン
基板表面を陽極化成するので、エッチングストップ層を
CVD等で形成するBESOIに比べて、エピタキシャ
ル成長した活性層の平坦性は良くなる。しかしこの技術
においてさえエピタキシャル成長層表面は、バルクの研
磨表面より微妙に平坦性が悪い。このために活性層を酸
化して他方のシリコン酸化膜と貼り合わせる際に、若干
のボイドが発生することがある。
【0008】
【発明が解決しようとしている課題】以上説明したよう
に、シリコンとシリコン酸化膜の貼り合わせに比べて、
シリコン酸化膜同士の貼り合わせ強度は低く、そのため
に「ボイド」と呼ばれる空隙を貼り合わせ界面に多く発
生させてしまうという問題がある。
【0009】また、ボイドは貼り合わせ強度だけでな
く、貼り合わせ面の凹凸に非常に敏感であるが、エピタ
キシャル成長層表面は、バルクの研磨表面より微妙に平
坦性が悪い。このために活性層を酸化して他方のシリコ
ン酸化膜と貼り合わせる際に、若干のボイドが発生する
ことがあるという問題がある。
【0010】即ち、活性層の膜厚が均一で、下地SiO
2 が十分な厚みを持ち、界面準位が小さく、ボイドが少
ないといった理想的なSOI基板は未だ生産されるに至
っていないという解決すべき課題がある。
【0011】(発明の目的)本発明の目的は、活性層の
膜厚が均一で、下地SiO2 が十分な厚みを持ち、界面
準位が小さく、ボイドが少ないといった理想的なSOI
基板の作製方法を提供することにある。
【0012】
【課題を解決するための手段および作用】本発明のSO
I基板の作製方法は、表層が多孔質化されたシリコン基
板の多孔質シリコン面上に単結晶シリコン層をエピタキ
シャル成長し、次いで該成長面表層を酸化して第1の基
板を形成する。同じく表面にSiO2 を有する支持基板
(第2の基板)を用意し、これらの両者、もしくはいず
れか一方を酸素等のプラズマ中、或いはX線、電子線な
どに晒し、化学的にSiO2 表面を活性化する。そして
2枚の基板を室温でVan der Waals力のみ
で密着し、熱処理を施した後に(或いは熱処理を行わず
に)まずエピタキシャル成長側のシリコン基板部分を研
削またはエッチングし、続いて多孔質部分を選択的にエ
ッチングして、単結晶シリコン薄膜をSiO2 上に形成
するものである。
【0013】本発明を実施するにあたって、多孔質シリ
コンが有する重要な物理的効果が二点ある。
【0014】一つには多孔質シリコンのエッチング特性
である。通常シリコンはフッ酸では殆どエッチングされ
ないが、多孔質化することによってフッ酸でのエッチン
グが可能となる。しかもフッ酸、過酸化水素水の混合エ
ッチング液を用いると、非多孔質と多孔質では約10の
5乗倍ものエッチング速度比が得られる。従って1μm
前後の薄いシリコン層でも均一に制御性よく残す選択エ
ッチングが可能になる。
【0015】もう一つの効果はエピタキシャル成長特性
である。多孔質シリコンは結晶構造としては単結晶構造
を保っており、表面から内部にわたって数十〜数百オン
グストローム径の孔が高密度に存在するものである。こ
の表面に成長するエピタキシャル層は、非多孔質の単結
晶基板上のエピタキシャル層とほぼ同等の結晶性が得ら
れるという特性を有する。
【0016】尚、多孔質上のエピタキシャル成長の特徴
として、非常に低密度ではあるが成長界面から積層欠陥
が発生する場合がある。これによってエピタキシャル成
長時に発生した積層欠陥は、貼り合わせにより他方の基
板に転写されるので、できるSOI基板のシリコン膜中
に観察される積層欠陥は通常と逆向きに見える。
【0017】以上の物理的特性より、活性層として信頼
性の高い単結晶シリコン基板上のエピタキシャル層と同
等の単結晶薄膜を用いることが可能になり、従来のSO
I基板に比べて優れた結晶性と優れた膜厚の均一性を有
するSOI基板が適用できる。
【0018】また本発明のプロセスでは2枚の基板のS
iO2 面同士を貼り合わせるので、活性層であるエピタ
キシャルシリコン膜とSiO2 (前記エピタキシャル層
の熱酸化膜)界面の界面準位は十分低く、且つSiO2
層の厚みは任意に制御できるので、SOIの特性を十分
に生かした基板を作製できる。
【0019】そして貼り合わせ界面のSiO2 は、プラ
ズマ処理、又はX線照射、又は電子線照射によって表面
が活性化しているので、貼り合わせ強度は十分高めら
れ、ボイドの発生が抑制される。
【0020】また、前記多孔質シリコン部の選択エッチ
ングは、フッ酸、過酸化水素水の混合エッチング液によ
り行なうことが好ましく、これにより、制御性良くエッ
チングすることができる。
【0021】また、前記プラズマは、水素、酸素、窒
素、ハロゲンガス、希ガスの単元素系のガス、或いはシ
ラン系を除く化合物ガス、或いはこれらの混合ガスを用
いることが好ましく、これにより、SiO2 表面をより
効果的に活性化することができる。
【0022】(実施態様例)本発明の実施態様例を図1
及び図6を用いて説明する。
【0023】(図1−1)単結晶シリコン基板100を
陽極化成して多孔質シリコン101を形成する。このと
き多孔質化する厚みは、基板の片側表面層数μm〜数十
μmでよい。また基板全体を陽極化成してもかまわな
い。
【0024】多孔質シリコンの形成方法については、図
6を用いて説明する。まず基板としてP型の単結晶シリ
コン基板600を用意する。N型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板600を図6−1に示すよ
うな装置にセッティングする。即ち基板の片側がフッ酸
系の溶液604に接していて、溶液側に負の電極606
が設けられており、逆側は正の金属電極605に接して
いる。
【0025】また、図6−2に示すように、正電極側6
05’も溶液604’を介して電位をとってもかまわな
い。いずれにせよフッ酸系溶液に接している負の電極側
から多孔質化が起こる。
【0026】フッ酸系溶液604としては、一般的には
濃フッ酸(49%HF)を用いる。純水(H2 O)で希
釈していくと、流す電流値にもよるが、ある濃度からエ
ッチングが起こってしまうので好ましくない。また陽極
化成中に基板600の表面から気泡が発生してしまい、
この気泡を効率よく取り除く目的から、界面活性剤とし
てアルコールを加える場合がある。アルコールとしてメ
タノール、エタノール、プロパノール、イソプロパノー
ル等が用いられる。また界面活性剤の代わりに撹はん器
を用いて、溶液を撹はんしながら陽極化成を行ってもよ
い。負電極606に関しては、フッ酸溶液に対して侵食
されないような材料、例えば金(Au)、白金(Pt)
等が用いられる。正側の電極605の材質は一般に用い
られる金属材料でかまわないが、陽極化成が基板600
すべてになされた時点で、フッ酸系溶液604が正電極
605に達するので、正電極605の表面にも耐フッ酸
溶液性の金属膜をコーティングしておくとよい。陽極化
成を行う電流値は最大数百mA/cm2 であり、最小値
は零でなければよい。この値は多孔質化したシリコンの
表面に良質のエピタキシャル成長ができる範囲内で決定
される。通常電流値が大きいと陽極化成の速度が増すと
同時に、多孔質シリコン層の密度が小さくなる。即ち孔
の占める体積が大きくなる。これによってエピタキシャ
ル成長の条件が変わってくるのである。
【0027】(図1−2)以上のようにして形成した多
孔質層101上に、非多孔質の単結晶シリコン層102
をエピタキシャル成長する。エピタキシャル成長は一般
的な熱CVD、減圧CVD、プラズマCVD、分子線エ
ピタキシー、スパッタ法等で行なわれる。成長する膜厚
はSOI層の設計値と同じくすれば良いが、好ましくは
2μm以下の膜厚が良い。これは2μm以上の膜厚の単
結晶シリコン膜がSiO2 を主成分とする絶縁性基板と
密着している場合、これをデバイスプロセスで熱処理す
ると両材料の熱膨張係数の違いから貼り合わせ界面に大
きな応力が発生し、シリコン膜の破壊、基板の反り、ま
たは界面での剥離等が起こってしまうからである。膜厚
が2μm以下であれば応力は比較的小さくてすむので、
膜の破壊、剥離、反り等は起こりにくい。より好ましく
は、0.5μm以下である。これは0.5μm以上の膜
厚であると、後のアニールの際に剥離、破壊等が起こら
なくても、微小な領域において結晶にスリップラインが
生じやすくなるからである。
【0028】(図1−3)エピタキシャル層102の表
面を酸化(103)する。これはエピタキシャル層を次
の工程で直接支持基板と貼り合わせた場合、貼り合わせ
界面には不純物が偏析しやすく、また界面の原子の非結
合手(ダングリングボンド)が多くなり、薄膜デバイス
の特性を不安定化させる要因になるからである。
【0029】尚酸化膜厚は、貼り合わせ界面に取り込ま
れる大気中からのコンタミネーションの影響を受けない
程度の厚みがあれば良い。
【0030】(図1−4)上記表面が酸化されたエピタ
キシャル面を有する基板100と、支持基板となるSi
2 (103’)を表面に有する基板110を用意す
る。支持基板110はシリコン基板表面を酸化したも
の、石英ガラス、結晶化ガラス、任意基板上にSiO2
を堆積したものなどが挙げられる。
【0031】次いでこれらの両基板、もしくは一方をプ
ラズマ雰囲気中、或いはX線、電子線に晒して表面のS
iO2 を活性化する。
【0032】プラズマ雰囲気中に晒すときに用いるガス
は酸素が好ましいが、その他にも大気(酸素/窒素の混
合)、窒素、水素、またはアルゴン、ヘリウム等の不活
性ガスや、アンモニア等の分子ガスなどが可能である。
基板に照射するエネルギーはDCバイアスで数ボルト〜
400ボルト程度の範囲で制御するのが好ましく、それ
以上のバイアスをかけるとSiO2 がかなりの速度でエ
ッチングされ、表面荒れを起こすので好ましくない。ま
た照射エネルギーはDCバイアスで制御しなくても、プ
ラズマ自体が持つセルフバイアスを制御することでも十
分行なえる。セルフバイアスは例えばプラズマを作るR
Fパワーに大きく依存し、その他にもガス種やガスの圧
力などにも依存する。
【0033】X線は大気中或いは酸素雰囲気中で使用で
きる。電子線に関しては真空中で行わなければならない
という制限がある。
【0034】(図1−5)上記用意した両基板を洗浄し
た後に貼り合わせる。洗浄方法は純水でリンスするだけ
が好ましく、他には過酸化水素水を純水で希釈したも
の、塩酸もしくは硫酸を純水で十分に希釈したものも可
能である。
【0035】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。
【0036】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層101が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらを起こさない温度と時間を選択する
必要がある。具体的には600〜1100℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板110が石英ガラスである場合に
は、シリコンと石英の熱膨張係数の違いから、200℃
程度以下の温度でしか熱処理できない。この温度を越え
ると貼り合わせた基板が応力で剥がれたり、または割れ
たりしてしまう。ただし熱処理は次の工程で行なうバル
クシリコン100の研削やエッチングの際の応力に耐え
られれば良い。従って200℃以下の温度であっても活
性化の表面処理条件を最適化することで、プロセスは行
なえる。
【0037】(図1−6)次にエピタキシャル成長層1
02を残してシリコン基板部分100と多孔質部分10
1を選択的に除去する。まずシリコン基板部分100は
表面グラインダー等により研削するか、或いは水酸化カ
リウム、アンモニア水等のアルカリ溶液、或いはトリメ
チルアンモニウム等の有機アルカリ溶液で除去する。エ
ッチングの場合は100℃以下の温溶液中で行なうのが
効果的である。アルカリ系の溶液はSiO2 を殆どエッ
チングしないので、支持基板がガラスかもしくは酸化膜
で覆われたシリコン基板であれば、シリコン基板部分の
みを選択的にエッチングできる。また、フッ酸と硝酸、
もしくはこれに酢酸等を加えた酸混合液でエッチング除
去することも可能である。但しフッ酸硝酸系エッチャン
トは支持基板をも多少エッチングするので、長時間の使
用は避けた方がよい。シリコン基板部分100をエッチ
ングし、多孔質部分101が露出した時点でエッチング
を一旦終了し、後の多孔質部分101はフッ酸系溶液中
で選択エッチングを行なう。エピタキシャル成長部分1
02は多孔質でないので殆どフッ酸と反応せずに薄膜と
して残る。また当然のことながら支持基板110は、S
iO2 を主成分とする場合にはフッ酸系溶液に反応し易
いので、長時間フッ酸溶液に浸しておくのは好ましくな
い。しかし多孔質シリコン層が薄ければ、これをエッチ
ングする時間はそれほどかからないので気にすることは
ない。もし支持基板110が少しでもエッチングしたく
ない場合には、予め貼り合わせ面と反対面にCVD等で
シリコン窒化膜や他のフッ酸と反応しにくい物質を堆積
しておくと良い。またはエッチング液に基板を浸す前に
多孔質部分101もある程度アルカリ溶液、有機アルカ
リ溶液、またはフッ酸硝酸系溶液で薄くしておけば、エ
ピタキシャル層と多孔質層の選択エッチングに要する時
間が短くてすむので、支持基板もあまり反応させること
なしに済む。
【0038】エピタキシャル膜102と多孔質層101
の選択エッチングに用いるフッ酸系溶液というのは、フ
ッ酸に過酸化水素水(H22 )を混合したものが用い
られる。フッ酸と硝酸、もしくはこれに酢酸を加えた混
合溶液でも多孔質シリコンの選択エッチングは可能だ
が、この場合あまり選択比がとれないことと、残される
べき単結晶シリコン薄膜も多少エッチングされるという
ことで、精密に時間等の制御をする必要がある。
【0039】以上の工程を行なうことによって絶縁性基
板上に単結晶シリコン薄膜を得ることができる。
【0040】
【実施例】
(実施例1)図1及び図6を用いて本発明の第1実施例
の詳細を説明する。
【0041】(図1−1) 625ミクロンの厚みを持
った5インチP型(100)単結晶シリコン基板(0.
1〜0.2Ωcm)を用意し、これを図6−1に示すよ
うな装置にセットして陽極化成を行ない、シリコン基板
100の表面を20μmだけ多孔質シリコン101にし
た。この時の溶液604は49%HF溶液を用い、電流
密度は100mA/cm2 であった。そしてこの時の多
孔質化速度は8.4μm/min.であり、20μmの
厚みの多孔質層は約2.5分で得られた。
【0042】(図1−2) 前記多孔質シリコン101
上にCVD方により、単結晶シリコン層102を0.5
μmエピタキシャル成長した。堆積条件は以下のとおり
である。
【0043】使用ガス:SiH4 /H2 ガス流量:0.62/140(1/min.) 温度:750℃ 圧力:80Torr 成長速度:0.12μm/min. (図1−3) 上記方法にて作成した基板を水蒸気雰囲
気中900℃の条件で処理し、0.1μmの酸化膜10
3を得た。
【0044】(図1−4) 上記酸化膜を有する基板1
00と、予め用意しておいた0.5μm厚のシリコン酸
化膜を有する支持基板(シリコンウェハー)110をプ
ラズマ処理装置内にセットし、酸素プラズマにより各々
の表面を活性化処理した。処理条件は次のとおり。
【0045】RF周波数・・・13.58MHz RFパワー・・・400W 酸素流量・・・・30sccm 圧力・・・・・・15pa. 処理時間・・・・5分 尚、プラズマと基板の間では特にバイアスの制御は行な
わず、プラズマのセルフバイアスのみで表面処理をし
た。
【0046】(図1−5) 上記表面処理した両基板を
純水に5分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に800℃、6時間の熱処理を行な
った。
【0047】(図1−6) 熱処理後にシリコン基板1
00側を表面研削装置で610μm研削し、多孔質シリ
コン102を露出させた。
【0048】この基板を引き続き選択エッチング溶液中
に浸し、多孔質部分101のみを選択的に全てエッチン
グした。このとき選択エッチング溶液の組成と多孔質シ
リコンに対するエッチング速度は、 HF:H22 =1:5 1.6μm/min. であった。従って20μm弱の多孔質部分は、約13分
間で全てエッチングされた。ちなみにこのときの単結晶
シリコン層102のエッチング速度は0.0006μm
/hourであり、殆どエッチングされずに残った。
【0049】この結果0.6μmのシリコン酸化膜上に
約0.4μmの単結晶シリコン膜を備えたSOI基板が
出来上がり、SOI膜のボイドの密度は、従来の表面処
理をしないものに比べて約1/4に減少した。
【0050】(実施例2)図2を用いて本発明の第2実
施例の詳細を説明する。
【0051】(図2−1) 300μmの厚みを持った
抵抗率0.01Ω・cmの4インチP型(100)シリ
コン基板200を用意し、その表層を第1実施例と同様
にして20μmだけ多孔質シリコン201とした。
【0052】(図2−2) 得られた多孔質面上に第1
実施例と同様にしてエピタキシャル層202を0.15
μmの厚みに形成した。
【0053】(図2−3) 上記方法にて作成した基板
を1000℃の水蒸気中で0.1μm酸化した。
【0054】(図2−4) 上記基板と予め用意してお
いた4インチの合成石英基板210を、第1実施例と同
様に表面をプラズマ処理した。
【0055】(図2−5) 上記シリコン基板200と
石英基板210を純水中に5分間浸した後に、互いの処
理面を貼り合わせた。続いて180℃、24時間の熱処
理を行なった。
【0056】(図2−6) まず280μmあるシリコ
ン基板部分200をフッ酸/硝酸/酢酸の1:10:1
0混合溶液でエッチングした。そして表面に多孔質シリ
コン層201が露出したところで、多孔質層201をフ
ッ酸/過酸化水素水の1:5混合液で選択的にエッチン
グした。このときフッ酸/硝酸/酢酸の単結晶シリコン
に対するエッチングレートは約2μm/分であったので
約140分で、またフッ酸/過酸化水素水の多孔質シリ
コンに対するエッチングレートは約1.6μm/分であ
ったので約13分で多孔質層全てがエッチングできた。
石英基板210は数μmエッチングされただけにとどま
った。
【0057】この結果石英基板上に0.1μmのシリコ
ン単結晶薄膜を備えたSOI基板が出来上がり、SOI
のボイド密度は従来の表面処理をしない石英基板のタイ
プのものに比べ、約1/5に減少した。
【0058】(実施例3) (図3−1) 400μmの厚みを持った抵抗率0.0
1Ω・cmの5インチP型(100)シリコン基板30
0を用意し、その表面から20μmの厚みだけ多孔質層
301を形成した。
【0059】(図3−2) 得られた基板の多孔質表面
に第1実施例と同様にしてエピタキシャル層302を
0.5μmの厚みに形成した。
【0060】(図3−3) 上記基板のエピタキシャル
層302表面を1000℃の水蒸気中で0.2μm酸化
してSiO2 層303を得た。この結果エピタキシャル
層のシリコン単結晶部分が0.4μm、酸化膜部分が
0.2μmの膜厚に各々なった。
【0061】(図3−4) 上記方法にて作成した基板
300と予め用意しておいた合成石英基板310をプラ
ズマ処理した。処理条件は次のとおり。
【0062】RF周波数・・・13.56MHz RFパワー・・・450W ガス種・・・・・酸素/窒素混合 流量比・・・・・40sccm/160sccm 圧力・・・・・・20pa. 処理時間・・・・8分 (図3−5) 上記処理基板を10%の過酸化水素水で
洗浄し、更に純水でリンスした後に乾燥させ、互いの基
板を貼り合わせた。次いで貼り合わせた基板に70トン
の圧力をかけて10分間置いた。
【0063】(図3−6) 上記基板を熱処理すること
なしに、そのままシリコン基板側を溶液にてエッチング
した。まずシリコン基板を覆っている熱酸化膜303を
希フッ酸で除去した後、徳山曹達製のテトラ・メチル・
アンモニウム・ハイドライドの2.4%水溶液(商品
名:SD−1)に浸し、90℃で約5時間処理した。こ
れによりシリコン基板側のバルクシリコン部分300は
全てエッチングされ、多孔質層301が露出した。引き
続いて多孔質部分301をフッ酸/過酸化水素水溶液で
選択的にエッチングした。
【0064】(図3−7) 上記工程により得られた石
英基板310上の単結晶シリコン薄膜302を、設計さ
れた素子の面積、形状、配置に合わせて島状にパターニ
ングした。パターニング後に素子形成の第1工程とし
て、各々の島状領域を1000℃の酸素雰囲気中で0.
05μm酸化した。従ってこの酸化工程を熱処理と兼ね
ることとし、結果、透明基板上に厚さ約0.4μmの単
結晶シリコン薄膜を備えたSOI基板を得た。
【0065】(実施例4)図4を用いて本発明の第4実
施例の詳細を説明する。
【0066】(図4−1) 400μmの厚みを持った
抵抗率0.01Ω・cmの5インチP型(100)シリ
コン基板400を用意し、その表面から20μmの厚み
だけ多孔質層401を形成した。
【0067】(図4−2) 得られた基板の多孔質表面
に第1実施例と同様にしてエピタキシャル層402を
0.5μmの厚みに形成した。
【0068】(図4−3) 上記基板のエピタキシャル
層402表面を900℃の水蒸気中で0.05μm酸化
してSiO2 層403を得た。
【0069】(図4−4) 上記方法にて作成した基板
400と予め用意しておいた5インチ径、厚さ625μ
mの合成石英基板410をプラズマ処理した。処理条件
は次のとおり。
【0070】RF周波数・・・13.56MHz RFパワー・・・450W ガス種・・・・・酸素/窒素混合 流量比・・・・・40sccm/160sccm 圧力・・・・・・20pa. 処理時間・・・・3分 (図4−5) 上記処理基板を10%の過酸化水素水で
洗浄し、更に純水でリンスした後に乾燥させ、互いの基
板を貼り合わせた。次いで貼り合わせた基板に70トン
の圧力をかけて10分間置いた。更に同基板を180
℃、24時間の熱処理を行なった。
【0071】(図4−6) 上記基板のシリコン基板側
から、表面研削装置を用いてシリコン基板を100μm
残すところまで研削した。つまり625μm厚の石英基
板上に、多孔質層とエピタキシャル層を含めて100μ
m厚のシリコン基板が貼り合わせた状態になっている。
これを300℃、24時間の熱処理を行なった。
【0072】(図4−7) 残っていたバルクの部分4
00を引き続き表面研削装置で研削し、そして多孔質シ
リコン部分401をフッ酸/過酸化水素水混合液でエッ
チングした。この結果石英基板上に約0.4μm厚の単
結晶シリコン薄膜402を備えたSOI基板が出来上が
り、SOIのボイド密度は従来の表面処理をしない石英
基板のタイプのものと比べ、約1/10に減少した。
【0073】(実施例5)図5を用いて本発明の第5実
施例の詳細を説明する。
【0074】(図5−1) 300μmの厚みを持った
抵抗率0.01Ω・cmの4インチP型(100)シリ
コン基板500を用意し、その表層を第1実施例と同様
にして20μmだけ多孔質シリコン501とした。
【0075】(図5−2) 得られた多孔質面上に第1
実施例と同様にしてエピタキシャル層502を0.15
μmの厚みに形成した。
【0076】(図5−3) 上記方法にて作成した基板
を1000℃の水蒸気中で0.1μm酸化した。
【0077】(図5−4) 予め用意しておいた0.7
μm厚のシリコン酸化膜を有する4インチのシリコン基
板510を第1実施例と同様に表面をプラズマ処理し
た。このとき上記多孔質シリコン上にエピタキシャル成
長した基板については、プラズマ処理を行なわなかっ
た。
【0078】(図5−5) 上記2枚の基板を10%の
過酸化水素水で洗浄し、更に純水でリンスした後に乾燥
させ、互いに貼り合わせた。次いで貼り合わせた基板に
70トンの圧力と、同時に200℃の温度をかけて1時
間置いた。更に取り出した基板を1000℃で30分間
アニールした。
【0079】(図5−6) 上記基板を第1実施例と同
様に、研削と選択エッチングにより第1基板側のバルク
部分500及び多孔質シリコン部分501を除去した。
【0080】この結果0.8μmのシリコン酸化膜上に
0.1μmの単結晶シリコン膜を備えたSOI基板が出
来上がり、SOI膜のボイドの密度は、従来の表面処理
をしないものに比べて約1/10に減少した。
【0081】(実施例6) (図6−1) 400μmの厚みを持った抵抗率0.0
1Ω・cmの5インチP型(100)シリコン基板60
0を用意し、その表面から20μmの厚みだけ多孔質層
601を形成した。
【0082】(図6−2) 得られた基板の多孔質表面
に第1実施例と同様にしてエピタキシャル層602を
0.5μmの厚みに形成した。
【0083】(図6−3) 上記基板のエピタキシャル
層602表面を1000℃の水蒸気中で0.2μm酸化
してSiO2 層603を得た。この結果エピタキシャル
層のシリコン単結晶部分が0.4μm、酸化膜部分が
0.2μmの膜厚に各々なった。
【0084】(図6−4) 上記方法にて作成した基板
600と予め用意しておいた合成石英基板610に、大
気中で軟X線(波長2nm)を30秒間照射した。
【0085】(図6−5) 上記処理基板を10%の過
酸化水素水で洗浄し、更に純水でリンスした後に乾燥さ
せ、互いの基板を貼り合わせた。次いで貼り合わせた基
板に70トンの圧力をかけて10分間置いた。
【0086】(図6−6) 上記基板を熱処理すること
なしに、そのままシリコン基板側を溶液にてエッチング
した。まずシリコン基板を覆っている熱酸化膜603を
希フッ酸で除去した後、徳山曹達製のテトラ・メチル・
アンモニウム・ハイドライドの2.4%水溶液(商品
名:SD−1)に浸し、90℃で約5時間処理した。こ
れによりシリコン基板側のバルクシリコン部分600は
全てエッチングされ、多孔質層601が露出した。引き
続いて多孔質部分601をフッ酸/過酸化水素水溶液で
選択的にエッチングした。
【0087】(図6−7) 上記工程により得られた石
英基板610上の単結晶シリコン薄膜602を、設計さ
れた素子の面積、形状、配置に合わせて島状にパターニ
ングした。パターニング後に素子形成の第1工程とし
て、各々の島状領域を1000℃の酸素雰囲気中で0.
05μm酸化した。従ってこの酸化工程を熱処理と兼ね
ることとし、結果、透明基板上に厚さ約0.4μmの単
結晶シリコン薄膜を備えたSOI基板を得た。
【0088】(実施例3とほぼ同じ工程) (実施例7) (図7−1) 400μmの厚みを持った抵抗率0.0
1Ω・cmの5インチP型(100)シリコン基板70
0を用意し、その表面から20μmの厚みだけ多孔質層
701を形成した。
【0089】(図7−2) 得られた基板の多孔質表面
に第1実施例と同様にしてエピタキシャル層702を
0.5μmの厚みに形成した。
【0090】(図7−3) 上記基板のエピタキシャル
層702表面を900℃の水蒸気中で0.05μm酸化
してSiO2 層703を得た。
【0091】(図7−4) 上記方法にて作成した基板
700と予め用意しておいた5インチ径、厚さ625μ
mの合成石英基板710を各々真空装置内にセットし、
0.5KeVの加速エネルギーで電子線を照射した。
【0092】(図7−5) 上記処理基板を10%の過
酸化水素水で洗浄し、更に純水でリンスした後に乾燥さ
せ、互いの基板を貼り合わせた。次いで貼り合わせた基
板に70トンの圧力をかけて10分間置いた。更に同基
板を180℃、24時間の熱処理を行なった。
【0093】(図7−6) 上記基板のシリコン基板側
から、表面研削装置を用いてシリコン基板を100μm
残すところまで研削した。つまり625μm厚の石英基
板上に、多孔質層とエピタキシャル層を含めて100μ
m厚のシリコン基板が貼り合わせた状態になっている。
これを300℃、24時間の熱処理を行なった。
【0094】(図7−7) 残っていたバルクの部分7
00を引き続き表面研削装置で研削し、そして多孔質シ
リコン部分701をフッ酸/過酸化水素水混合液でエッ
チングした。この結果石英基板上に約0.4μm厚の単
結晶シリコン薄膜702を備えたSOI基板が出来上が
り、SOIのボイド密度は従来の表面処理をしない石英
基板のタイプのものと比べ、約1/10に減少した。
【0095】(実施例4とほぼ同じ工程)
【0096】
【発明の効果】以上詳述したように、本発明によれば、
シリコン基板の表層を多孔質化、次いで単結晶シリコン
のエピタキシャル成長、次いで該成長層表面の酸化を行
なった基板と、表面にSiO2 を有する基板を貼り合わ
せ、シリコン基板側のバルクシリコン部分と多孔質シリ
コン部分を除去することによって得られるSOI基板の
作製方法に於いて、貼り合わせるSiO2 表面をプラズ
マ処理、或いはX線、電子線処理により活性化すること
により、貼り合わせの強度を高め、界面に発生するボイ
ドを数分の1から十分の1に減少させることができるよ
うになった。
【0097】また貼り合わせ強度が高くなることによっ
て、貼り合わせ後のアニール温度を低く抑えられる効果
も得られるようになった。
【0098】また、本発明により、活性層の膜厚が均一
で、下地SiO2 が十分な厚みを持ち、界面準位が小さ
く、ボイドが少ないといった理想的なSOI基板を作製
することができるようになる効果も得られる。
【図面の簡単な説明】
【図1】本発明の実施態様例及び第1実施例の工程を説
明するための模式的工程図。
【図2】本発明の第2実施例を説明するための模式的工
程図。
【図3】本発明の第3実施例の説明するための模式的工
程図。
【図4】本発明の第4実施例の説明するための模式的工
程図。
【図5】本発明の第5実施例の説明するための模式的工
程図。
【図6】シリコン基板を多孔質化する装置の模式図。
【符号の説明】
100,200,300,400,500,600
単結晶シリコン基板 101,201,301,401,501 多孔質化
したシリコン基板 102,202,302,402,502 エピタキ
シャル成長層 103,203,303,403,503 エピ酸化
膜 103’,503’ 支持基板シリコン酸化膜 110,210,310,410,510 表面にS
iO2 層を有する支持基板 107,207,307,407,507 プラズマ 604,604’ エッチング液 605,605’ 正電極 606,606’ 負電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶基板上に、多孔質層、エ
    ピタキシャル層、シリコン酸化膜を順に形成した第1の
    基板を作製する工程と、 表面にシリコン酸化膜を有する第2の基板を用意し、前
    記第1の基板及び前記第2の基板の少なくとも片方の基
    板の前記シリコン酸化膜表面にX線を照射し、該シリコ
    ン酸化膜表面を活性化する工程と、 前記第1の基板と第2の基板を、前記活性化されたシリ
    コン酸化膜を介して貼り合わせる工程と、 前記貼り合わされた基板の前記シリコン単結晶基板と前
    記多孔質層を除去することにより、前記第2の基板上に
    前記シリコン酸化膜を介して前記エピタキシャル層を有
    する基板を形成する工程と、を有することを特徴とする
    SOI基板の作製方法。
  2. 【請求項2】 前記X線が、電子線であることを特徴と
    する請求項1に記載のSOI基板の作製方法。
  3. 【請求項3】 前記X線が、プラズマであることを特徴
    とする請求項1に記載のSOI基板の作製方法。
  4. 【請求項4】 前記多孔質層は、前記シリコン単結晶基
    板の表層を陽極化成により多孔質化して形成することを
    特徴とする請求項1〜3のいずれか1項に記載のSOI
    基板の作製方法。
  5. 【請求項5】 前記貼り合わされた基板の前記シリコン
    単結晶基板と前記多孔質層の除去は、前記密着したシリ
    コン基板側の多孔質化されていない前記シリコン単結晶
    基板部分を研削、或いはエッチングによって除去してか
    ら、引き続き前記多孔質シリコン部分を選択的にエッチ
    ングする工程により行なわれることを特徴とする請求項
    1〜4のいずれか1項に記載のSOI基板の作製方法。
  6. 【請求項6】 前記多孔質シリコン部分の選択的エッチ
    ングは、フッ酸、過酸化水素水の混合エッチング液によ
    り行なうことを特徴とする請求項5に記載のSOI基板
    の作製方法。
  7. 【請求項7】 前記プラズマは、水素、酸素、窒素、ハ
    ロゲンガス、希ガスの単元素系のガス、或いはシラン系
    を除く化合物ガス、或いはこれらの混合ガスを用いるこ
    とを特徴とする請求項3に記載のSOI基板の作製方
    法。
JP04096494A 1994-03-11 1994-03-11 半導体基板の作製方法及び半導体基板 Expired - Fee Related JP3294934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04096494A JP3294934B2 (ja) 1994-03-11 1994-03-11 半導体基板の作製方法及び半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04096494A JP3294934B2 (ja) 1994-03-11 1994-03-11 半導体基板の作製方法及び半導体基板

Publications (2)

Publication Number Publication Date
JPH07249749A true JPH07249749A (ja) 1995-09-26
JP3294934B2 JP3294934B2 (ja) 2002-06-24

Family

ID=12595172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04096494A Expired - Fee Related JP3294934B2 (ja) 1994-03-11 1994-03-11 半導体基板の作製方法及び半導体基板

Country Status (1)

Country Link
JP (1) JP3294934B2 (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
US6258244B1 (en) 1997-05-14 2001-07-10 Canon Kabushiki Kaisha Treating method and apparatus utilizing chemical reaction
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
JP2008514023A (ja) * 2004-09-21 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 接合されるべき面の処理を伴う転写方法
JP2008518470A (ja) * 2004-10-26 2008-05-29 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. プラズマボンディングのための方法及びプラズマボンディングによって形成される接着構造物
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
JP2008177563A (ja) * 1996-03-18 2008-07-31 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
JP2008177531A (ja) * 2006-12-18 2008-07-31 Soi Tec Silicon On Insulator Technologies ダブルプラズマutbox
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
JP2010539696A (ja) * 2007-09-12 2010-12-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 層転写により構造を製造する方法
JP2011155304A (ja) * 2011-05-02 2011-08-11 Sony Corp 薄膜半導体の製造方法
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
US8174094B2 (en) 2004-10-29 2012-05-08 Hewlett-Packard Development Company, L.P. Bonded structures formed by plasma enhanced bonding
US8795463B2 (en) 2010-03-09 2014-08-05 Tokyo Electron Limited Joint system, joint method, program and computer storage medium
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
US10366962B2 (en) 1999-10-01 2019-07-30 Invensas Bonding Technologies, Inc. Three dimensional device integration method and integrated device
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177563A (ja) * 1996-03-18 2008-07-31 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
US6258244B1 (en) 1997-05-14 2001-07-10 Canon Kabushiki Kaisha Treating method and apparatus utilizing chemical reaction
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US10366962B2 (en) 1999-10-01 2019-07-30 Invensas Bonding Technologies, Inc. Three dimensional device integration method and integrated device
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US7183172B2 (en) 2002-05-22 2007-02-27 Samsung Electronics Co., Ltd. Method of forming silicon-on-insulator (SOI) semiconductor substrate and SOI semiconductor substrate formed thereby
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
US7625808B2 (en) * 2003-09-01 2009-12-01 Sumco Corporation Method for manufacturing bonded wafer
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
JP2008514023A (ja) * 2004-09-21 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 接合されるべき面の処理を伴う転写方法
JP2008518470A (ja) * 2004-10-26 2008-05-29 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. プラズマボンディングのための方法及びプラズマボンディングによって形成される接着構造物
US8174094B2 (en) 2004-10-29 2012-05-08 Hewlett-Packard Development Company, L.P. Bonded structures formed by plasma enhanced bonding
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法
US11289372B2 (en) 2005-08-11 2022-03-29 Invensas Bonding Technologies, Inc. 3D IC method and device
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US8703580B2 (en) 2005-12-27 2014-04-22 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
US8236667B2 (en) 2005-12-27 2012-08-07 Shin-Etsu Chemical Co., Ltd. Silicon on insulator (SOI) wafer and process for producing same
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
JP2008177531A (ja) * 2006-12-18 2008-07-31 Soi Tec Silicon On Insulator Technologies ダブルプラズマutbox
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010539696A (ja) * 2007-09-12 2010-12-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 層転写により構造を製造する方法
US8420500B2 (en) 2007-09-12 2013-04-16 Soitec Method of producing a structure by layer transfer
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
US8795463B2 (en) 2010-03-09 2014-08-05 Tokyo Electron Limited Joint system, joint method, program and computer storage medium
JP2011155304A (ja) * 2011-05-02 2011-08-11 Sony Corp 薄膜半導体の製造方法
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11552041B2 (en) 2017-09-24 2023-01-10 Adeia Semiconductor Bonding Technologies Inc. Chemical mechanical polishing for hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11955445B2 (en) 2018-06-13 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11756880B2 (en) 2018-10-22 2023-09-12 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Also Published As

Publication number Publication date
JP3294934B2 (ja) 2002-06-24

Similar Documents

Publication Publication Date Title
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3250721B2 (ja) Soi基板の製造方法
JP3416163B2 (ja) 半導体基板及びその作製方法
JP3237888B2 (ja) 半導体基体及びその作製方法
JP3250722B2 (ja) Soi基板の製造方法および製造装置
JP3112106B2 (ja) 半導体基材の作製方法
JP3112126B2 (ja) 半導体物品の製造方法
US6468663B1 (en) Semiconductor substrate and process for producing the same
JP3352340B2 (ja) 半導体基体とその製造方法
EP0753886B1 (en) Process for producing semiconductor substrate
JPH05275329A (ja) 半導体素子基体とその作製方法
AU745315B2 (en) Method for manufacturing semiconductor article
JPH11233449A (ja) 半導体基板の製造方法
JPH05275358A (ja) 単結晶表面の凹凸制御方法
JPH05217821A (ja) 半導体基板の作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JPH05217823A (ja) 半導体基材の作製方法
JP3085184B2 (ja) Soi基板及びその製造方法
JP3262470B2 (ja) 半導体基板およびその作製方法
JP3297600B2 (ja) 半導体基板の作製方法
JPH0964319A (ja) Soi基板およびその製造方法
JP3391984B2 (ja) 半導体基板の製造方法およびsoi基板
JP3171463B2 (ja) 半導体基材の作製方法
JP3293688B2 (ja) 半導体基板の作製方法
JPH10189405A (ja) 直接接合シリコン基板の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees