JPH07249597A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07249597A JPH07249597A JP6039464A JP3946494A JPH07249597A JP H07249597 A JPH07249597 A JP H07249597A JP 6039464 A JP6039464 A JP 6039464A JP 3946494 A JP3946494 A JP 3946494A JP H07249597 A JPH07249597 A JP H07249597A
- Authority
- JP
- Japan
- Prior art keywords
- light
- path
- light path
- straight
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Lasers (AREA)
Abstract
(57)【要約】
【目的】 露光装置やレーザ光照射装置による半導体装
置の製造方法に関し、簡単且つ容易に半導体チップの背
面側のエッジ部にバリが発生するのを防止することが可
能となる半導体装置の製造方法の提供を目的とする。 【構成】 光源部１から出された光を、主光路７を直進
する光と、この主光路７と直交する第１反射光路８を直
進する光に分離する第１ハーフミラー２と、この第１反
射光路８を直進する光を第１露光光路９に反射する第２
ハーフミラー３と、この主光路７を直進する光を第２反
射光路10に反射する第３ハーフミラー４と、この第２反
射光路10を直進する光を第２露光光路11に反射する第４
ハーフミラー５と、この第１露光光路９を直進する光と
この第２露光光路11を直進する光とのずれを検出するデ
ィテクタ６とを具備するように構成する。
置の製造方法に関し、簡単且つ容易に半導体チップの背
面側のエッジ部にバリが発生するのを防止することが可
能となる半導体装置の製造方法の提供を目的とする。 【構成】 光源部１から出された光を、主光路７を直進
する光と、この主光路７と直交する第１反射光路８を直
進する光に分離する第１ハーフミラー２と、この第１反
射光路８を直進する光を第１露光光路９に反射する第２
ハーフミラー３と、この主光路７を直進する光を第２反
射光路10に反射する第３ハーフミラー４と、この第２反
射光路10を直進する光を第２露光光路11に反射する第４
ハーフミラー５と、この第１露光光路９を直進する光と
この第２露光光路11を直進する光とのずれを検出するデ
ィテクタ６とを具備するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に露光装置やレーザ光照射装置による半導体
装置の製造方法に関するものである。
に係り、特に露光装置やレーザ光照射装置による半導体
装置の製造方法に関するものである。
【０００２】近年の半導体装置の微細化・高密度化に伴
い実装技術も微細化・高密度化しているため、半導体基
板を半導体チップに分割してパッケージに実装する際に
生じる障害を防止する対策を行っている。
い実装技術も微細化・高密度化しているため、半導体基
板を半導体チップに分割してパッケージに実装する際に
生じる障害を防止する対策を行っている。
【０００３】以上のような状況から、半導体チップをパ
ッケージに実装する際に生じる障害を防止することが可
能な半導体装置の製造方法が要望されている。
ッケージに実装する際に生じる障害を防止することが可
能な半導体装置の製造方法が要望されている。
【０００４】
【従来の技術】従来の半導体装置の製造方法をTape Aut
omated Bonding（ＴＡＢ）製品の場合について図３によ
り詳細に説明する。
omated Bonding（ＴＡＢ）製品の場合について図３によ
り詳細に説明する。
【０００５】図３は従来の半導体装置の製造方法を示す
図である。従来のＴＡＢ製品を製造する場合には、ウェ
ーハをダイシング装置により半導体チップに分割し、こ
の半導体チップのバンプをＴＡＢシートに形成したリー
ドのインナーリードに圧着し、この半導体チップをこの
リードのアウターリードを用いてパッケージに搭載して
いるが、半導体チップを分割した場合に半導体チップの
背面のエッジに生じたバリ片が、半導体チップをパッケ
ージに搭載する際に半導体チップから外れてリードの間
に乗るとリード間の短絡障害が発生する。
図である。従来のＴＡＢ製品を製造する場合には、ウェ
ーハをダイシング装置により半導体チップに分割し、こ
の半導体チップのバンプをＴＡＢシートに形成したリー
ドのインナーリードに圧着し、この半導体チップをこの
リードのアウターリードを用いてパッケージに搭載して
いるが、半導体チップを分割した場合に半導体チップの
背面のエッジに生じたバリ片が、半導体チップをパッケ
ージに搭載する際に半導体チップから外れてリードの間
に乗るとリード間の短絡障害が発生する。
【０００６】また、半導体チップ搭載領域のパッケージ
上にバリ片が付着すると半導体チップとパッケージとの
間にリークを発生させたり、半導体チップの素子形成面
上の層間膜にマイクロクラックを発生させて半導体チッ
プの電源リークをまねいたりしている。
上にバリ片が付着すると半導体チップとパッケージとの
間にリークを発生させたり、半導体チップの素子形成面
上の層間膜にマイクロクラックを発生させて半導体チッ
プの電源リークをまねいたりしている。
【０００７】そこでこのバリ片を除去するためにシェイ
ブカット工程を導入している。シェイブカット工程と
は、図３(a) に示すように背面側に粘着テープ41を貼付
したウェーハ14を素子形成面15側からブレードＡ42を用
いて半導体チップに分離した後、図３(b) に示すように
素子形成面15に粘着テープ43を貼付し、背面側の粘着テ
ープ41を剥がし、このブレードＡ42よりも少し厚いブレ
ードＢ44を用いてこの分割部に合わせて半導体チップ14
a の背面側のエッジ部やバリ片を除去している。
ブカット工程を導入している。シェイブカット工程と
は、図３(a) に示すように背面側に粘着テープ41を貼付
したウェーハ14を素子形成面15側からブレードＡ42を用
いて半導体チップに分離した後、図３(b) に示すように
素子形成面15に粘着テープ43を貼付し、背面側の粘着テ
ープ41を剥がし、このブレードＡ42よりも少し厚いブレ
ードＢ44を用いてこの分割部に合わせて半導体チップ14
a の背面側のエッジ部やバリ片を除去している。
【０００８】
【発明が解決しようとする課題】以上説明した従来のTa
pe Automated Bonding（ＴＡＢ）製品においては、ダイ
シング時に半導体チップ14a の背面側のエッジ部に付着
していたバリ片がパッケージに半導体チップ14a を実装
する際に、図４(a) に示すようにバリ片14b がリード15
の間に付着して短絡障害が発生したり、図４(b) に示す
ようにパッケージ16と半導体チップ14a の間の空間にこ
のバリ片14b が入り込むと、リードを接合するリードボ
ンディング工程において、半導体チップ14a とパッケー
ジ16との間にリークが発生することがあるという問題点
があり、このバリ片14b を除去するにはシェイブカット
を行わねばならないので工程が増加するという問題点が
あった。
pe Automated Bonding（ＴＡＢ）製品においては、ダイ
シング時に半導体チップ14a の背面側のエッジ部に付着
していたバリ片がパッケージに半導体チップ14a を実装
する際に、図４(a) に示すようにバリ片14b がリード15
の間に付着して短絡障害が発生したり、図４(b) に示す
ようにパッケージ16と半導体チップ14a の間の空間にこ
のバリ片14b が入り込むと、リードを接合するリードボ
ンディング工程において、半導体チップ14a とパッケー
ジ16との間にリークが発生することがあるという問題点
があり、このバリ片14b を除去するにはシェイブカット
を行わねばならないので工程が増加するという問題点が
あった。
【０００９】半導体チップのＯＬＤボンディング後に
も、半導体チップの背面に放熱フィンを付ける工程で、
半導体チップが押さえられ素子形成面の膜にマイクロク
ラックを発生させるという問題点もあった。
も、半導体チップの背面に放熱フィンを付ける工程で、
半導体チップが押さえられ素子形成面の膜にマイクロク
ラックを発生させるという問題点もあった。
【００１０】本発明は以上のような状況から、簡単且つ
容易に半導体チップの背面側のエッジ部にバリが発生す
るのを防止することが可能となる半導体装置の製造方法
の提供を目的としたものである。
容易に半導体チップの背面側のエッジ部にバリが発生す
るのを防止することが可能となる半導体装置の製造方法
の提供を目的としたものである。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、光源部から出された光を、主光路を直進する
光と、この主光路と直交する第１反射光路を直進する光
に分離する第１ハーフミラーと、この第１反射光路を直
進する光を第１露光光路に反射する第２ハーフミラー
と、この主光路を直進する光を第２反射光路に反射する
第３ハーフミラーと、この第２反射光路を直進する光を
第２露光光路に反射する第４ハーフミラーと、この第１
露光光路を直進する光とこの第２露光光路を直進する光
とのずれを検出するディテクタとを具備するように構成
する。
造方法は、光源部から出された光を、主光路を直進する
光と、この主光路と直交する第１反射光路を直進する光
に分離する第１ハーフミラーと、この第１反射光路を直
進する光を第１露光光路に反射する第２ハーフミラー
と、この主光路を直進する光を第２反射光路に反射する
第３ハーフミラーと、この第２反射光路を直進する光を
第２露光光路に反射する第４ハーフミラーと、この第１
露光光路を直進する光とこの第２露光光路を直進する光
とのずれを検出するディテクタとを具備するように構成
する。
【００１２】
【作用】即ち本発明においては、半導体基板の素子形成
面を露光する第１露光光路と背面を露光する第２露光光
路とのずれをディテクタを用いて検出して一致させるか
ら、半導体基板の素子形成面に形成する分割溝に対応す
る半導体基板の背面の位置に分割溝パターン或いはドッ
トマークを形成し、この背面に形成した分割溝パターン
或いはドットマークに従って背面側からダイシングを行
うことが可能となるので、背面側のエッジ部にバリ片が
生じないのでシェイブカット工程を導入する必要がなく
なり、シェイブカットを行わない場合に生じる障害を防
止することが可能となる。
面を露光する第１露光光路と背面を露光する第２露光光
路とのずれをディテクタを用いて検出して一致させるか
ら、半導体基板の素子形成面に形成する分割溝に対応す
る半導体基板の背面の位置に分割溝パターン或いはドッ
トマークを形成し、この背面に形成した分割溝パターン
或いはドットマークに従って背面側からダイシングを行
うことが可能となるので、背面側のエッジ部にバリ片が
生じないのでシェイブカット工程を導入する必要がなく
なり、シェイブカットを行わない場合に生じる障害を防
止することが可能となる。
【００１３】
【実施例】以下図１により本発明の一実施例の露光に用
いる半導体装置の製造装置について、図２により本発明
の一実施例のレーザ光の照射に用いる半導体装置の製造
装置について詳細に説明する。
いる半導体装置の製造装置について、図２により本発明
の一実施例のレーザ光の照射に用いる半導体装置の製造
装置について詳細に説明する。
【００１４】図１は本発明による一実施例の露光に用い
る半導体装置の製造装置を示す図、図２は本発明による
一実施例のレーザ光の照射に用いる半導体装置の製造装
置を示す図である。
る半導体装置の製造装置を示す図、図２は本発明による
一実施例のレーザ光の照射に用いる半導体装置の製造装
置を示す図である。
【００１５】本発明による一実施例の露光に用いる半導
体装置の製造装置は図１に示すように、光源部１から出
された光は第１ハーフミラー２により、主光路７を直進
する光と、この主光路７と直交する第１反射光路８を直
進する光に分離され、この第１反射光路８を直進する光
は第２ハーフミラー３により反射されて第１露光光路９
を直進する。
体装置の製造装置は図１に示すように、光源部１から出
された光は第１ハーフミラー２により、主光路７を直進
する光と、この主光路７と直交する第１反射光路８を直
進する光に分離され、この第１反射光路８を直進する光
は第２ハーフミラー３により反射されて第１露光光路９
を直進する。
【００１６】この主光路７を直進する光は第３ハーフミ
ラー４により反射されて第２反射光路10を直進し、この
第２反射光路10を直進する光は第４ハーフミラー５によ
り反射されて第２露光光路11を直進する。
ラー４により反射されて第２反射光路10を直進し、この
第２反射光路10を直進する光は第４ハーフミラー５によ
り反射されて第２露光光路11を直進する。
【００１７】この第１露光光路９を直進する光とこの第
２露光光路11を直進する光とのずれをディテクタ６によ
り検出し、第２ハーフミラー３或いは第４ハーフミラー
５の位置を修正してこのずれを補正する。
２露光光路11を直進する光とのずれをディテクタ６によ
り検出し、第２ハーフミラー３或いは第４ハーフミラー
５の位置を修正してこのずれを補正する。
【００１８】このようにして第１露光光路９を直進する
光とこの第２露光光路11を直進する光とのずれをなくし
た後、図１(a) に示すように第２ハーフミラー３と第４
ハーフミラー５の間にレジスト膜を形成したウェーハ14
を載置し、光源部１と第１ハーフミラー２との間にウェ
ーハ14に形成すべき分割溝のパターンを形成したマスク
Ｂ13を挿入すると、この分割溝のパターンがウェーハ14
の素子形成面と背面の同じ位置に形成される。
光とこの第２露光光路11を直進する光とのずれをなくし
た後、図１(a) に示すように第２ハーフミラー３と第４
ハーフミラー５の間にレジスト膜を形成したウェーハ14
を載置し、光源部１と第１ハーフミラー２との間にウェ
ーハ14に形成すべき分割溝のパターンを形成したマスク
Ｂ13を挿入すると、この分割溝のパターンがウェーハ14
の素子形成面と背面の同じ位置に形成される。
【００１９】また、図１(b) に示すようにウェーハ14に
形成すべき分割溝のパターンを形成したマスクＡ12をウ
ェーハ14と第２ハーフミラー３との間に挿入し、ウェー
ハ14に形成すべき分割溝の交差部にドットパターンを形
成したマスクＢ13をウェーハ14と第４ハーフミラー５と
の間に挿入し、ディテクタ６を用いてマスクＡ12の分割
溝のパターンの交差部の中心と、分割溝のパターンの交
差部に形成したマスクＢ13のドットパターンとを位置合
わせすると、図４(a) の場合と同様に分割溝のパターン
と分割溝の交点のドットパターンとが同時にウェーハ14
の両面に形成される。
形成すべき分割溝のパターンを形成したマスクＡ12をウ
ェーハ14と第２ハーフミラー３との間に挿入し、ウェー
ハ14に形成すべき分割溝の交差部にドットパターンを形
成したマスクＢ13をウェーハ14と第４ハーフミラー５と
の間に挿入し、ディテクタ６を用いてマスクＡ12の分割
溝のパターンの交差部の中心と、分割溝のパターンの交
差部に形成したマスクＢ13のドットパターンとを位置合
わせすると、図４(a) の場合と同様に分割溝のパターン
と分割溝の交点のドットパターンとが同時にウェーハ14
の両面に形成される。
【００２０】本発明の一実施例のレーザ光の照射に用い
る半導体装置の製造装置は図２に示すように、レーザ光
源部21から出されたレーザ光は第１スキャンニングミラ
ー22により、主光路27を直進する光と、この主光路27と
直交する第１反射光路28を直進するレーザ光に分離さ
れ、この第１反射光路28を直進するレーザ光は第２スキ
ャンニングミラー23により反射されて第１露光光路29を
直進する。
る半導体装置の製造装置は図２に示すように、レーザ光
源部21から出されたレーザ光は第１スキャンニングミラ
ー22により、主光路27を直進する光と、この主光路27と
直交する第１反射光路28を直進するレーザ光に分離さ
れ、この第１反射光路28を直進するレーザ光は第２スキ
ャンニングミラー23により反射されて第１露光光路29を
直進する。
【００２１】この主光路27を直進するレーザ光は第３ス
キャンニングミラー24により反射されて第２反射光路30
を直進し、この第２反射光路30を直進するレーザ光は第
４スキャンニングミラー25により反射されて第２露光光
路31を直進する。
キャンニングミラー24により反射されて第２反射光路30
を直進し、この第２反射光路30を直進するレーザ光は第
４スキャンニングミラー25により反射されて第２露光光
路31を直進する。
【００２２】この第１露光光路29を直進するレーザ光と
この第２露光光路31を直進するレーザ光とのずれをディ
テクタ26により検出し、第２スキャンニングミラー23或
いは第４スキャンニングミラー25の位置を修正してこの
ずれを補正する。
この第２露光光路31を直進するレーザ光とのずれをディ
テクタ26により検出し、第２スキャンニングミラー23或
いは第４スキャンニングミラー25の位置を修正してこの
ずれを補正する。
【００２３】このようにして第１露光光路29を直進する
レーザ光とこの第２露光光路31を直進するレーザ光との
ずれをなくした後、第１露光光路29を直進するレーザ光
をウェーハ14の素子形成面の分割溝のパターン上を走査
させながら第２露光光路31を直進するレーザ光によりこ
の分割溝のパターンの交差点にレーザ光を照射する。
レーザ光とこの第２露光光路31を直進するレーザ光との
ずれをなくした後、第１露光光路29を直進するレーザ光
をウェーハ14の素子形成面の分割溝のパターン上を走査
させながら第２露光光路31を直進するレーザ光によりこ
の分割溝のパターンの交差点にレーザ光を照射する。
【００２４】このように、ウェーハ14の背面に形成した
分割溝のパターン或いは分割溝のパターンの交差点のド
ットパターン或いはレーザ光を照射したドットパターン
を基準にして、ウェーハ14の背面からブレードを用いて
ウェーハ14を分割すると、分割工程においてはウェーハ
14の素子形成面には保護膜として絶縁膜を形成している
ので、分割されたウェーハ14の背面の分割溝にバリ片が
付着する障害が発生しなくなる。
分割溝のパターン或いは分割溝のパターンの交差点のド
ットパターン或いはレーザ光を照射したドットパターン
を基準にして、ウェーハ14の背面からブレードを用いて
ウェーハ14を分割すると、分割工程においてはウェーハ
14の素子形成面には保護膜として絶縁膜を形成している
ので、分割されたウェーハ14の背面の分割溝にバリ片が
付着する障害が発生しなくなる。
【００２５】
【発明の効果】以上の説明から明らかなように本発明に
よれば露光或いはレーザ光の照射に用いる半導体装置の
製造装置の構成の改良により、ウェーハの背面の分割溝
のパターン或いは分割溝のパターンの交差点に形成した
ドットパターンを基準として半導体チップに分割するこ
とが可能となり、半導体チップのパッケージへの実装時
に発生する障害を防止することが可能となる利点があ
り、著しい経済的及び、信頼性向上の効果が期待できる
半導体装置の製造方法の提供が可能である。
よれば露光或いはレーザ光の照射に用いる半導体装置の
製造装置の構成の改良により、ウェーハの背面の分割溝
のパターン或いは分割溝のパターンの交差点に形成した
ドットパターンを基準として半導体チップに分割するこ
とが可能となり、半導体チップのパッケージへの実装時
に発生する障害を防止することが可能となる利点があ
り、著しい経済的及び、信頼性向上の効果が期待できる
半導体装置の製造方法の提供が可能である。
【図１】 本発明による一実施例の露光に用いる半導体
装置の製造装置を示す図
装置の製造装置を示す図
【図２】 本発明による一実施例のレーザ光の照射に用
いる半導体装置の製造装置を示す図
いる半導体装置の製造装置を示す図
【図３】 従来の半導体装置の製造方法を示す図
【図４】 従来の半導体装置の製造方法の問題点を示す
図
図
１ 光源部 ２ 第１ハーフミラー ３ 第２ハーフミラー ４ 第３ハーフミラー ５ 第４ハーフミラー ６ ディテクタ ７ 主光路 ８ 第１反射光路 ９ 第１露光光路 10 第２反射光路 11 第２露光光路 12 マスクＡ 13 マスクＢ 14 ウエーハ 14a 半導体チップ 14b バリ片 21 レーザ光源部 22 第１スキャンニングミラー 23 第２スキャンニングミラー 24 第３スキャンニングミラー 25 第４スキャンニングミラー 26 ディテクタ 27 主光路 28 第１反射光路 29 第１露光光路 30 第２反射光路 31 第２露光光路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 Ｈ０１Ｓ 3/101 Ｈ０１Ｌ 21/78 Ｚ
Claims (2)
- 【請求項１】 光源部(1) から出された光を、主光路
(7) を直進する光と、該主光路(7) と直交する第１反射
光路(8) を直進する光に分離する第１ハーフミラー(2)
と、 前記第１反射光路(8) を直進する光を第１露光光路(9)
に反射する第２ハーフミラー(3) と、 前記主光路(7) を直進する光を第２反射光路(10)に反射
する第３ハーフミラー(4) と、 前記第２反射光路(10)を直進する光を第２露光光路(11)
に反射する第４ハーフミラー(5) と、 前記第１露光光路(9) を直進する光と前記第２露光光路
(11)を直進する光とのずれを検出するディテクタ(6)
と、 を具備することを特徴とする露光装置による半導体装置
の製造方法。 - 【請求項２】 レーザ光源部(21)から出された光を、主
光路(27)を直進するレーザ光と、該主光路(27)と直交す
る第１反射光路(28)を直進するレーザ光に分離する第１
スキャンニングミラー(22)と、 前記第１反射光路(28)を直進するレーザ光を第１露光光
路(29)に反射する第２スキャンニングミラー(23)と、 前記主光路(27)を直進するレーザ光を第２反射光路(30)
に反射する第３スキャンニングミラー(24)と、 前記第２反射光路(30)を直進するレーザ光を第２露光光
路(31)に反射する第４スキャンニングミラー(25)と、 前記第１露光光路(29)を直進するレーザ光と前記第２露
光光路(31)を直進するレーザ光とのずれを検出するディ
テクタ(26)と、 を具備することを特徴とするレーザ光照射装置による半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6039464A JPH07249597A (ja) | 1994-03-10 | 1994-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6039464A JPH07249597A (ja) | 1994-03-10 | 1994-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249597A true JPH07249597A (ja) | 1995-09-26 |
Family
ID=12553780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6039464A Withdrawn JPH07249597A (ja) | 1994-03-10 | 1994-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249597A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129269A (ja) * | 1999-08-13 | 2007-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
-
1994
- 1994-03-10 JP JP6039464A patent/JPH07249597A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129269A (ja) * | 1999-08-13 | 2007-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7572350B2 (en) | Method of cutting laminate, apparatus for manufacturing laminate, method of manufacturing laminate, and laminate | |
| EP0446857B1 (en) | Alignment mark, in particular for semiconductor device | |
| KR100574722B1 (ko) | 다이싱 장치 및 반도체 장치의 제조 방법 | |
| JP2012114322A (ja) | 半導体ウエハの分割方法 | |
| JP4741822B2 (ja) | 半導体装置の製造方法 | |
| US20050202650A1 (en) | Method of dividing a wafer which has a low-k film formed on dicing lines | |
| JP2009184002A (ja) | レーザ加工方法 | |
| US20050101108A1 (en) | Semiconductor wafer dividing method | |
| TW525240B (en) | Ultraviolet laser ablative patterning of microstructures in semiconductors | |
| CN110625275B (zh) | 激光加工装置 | |
| US5034591A (en) | Tape automated bonding leads having a stiffener and a method of bonding with same | |
| KR100439388B1 (ko) | 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼 | |
| JP2006073690A (ja) | ウエーハの分割方法 | |
| JPS6336988A (ja) | 半導体ウエハの分割方法 | |
| JPH07249597A (ja) | 半導体装置の製造方法 | |
| JP2007048995A (ja) | 半導体装置の製造方法 | |
| CN111146083B (zh) | 晶片封装体的制造方法及晶片封装体 | |
| CN113644035A (zh) | 一种半导体晶圆及其激光加工方法、*** | |
| JP3157751B2 (ja) | 半導体基板のダイシング方法 | |
| JP2005101182A (ja) | 半導体チップの製造方法 | |
| JPH08107089A (ja) | ダイシングアライメント方法 | |
| US20240145309A1 (en) | Stacked wafer and dicing method of stacked wafer | |
| JPH0393251A (ja) | 半導体装置およびその製造方法 | |
| JPH0230117A (ja) | 半導体装置 | |
| JPH05259275A (ja) | 半導体製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |