JPH0720729Y2 - 定電圧電源の保護回路 - Google Patents
定電圧電源の保護回路Info
- Publication number
- JPH0720729Y2 JPH0720729Y2 JP11137285U JP11137285U JPH0720729Y2 JP H0720729 Y2 JPH0720729 Y2 JP H0720729Y2 JP 11137285 U JP11137285 U JP 11137285U JP 11137285 U JP11137285 U JP 11137285U JP H0720729 Y2 JPH0720729 Y2 JP H0720729Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、電源電圧の異常上昇から定電圧電源の出力ト
ランジスタを保護する為の定電圧電源の保護回路に関す
るもので、特に低損失型の定電圧電源に用いて好適な保
護回路を提供せんとするものである。
ランジスタを保護する為の定電圧電源の保護回路に関す
るもので、特に低損失型の定電圧電源に用いて好適な保
護回路を提供せんとするものである。
(ロ)従来の技術 定電圧電源の小型化、効率化を計る為、前記定電圧電源
をIC(集積回路)化することが一般に行なわれている
が、出力電流が大になると電源自体における電力損失が
大きな問題になる。その為、電源利用効率が高く、放熱
設計もし易い低損失型の定電圧電源が求められている
が、低損失型の定電圧電源においては、出力トランジス
タの破壊保護を行う為の保護回路を付加することが困難
であった。
をIC(集積回路)化することが一般に行なわれている
が、出力電流が大になると電源自体における電力損失が
大きな問題になる。その為、電源利用効率が高く、放熱
設計もし易い低損失型の定電圧電源が求められている
が、低損失型の定電圧電源においては、出力トランジス
タの破壊保護を行う為の保護回路を付加することが困難
であった。
第2図は、昭和57年9月10日付で誠文堂新光社より発行
された「ボルテージレギュレータハンドブック」1-8頁
に記載された一般的な定電圧電源回路を示すものであ
り、出力トランジスタ(1)のエミッタ電流を分圧抵抗
(2)及び(3)に流して該分圧抵抗(2)及び(3)
の接続中点に電圧を発生させ、該電圧と電源(4)から
の基準電圧とを比較回路(5)に印加することにより誤
差信号を発生させ、該誤差信号により出力トランジスタ
(1)のベース電流を制御して出力端子(6)に出力電
圧VOUTを得るものである。しかして、第2図の定電圧電
源においては、過電流から出力トランジスタ(1)を保
護する為の過電流保護回路が設けられており、該保護回
路は電流検出抵抗(7)と、該電流検出抵抗(7)の端
子電圧に応じて導通し、出力トランジスタ(1)のベー
ス電流を制限する保護トランジスタ(8)により構成さ
れている。また、第2図の定電圧電源は、電源電圧の異
常上昇時に出力トランジスタ(1)を保護する為、ツェ
ナーダイオード(9)と抵抗(10)との直列回路が電源
端子(11)と保護トランジスタ(8)のベースとの間に
挿入されており、電源電圧が異常に上昇しツェナーダイ
オード(9)が導通すると、保護トランジスタ(8)が
導通し、出力トランジスタ(1)のコレクタ電流を制限
する様に成されている。しかしながら、第2図の定電圧
電源は、出力トランジスタ(1)のエミッタと出力端子
(6)との間に挿入された過電流検出抵抗(7)におけ
る電圧降下や、出力トランジスタ(1)としてNPNトラ
ンジスタを使用していることに起因する電圧降下が存在
する為に、電圧損失が大となり定損失型とすることが出
来ない。そこで、第2図の問題点を解決する回路とし
て、第3図の定電圧電源が考えられる。第3図によれ
ば、出力トランジスタ(12)をPNPトランジスタで構成
し、比較回路(13)の出力信号に応じて動作する駆動ト
ランジスタ(14)のコレクタ電流を、前記出力トランジ
スタ(12)とダイオード接続型のトランジスタ(15)と
から成る電流ミラー回路に供給する様にすれば、低損失
型の定電圧電源を作成することが出来る。
された「ボルテージレギュレータハンドブック」1-8頁
に記載された一般的な定電圧電源回路を示すものであ
り、出力トランジスタ(1)のエミッタ電流を分圧抵抗
(2)及び(3)に流して該分圧抵抗(2)及び(3)
の接続中点に電圧を発生させ、該電圧と電源(4)から
の基準電圧とを比較回路(5)に印加することにより誤
差信号を発生させ、該誤差信号により出力トランジスタ
(1)のベース電流を制御して出力端子(6)に出力電
圧VOUTを得るものである。しかして、第2図の定電圧電
源においては、過電流から出力トランジスタ(1)を保
護する為の過電流保護回路が設けられており、該保護回
路は電流検出抵抗(7)と、該電流検出抵抗(7)の端
子電圧に応じて導通し、出力トランジスタ(1)のベー
ス電流を制限する保護トランジスタ(8)により構成さ
れている。また、第2図の定電圧電源は、電源電圧の異
常上昇時に出力トランジスタ(1)を保護する為、ツェ
ナーダイオード(9)と抵抗(10)との直列回路が電源
端子(11)と保護トランジスタ(8)のベースとの間に
挿入されており、電源電圧が異常に上昇しツェナーダイ
オード(9)が導通すると、保護トランジスタ(8)が
導通し、出力トランジスタ(1)のコレクタ電流を制限
する様に成されている。しかしながら、第2図の定電圧
電源は、出力トランジスタ(1)のエミッタと出力端子
(6)との間に挿入された過電流検出抵抗(7)におけ
る電圧降下や、出力トランジスタ(1)としてNPNトラ
ンジスタを使用していることに起因する電圧降下が存在
する為に、電圧損失が大となり定損失型とすることが出
来ない。そこで、第2図の問題点を解決する回路とし
て、第3図の定電圧電源が考えられる。第3図によれ
ば、出力トランジスタ(12)をPNPトランジスタで構成
し、比較回路(13)の出力信号に応じて動作する駆動ト
ランジスタ(14)のコレクタ電流を、前記出力トランジ
スタ(12)とダイオード接続型のトランジスタ(15)と
から成る電流ミラー回路に供給する様にすれば、低損失
型の定電圧電源を作成することが出来る。
(ハ)考案が解決しようとする問題点 しかしながら、第3図の場合、前記ダイオード接続型の
トランジスタ(15)と電流ミラー関係となるトランジス
タ(16)を配置し、該トランジスタ(16)に流れる電流
に応じて保護トランジスタ(17)を駆動すれば、過大電
流から出力トランジスタ(12)を保護することが出来る
が、それに第2図の電源電圧の異常上昇から出力トラン
ジスタ(12)を保護する保護回路を応用すると、電源端
子(18)と保護トランジスタ(17)のベースとの間にツ
ェナーダイオード等の定電圧素子を複数個直列接続しな
ければならず、素子数の増大やIC化時の面積の増大を招
くという問題があった。
トランジスタ(15)と電流ミラー関係となるトランジス
タ(16)を配置し、該トランジスタ(16)に流れる電流
に応じて保護トランジスタ(17)を駆動すれば、過大電
流から出力トランジスタ(12)を保護することが出来る
が、それに第2図の電源電圧の異常上昇から出力トラン
ジスタ(12)を保護する保護回路を応用すると、電源端
子(18)と保護トランジスタ(17)のベースとの間にツ
ェナーダイオード等の定電圧素子を複数個直列接続しな
ければならず、素子数の増大やIC化時の面積の増大を招
くという問題があった。
(ニ)問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、電源端子と
出力端子との間に直列接続された抵抗及び複数の定電圧
素子と、該定電圧素子の1つに電流ミラー関係に接続さ
れた第1トランジスタと、該第1トランジスタに流れる
電流に応答し、出力トランジスタに流れる電流を制御す
る第2トランジスタとを備える点を特徴とする。
出力端子との間に直列接続された抵抗及び複数の定電圧
素子と、該定電圧素子の1つに電流ミラー関係に接続さ
れた第1トランジスタと、該第1トランジスタに流れる
電流に応答し、出力トランジスタに流れる電流を制御す
る第2トランジスタとを備える点を特徴とする。
(ホ)作用 本考案に依れば、保護すべき出力トランジスタのコレク
タ・エミッタ間電圧が所定値以上になったとき定電圧素
子を導通させ、出力トランジスタの保護を行うことが出
来る。
タ・エミッタ間電圧が所定値以上になったとき定電圧素
子を導通させ、出力トランジスタの保護を行うことが出
来る。
(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(19)は
エミッタが電源端子(20)にコレクタが出力端子(21)
に接続された出力トランジスタ、(22)及び(23)は前
記出力トランジスタ(19)のコレクタとアースとの間に
直列接続された第1及び第2抵抗、(24)は該第1及び
第2抵抗(22)及び(23)の接続点に得られる電圧と、
基準電源(25)から得られる基準電圧とを比較し、両電
圧の差に応じた誤差信号を発生する比較回路、(26)は
該比較回路(24)の出力誤差信号に応じたコレクタ電流
を発生する駆動トランジスタ、(27)は前記出力トラン
ジスタ(19)とともに電流ミラー回路を構成し、前記駆
動トランジスタ(26)に流れる電流に応じた電流を前記
出力トランジスタ(19)に流す為のダイオード接続型の
トランジスタ、(28)は該トランジスタ(27)とともに
電流ミラー回路を構成し、前記駆動トランジスタ(26)
に流れる電流に応じたコレクタ電流を発生する過電流検
出トランジスタ、(29)は該過電流検出トランジスタ
(28)のコレクタ電流に応じた電圧を発生する検出抵
抗、(30)は該検出抵抗(29)の端子電圧に応じて導通
する短絡トランジスタ、(31)は電源端子(20)と出力端
子(21)との間に直列接続された抵抗(32)とツェナー
ダイオード(33)とダイオード接続型のトランジスタ
(34)とから成る直列回路、及び(35)は該直列回路(3
1)のダイオード接続型のトランジスタ(34)と電流ミラ
ー関係に接続された過電圧検出トランジスタである。
尚、ツェナーダイオード(33)及びダイオード接続型の
トランジスタ(34)は定電圧素子として機能し、前記検
出トランジスタ(35)のコレクタ電流は抵抗(36)を介
して検出抵抗(29)に流入し短絡トランジスタ(30)を
導通させる。
エミッタが電源端子(20)にコレクタが出力端子(21)
に接続された出力トランジスタ、(22)及び(23)は前
記出力トランジスタ(19)のコレクタとアースとの間に
直列接続された第1及び第2抵抗、(24)は該第1及び
第2抵抗(22)及び(23)の接続点に得られる電圧と、
基準電源(25)から得られる基準電圧とを比較し、両電
圧の差に応じた誤差信号を発生する比較回路、(26)は
該比較回路(24)の出力誤差信号に応じたコレクタ電流
を発生する駆動トランジスタ、(27)は前記出力トラン
ジスタ(19)とともに電流ミラー回路を構成し、前記駆
動トランジスタ(26)に流れる電流に応じた電流を前記
出力トランジスタ(19)に流す為のダイオード接続型の
トランジスタ、(28)は該トランジスタ(27)とともに
電流ミラー回路を構成し、前記駆動トランジスタ(26)
に流れる電流に応じたコレクタ電流を発生する過電流検
出トランジスタ、(29)は該過電流検出トランジスタ
(28)のコレクタ電流に応じた電圧を発生する検出抵
抗、(30)は該検出抵抗(29)の端子電圧に応じて導通
する短絡トランジスタ、(31)は電源端子(20)と出力端
子(21)との間に直列接続された抵抗(32)とツェナー
ダイオード(33)とダイオード接続型のトランジスタ
(34)とから成る直列回路、及び(35)は該直列回路(3
1)のダイオード接続型のトランジスタ(34)と電流ミラ
ー関係に接続された過電圧検出トランジスタである。
尚、ツェナーダイオード(33)及びダイオード接続型の
トランジスタ(34)は定電圧素子として機能し、前記検
出トランジスタ(35)のコレクタ電流は抵抗(36)を介
して検出抵抗(29)に流入し短絡トランジスタ(30)を
導通させる。
いま、ツェナーダイオード(33)のツェナー電圧をVZ、
ダイオード接続型のトランジスタ(34)の立上り電圧を
VBEとすれば、電源端子(20)の電圧VINと出力端子(2
1)の電圧VOUTとの差電圧VS(=VIN−VOUT)がVS<VZ+
VBEとなる正常時において、前記トランジスタ(34)が
導通せず、過電圧検出トランジスタ(35)も導通しな
い。その為、正常時には、直列回路(31)及び前記検出ト
ランジスタ(35)が定電圧を発生する為の回路動作と無
関係になる。また、出力トランジスタ(19)に過電流が
流れていなければ、過電流検出トランジスタ(28)のコ
レクタ電流も小であるから、検出抵抗(29)の端子電圧
が小であり短絡トランジスタ(30)がオフしているの
で、保護回路全体が回路動作に悪影響を及ぼさない。そ
の結果、第1及び第2抵抗(22)及び(23)の接続点の
電圧と基準電圧とが比較回路(24)により比較され、そ
の出力信号により駆動トランジスタ(26)のコレクタ電
流が制御されるので、出力トランジスタ(19)のコレク
タ電流が所定値となり、出力端子(21)に所定の電圧V
OUTが発生する。
ダイオード接続型のトランジスタ(34)の立上り電圧を
VBEとすれば、電源端子(20)の電圧VINと出力端子(2
1)の電圧VOUTとの差電圧VS(=VIN−VOUT)がVS<VZ+
VBEとなる正常時において、前記トランジスタ(34)が
導通せず、過電圧検出トランジスタ(35)も導通しな
い。その為、正常時には、直列回路(31)及び前記検出ト
ランジスタ(35)が定電圧を発生する為の回路動作と無
関係になる。また、出力トランジスタ(19)に過電流が
流れていなければ、過電流検出トランジスタ(28)のコ
レクタ電流も小であるから、検出抵抗(29)の端子電圧
が小であり短絡トランジスタ(30)がオフしているの
で、保護回路全体が回路動作に悪影響を及ぼさない。そ
の結果、第1及び第2抵抗(22)及び(23)の接続点の
電圧と基準電圧とが比較回路(24)により比較され、そ
の出力信号により駆動トランジスタ(26)のコレクタ電
流が制御されるので、出力トランジスタ(19)のコレク
タ電流が所定値となり、出力端子(21)に所定の電圧V
OUTが発生する。
次に、電源端子(20)の電圧VINがサージ電圧等により
上昇し、VIN>VZ+VBEになると、ツェナーダイオード
(33)及びダイオード接続型のトランジスタ(34)が導
通し、差電圧VSと抵抗(32)の抵抗値と前記電圧VZ+V
BEとによって決まる電流が前記トランジスタ(34)に流
れる。その為、ミラー比を6:1とすれば、過電圧検出ト
ランジスタ(35)には前記電流の1/6のコレクタ電流が
流れ、該コレクタ電流が検出抵抗(29)に流入するの
で、短絡トランジスタ(30)が導通し、駆動トランジス
タ(26)の電流を制限する。従って、出力トランジスタ
(19)のコレクタ電流が減少し、該出力トランジスタ
(19)の保護が達成される。また、負荷短絡等により出
力トランジスタ(19)に大電流が流れると、第1及び第
2抵抗(22)及び(23)の接続点の電圧が低下し、比較
回路(24)の出力信号が大となり駆動トランジスタ(2
6)のコレクタ電流が大になる。その為、ダイオード接
続されたトランジスタ(27)のコレクタ電流も大とな
り、該トランジスタ(27)と電流ミラー接続された電流
検出トランジスタ(28)のコレクタ電流も大となる。そ
して、前記電流検出トランジスタ(28)のコレクタ電流
が検出抵抗(29)に流れる為その端子電圧が上昇し、短
絡トランジスタ(30)が導通して、駆動トランジスタ
(26)のコレクタ電流の減少、ダイオード接続型のトラ
ンジスタ(27)のコレクタ電流の減少、出力トランジス
タ(19)のコレクタ電流の減少という保護動作が行なわ
れ、出力トランジスタ(19)の破壊保護が達成される。
それ故、第1図の回路を用いれば、電源電圧の異常上昇
に起因する出力トランジスタの破壊保護を達成出来ると
ともに、過大電流に起因する出力トランジスタの破壊保
護を達成出来る。
上昇し、VIN>VZ+VBEになると、ツェナーダイオード
(33)及びダイオード接続型のトランジスタ(34)が導
通し、差電圧VSと抵抗(32)の抵抗値と前記電圧VZ+V
BEとによって決まる電流が前記トランジスタ(34)に流
れる。その為、ミラー比を6:1とすれば、過電圧検出ト
ランジスタ(35)には前記電流の1/6のコレクタ電流が
流れ、該コレクタ電流が検出抵抗(29)に流入するの
で、短絡トランジスタ(30)が導通し、駆動トランジス
タ(26)の電流を制限する。従って、出力トランジスタ
(19)のコレクタ電流が減少し、該出力トランジスタ
(19)の保護が達成される。また、負荷短絡等により出
力トランジスタ(19)に大電流が流れると、第1及び第
2抵抗(22)及び(23)の接続点の電圧が低下し、比較
回路(24)の出力信号が大となり駆動トランジスタ(2
6)のコレクタ電流が大になる。その為、ダイオード接
続されたトランジスタ(27)のコレクタ電流も大とな
り、該トランジスタ(27)と電流ミラー接続された電流
検出トランジスタ(28)のコレクタ電流も大となる。そ
して、前記電流検出トランジスタ(28)のコレクタ電流
が検出抵抗(29)に流れる為その端子電圧が上昇し、短
絡トランジスタ(30)が導通して、駆動トランジスタ
(26)のコレクタ電流の減少、ダイオード接続型のトラ
ンジスタ(27)のコレクタ電流の減少、出力トランジス
タ(19)のコレクタ電流の減少という保護動作が行なわ
れ、出力トランジスタ(19)の破壊保護が達成される。
それ故、第1図の回路を用いれば、電源電圧の異常上昇
に起因する出力トランジスタの破壊保護を達成出来ると
ともに、過大電流に起因する出力トランジスタの破壊保
護を達成出来る。
第4図は、本考案の別の実施例を示す回路図で、比較回
路(24)の出力信号により制御される駆動トランジスタ
(37)のコレクタをPNP型の出力トランジスタ(19)の
ベースに接続することにより定電圧電源回路を構成して
いる。また、前記駆動トランジスタ(37)のエミッタに
検出抵抗(38)と短絡トランジスタ(39)のベースを、
前記駆動トランジスタ(37)のベースに前記短絡トラン
ジスタ(39)のコレクタをそれぞれ接続して過電流保護
回路を構成している。更に、電源端子(20)と出力端子
(21)との間に抵抗(40)とツェナーダイオード(4
1),(42)とダイオード接続型のトランジスタ(43)
との直列回路を挿入し、前記トランジスタ(43)と電流
ミラー関係に第1検出トランジスタ(44)を接続し、該
第1検出トランジスタ(44)6の動作に応じて第2検出
トランジスタ(45)を作動させ、該第2検出トランジス
タ(45)のエミッタを短絡トランジスタ(39)のベース
に接続することにより過電圧保護回路を構成している。
路(24)の出力信号により制御される駆動トランジスタ
(37)のコレクタをPNP型の出力トランジスタ(19)の
ベースに接続することにより定電圧電源回路を構成して
いる。また、前記駆動トランジスタ(37)のエミッタに
検出抵抗(38)と短絡トランジスタ(39)のベースを、
前記駆動トランジスタ(37)のベースに前記短絡トラン
ジスタ(39)のコレクタをそれぞれ接続して過電流保護
回路を構成している。更に、電源端子(20)と出力端子
(21)との間に抵抗(40)とツェナーダイオード(4
1),(42)とダイオード接続型のトランジスタ(43)
との直列回路を挿入し、前記トランジスタ(43)と電流
ミラー関係に第1検出トランジスタ(44)を接続し、該
第1検出トランジスタ(44)6の動作に応じて第2検出
トランジスタ(45)を作動させ、該第2検出トランジス
タ(45)のエミッタを短絡トランジスタ(39)のベース
に接続することにより過電圧保護回路を構成している。
第4図の場合、電源端子(20)に印加される入力電圧V
INが異常上昇して直列回路を構成するツェナーダイオー
ド(41),(42)及びダイオード接続型のトランジスタ
(43)が導通すると、前記トランジスタ(43)に流れる
電流と等しい電流が第1検出トランジスタ(44)に流
れ、それに応じて第2検出トランジスタ(45)が導通
し、短絡トランジスタ(39)も導通するので、駆動トラ
ンジスタ(37)及び出力トランジスタ(19)の電流制限
が行なわれ、前記出力トランジスタ(19)が入力電圧の
異常上昇による破壊から保護される。また、出力トラン
ジスタ(19)に過大電流が流れると、駆動トランジスタ
(37)のエミッタ電流も増大し、それに応じて短絡トラ
ンジスタ(39)が導通するので、出力トランジスタ(1
9)は過大電流による破壊からも保護される。
INが異常上昇して直列回路を構成するツェナーダイオー
ド(41),(42)及びダイオード接続型のトランジスタ
(43)が導通すると、前記トランジスタ(43)に流れる
電流と等しい電流が第1検出トランジスタ(44)に流
れ、それに応じて第2検出トランジスタ(45)が導通
し、短絡トランジスタ(39)も導通するので、駆動トラ
ンジスタ(37)及び出力トランジスタ(19)の電流制限
が行なわれ、前記出力トランジスタ(19)が入力電圧の
異常上昇による破壊から保護される。また、出力トラン
ジスタ(19)に過大電流が流れると、駆動トランジスタ
(37)のエミッタ電流も増大し、それに応じて短絡トラ
ンジスタ(39)が導通するので、出力トランジスタ(1
9)は過大電流による破壊からも保護される。
(ト)考案の効果 以上述べた如く、本考案に依れば、電源電圧の異常上昇
時に確実に作動し、出力トランジスタを破壊から保護し
得る定電圧電源の保護回路を提供することが出来る。特
に、本考案に係る保護回路は、電源端子と出力端子との
間に挿入された定電圧素子を含む直列回路により電源電
圧の異常上昇を検出し、前記直列回路に流れる電流を電
流ミラー回路により取り出す構成であるから、低損失型
の定電源電圧に対しても容易に適用することが出来る。
その為、過電流保護回路を構成する短絡トランジスタと
の接続に際し、定電圧素子の数を削減出来るとともに、
電源電圧や出力電圧を異にする電源に対してそのままの
形で適用出来るから、集積回路化が容易であり、集積回
路のシリーズ展開が容易になるという利点が得られる。
時に確実に作動し、出力トランジスタを破壊から保護し
得る定電圧電源の保護回路を提供することが出来る。特
に、本考案に係る保護回路は、電源端子と出力端子との
間に挿入された定電圧素子を含む直列回路により電源電
圧の異常上昇を検出し、前記直列回路に流れる電流を電
流ミラー回路により取り出す構成であるから、低損失型
の定電源電圧に対しても容易に適用することが出来る。
その為、過電流保護回路を構成する短絡トランジスタと
の接続に際し、定電圧素子の数を削減出来るとともに、
電源電圧や出力電圧を異にする電源に対してそのままの
形で適用出来るから、集積回路化が容易であり、集積回
路のシリーズ展開が容易になるという利点が得られる。
第1図は、本考案の一実施例を示す回路図、第2図は従
来の定電圧電源の保護回路を示す回路図、第3図は本考
案に係る保護回路が適用される低損失型の定電圧電源を
示す回路図、及び第4図は本考案の別の実施例を示す回
路図である。 主な図番の説明 (19)……出力トランジスタ、(20)……電源端子、
(21)……出力端子、(26)……駆動トランジスタ、
(30)……短絡トランジスタ、(31)……直列回路、(3
5)……過電圧検出トランジスタ。
来の定電圧電源の保護回路を示す回路図、第3図は本考
案に係る保護回路が適用される低損失型の定電圧電源を
示す回路図、及び第4図は本考案の別の実施例を示す回
路図である。 主な図番の説明 (19)……出力トランジスタ、(20)……電源端子、
(21)……出力端子、(26)……駆動トランジスタ、
(30)……短絡トランジスタ、(31)……直列回路、(3
5)……過電圧検出トランジスタ。
Claims (1)
- 【請求項1】電源端子(20)と出力端子(21)とに入力
電極及び出力電極が接続された出力トランジスタ(19)
と、該出力トランジスタ(19)に流れる電流に応じて発
生する電圧と基準電圧とを比較する比較回路(24)と、
制御電極が前記比較回路(24)の出力と接続されると共
に、入力電極が前記出力トランジスタ(19)の制御電極
と接続され、前記比較回路(24)の誤差出力電圧に応じ
て動作する駆動トランジスタ(26,37)と、を備え、前
記駆動トランジスタ(26,37)の出力電流に応じて前記
出力トランジスタ(19)を制御し一定の出力電圧を得る
様にした定電圧回路において、前記電源端子(20)と前
記出力端子(21)との間に接続された抵抗及び複数の定
電圧素子の直列回路(31,40、41、42、43)と、前記複
数の定電圧素子の一部を形成するトランジスタ(34,4
3)と電流ミラー接続された第1トランジスタ(35,44)
と、前記駆動トランジスタ(26,37)の出力電流に応じ
た検出電圧を発生すると共に前記第1トランジスタ(3
5,44)の出力電流に応じた検出電圧を発生する検出抵抗
(29,38)と、入力電極が前記比較回路(24)の出力と
接続され、前記検出電圧に応じて前記比較回路(24)か
ら前記駆動トランジスタ(26,37)に印加される電圧値
を制御する第2トランジスタ(30,39)と、を備え、前
記電源端子(20)と出力端子(21)との間の電圧が所定
値になったとき前記第1トランジスタ(35、44)に流れ
る電流に応じて前記出力トランジスタ(19)の破壊防止
を行うと共に、前記出力トランジスタ(19)に過電流が
流れたとき前記駆動トランジスタ(26,37)に流れる電
流に応じて前記出力トランジスタ(19)の破壊防止を行
う様にしたことを特徴とする定電圧電源の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11137285U JPH0720729Y2 (ja) | 1985-07-19 | 1985-07-19 | 定電圧電源の保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11137285U JPH0720729Y2 (ja) | 1985-07-19 | 1985-07-19 | 定電圧電源の保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6218717U JPS6218717U (ja) | 1987-02-04 |
JPH0720729Y2 true JPH0720729Y2 (ja) | 1995-05-15 |
Family
ID=30991232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11137285U Expired - Lifetime JPH0720729Y2 (ja) | 1985-07-19 | 1985-07-19 | 定電圧電源の保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0720729Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6847689B2 (ja) * | 2017-02-07 | 2021-03-24 | ローム株式会社 | リニアレギュレータ、それを用いたdc/dcコンバータの制御回路、車載電装機器 |
-
1985
- 1985-07-19 JP JP11137285U patent/JPH0720729Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6218717U (ja) | 1987-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4178619A (en) | Protective integrated circuit network, particularly for connection to an inductive load | |
US7675725B2 (en) | Constant voltage output circuit | |
EP0427085B1 (en) | Enable circuit with embedded thermal turn-off | |
JPH07182055A (ja) | 安定化電源回路 | |
JPS61110218A (ja) | 電圧安定化装置 | |
JPH0720729Y2 (ja) | 定電圧電源の保護回路 | |
JP2676762B2 (ja) | 電力用半導体装置 | |
JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
JP2001161068A (ja) | 供給電力制限機能付きdc−dcコンバータ | |
JPH06245366A (ja) | 過電圧保護回路 | |
JP2605803Y2 (ja) | 過負荷検知回路 | |
JPH0517693Y2 (ja) | ||
JP2578790B2 (ja) | 保護回路 | |
JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
JP3023484U (ja) | 電源回路の出力電圧制御回路における過電流保護回路 | |
JP3613037B2 (ja) | Dc−dcコンバータ | |
JPH057615Y2 (ja) | ||
JP2004038513A (ja) | 定電圧回路 | |
JPH0150925B2 (ja) | ||
JPH02281308A (ja) | ドロッパ型定電圧回路 | |
JPS62139018A (ja) | 電流制限回路 | |
JP2001258148A (ja) | 過電圧保護回路 | |
JPH0138685Y2 (ja) | ||
JPS61245222A (ja) | 定電圧電源回路 | |
JPS6145625Y2 (ja) |