JP3023484U - 電源回路の出力電圧制御回路における過電流保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な回路構成で電圧降下の少ない電源回路
の出力電圧制御回路における過電流保護回路を提供す
る。 【構成】 電源回路１０の出力端ＶOに抵抗（ＲE）を介
してエミッタ（Ｅ1）が接続され、ベース（Ｂ1）がＮＰ
Ｎドライブトランジスタ（Ｑ2）のコレクタ（Ｃ2）に接
続されるとともに該ベース（Ｂ1）と前記出力端との間
にシリコンダイオード（Ｄ1、Ｄ2）２個が直列接続さ
れ、コレクタ（Ｃ1）を出力端子とするＰＮＰトランジ
スタ（Ｑ1）と、エミッタ（Ｅ2）が接地され、ベース
（Ｂ2）に出力制御信号（Ｖｓ）が入力されるＮＰＮド
ライブトランジスタ（Ｑ2）と、から構成され、前記出
力制御信号（Ｖｓ）によって出力端子（ＯＵＴ）をオン
／オフ制御するとともに出力端子ＯＵＴが短絡して抵抗
ＲEの電圧が０．６Ｖ以上になった場合にはシリコンダ
イオード（Ｄ1、Ｄ2）を流れる電流経路によってＰＮＰ
トランジスタ（Ｑ1）のベース電流がカットされてコレ
クタ（Ｃ1）の出力電流が制限される回路構成。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は特にオーディオ機器の各種回路に用いられる電源回路の出力電圧制御 回路における過電流保護回路に関し、さらに詳細にはベースに流れる過電流を押 さえ、負荷ショートや出力端子ショートなどのトラブルに対し電源回路及び電圧 制御回路を保護する保護回路に関するものである。

【０００２】

【従来の技術】

図１の回路図に示されるように、従来の車載用カーステレオを始めとするオー ディオ機器における電源回路（狭義の電源回路の他に各種信号を生成する定電圧 回路を含む）１０の出力をオン／オフ（０／１）する出力電圧制御回路２０は、 電源回路１０の出力端ＶO に接続されたＰＮＰトランジスタＱ1と、該Ｑ1をドラ イブするドライバー回路としてＮＰＮドライブトランジスタＱ2が接続された構 成が一般に使用されてきた。

【０００３】 より詳細には、電源回路１０の出力端ＶOにエミッタ（Ｅ1）が接続され、ベー ス（Ｂ1）がＮＰＮドライブトランジスタＱ2のコレクタ（Ｃ2）側に接続され、 コレクタ（Ｃ1）を出力端子とするＰＮＰトランジスタＱ1と、エミッタ（Ｅ2） が接地され、ベース（Ｂ2）に出力制御信号Ｖｓが入力されるＰＮＰドライブト ランジスタＱ2と、から構成され、前記出力制御信号ＶｓによってＱ2をオン／オ フ制御して電源回路１０の出力電圧ＶOを出力端子ＯＵＴでオン／オフするよう になっていた。

【０００４】 ところで、上記電源回路１０の出力を制御する出力電圧制御回路２０において 、出力端子ＯＵＴが誤接続、負荷ショートなどによって短絡（例えば破線のよう に接地された状態）した場合には大電流が流れて電源回路１０やトランジスタＱ 1を破壊するおそれがあり、そのための保護としてＱ1のコレクタ出力に保護抵抗 Ｒ1を挿入していた。

【０００５】

【考案が解決しようとする課題】

しかしながら、上記従来の抵抗Ｒ1による過電流保護回路では、出力電流が大 きい場合に抵抗Ｒ１による電圧降下が生じる。

【０００６】 したがってこの電圧降下を小さくするために保護抵抗Ｒ1は小さな値に設定す る必要があった。

【０００７】 そのために出力端子ＯＵＴが短絡した時の保護抵抗Ｒ1の電力消費が大きくな ってしまい、ＰＮＰトランジスタＱ1の発熱の問題が生じ、そのための保護対策 やパワーのあるトランジスタを使用しなければならない等コストの点でも問題が 生じていた。

【０００８】 一方、車載用のオーディオ機器は機器間をつなぐ外部接続端子（電源端子、制 御信号端子）が多く、誤接続の危険が極めて大きいことも事実である。

【０００９】 本考案は上記事情に鑑みてなされたものであり、抵抗１個、ダイオード２個に よる簡単な保護回路で出力電流を制限できる電源回路の出力電圧制御回路におけ る過電流保護回路を提供するものである。

【００１０】

【課題を解決するための手段】

本考案は、電源回路の出力端に抵抗（ＲE）を介してエミッタ（Ｅ1）が接続さ れ、ベース（Ｂ1）がＮＰＮドライブトランジスタ（Ｑ2）のコレクタ（Ｃ2）に 接続されるとともに該ベース（Ｂ1）と前記出力端との間にシリコンダイオード （Ｄ1、Ｄ2）２個が直列接続され、コレクタ（Ｃ1）を出力端子とするＰＮＰト ランジスタ（Ｑ1）と、エミッタ（Ｅ2）が接地され、ベース（Ｂ2）に出力制御 信号（Ｖｓ）が入力されるＮＰＮドライブトランジスタ（Ｑ2）と、から構成さ れ、前記出力制御信号（Ｖｓ）によって出力端子（ＯＵＴ）をオン／オフ制御す るとともに該出力端子（ＯＵＴ）が短絡した場合にシリコンダイオード（Ｄ1、 Ｄ2）を流れる電流経路によってＰＮＰトランジスタ（Ｑ1）のベース電流がカッ トされて出力電流が制限されることを特徴とする電源回路の出力電圧制御回路に おける過電流保護回路を提供することにより、上記目的を達成するものである。

【００１１】

【作用】

本考案における出力電圧制御回路においては、電源回路１０の出力ＶOとＰＮ ＰトランジスタＱ1のエミッタＥ1間に挿入された抵抗Ｒ１の電圧が約０．６Ｖ以 上になると電流は直列のシリコンダイオードＤ1、Ｄ2の方へ流れ出す。

【００１２】 それによってＱ1のベース電流がオフとなってＱ1のコレクタ出力電流は制限さ れる。

【００１３】 ショート時の出力電流は（ＶD1＋ＶD2−ＶBE）／Ｒ1 ≒０．６／Ｒ1 となる。 （但しＶD1、ＶD2は各シリコンダイオードＤ1、Ｄ2の電圧であり、ＶBEはＱ1の ベースーエミッタ間電圧である。）

【００１４】

【考案の実施の形態】

本考案に係わる電源回路の出力電圧制御回路における過電流保護回路の実施の 形態を図面を用いて詳述する。

【００１５】 尚、従来例の図１の回路における同様素子、回路は同符号にて示すものとする 。

【００１６】 図２は本考案に係わる電源回路１０の出力電圧制御回路３０及び過電流保護回 路４０の回路図であり、電源回路１０の出力端ＶOに抵抗（ＲE）を介してエミッ タ（Ｅ1）が接続され、ベース（Ｂ1）がＮＰＮドライブトランジスタ（Ｑ2）の コレクタ（Ｃ2）に接続されるとともに該ベース（Ｂ1）と前記出力端との間にシ リコンダイオード（Ｄ1、Ｄ2）２個が直列接続され、コレクタ（Ｃ1）を出力端 子とするＰＮＰトランジスタ（Ｑ1）と、エミッタ（Ｅ2）が接地され、ベース（ Ｂ2）に出力制御信号（Ｖｓ）が入力されるＮＰＮドライブトランジスタ（Ｑ2） と、から構成され、前記出力制御信号（Ｖｓ）によって出力端子（ＯＵＴ）をオ ン／オフ制御する。

【００１７】 即ち、Ｖｓの電圧がｈｉｇｈ（１）の場合バイアス抵抗Ｒ４、Ｒ５によってバ イアス電圧が掛けられベース電流が流れてＱ2がオンしてＱ1をドライブする。

【００１８】 仮に出力端子ＯＵＴが短絡した場合には、ＰＮＰトランジスタＱ1のエミッタ 電流が増加して抵抗ＲE両端の電圧が高くなり、これが０．６Ｖ以上になると、 シリコンダイオード（Ｄ1、Ｄ2）を流れる電流経路に電流が流れ出し、ＰＮＰト ランジスタＱ1のベース電流がカットされてコレクタ（Ｃ1）の出力電流が制限さ れる。

【００１９】 短絡時の出力電流は（ＶD1＋ＶD2−ＶBE）／ＲE≒０．６／ＲE （アンペア） となる。

【００２０】 上記抵抗ＲEの抵抗値を適当に設定することにより出力端子ＯＵＴの短絡時の 過電流を防止して電源回路１０及びトランジスタＱ1を保護しつつ電源回路の出 力電圧ＶOを問題なく制御できることになる。

【００２１】 以上の如く本願考案に係わる電源回路の出力電圧制御回路における過電流保護 回路は簡単な回路構成にもかかわらず効果的な過電流保護が期待できる誠に優れ た考案である。

【００２２】

【考案の効果】

本考案に係わる電源回路の出力電圧制御回路における過電流保護回路は上記の ように構成されているため、簡単な回路構成で出力端子の電圧降下なくベース電 流をカットして出力電流を制限するという優れた効果を有する。

【図面の簡単な説明】

【図１】 従来の電源回路の出力電圧制御回路および過
電流保護回路を示す回路図である。

【図２】 本考案に係わる電源回路の出力電圧制御回路
及び過電流保護回路を示す回路図である。

【符号の説明】

Ｑ1 ＰＮＰトランジスタ Ｑ2 ＮＰＮドライブトランジスタ Ｒ1 保護抵抗 Ｄ1、Ｄ2 シリコンダイオード ＲE 抵抗 Ｖｓ 出力制御信号 １０ 電源回路 ２０、３０ 出力電圧制御回路 ４０ 過電流保護回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】電源回路の出力端に抵抗（ＲE）を介して
   エミッタ（Ｅ1）が接続され、ベース（Ｂ1）がＮＰＮド
   ライブトランジスタ（Ｑ2）のコレクタ（Ｃ2）に接続さ
   れるとともに該ベース（Ｂ1）と前記出力端との間にシ
   リコンダイオード（Ｄ1、Ｄ2）２個が直列接続され、コ
   レクタ（Ｃ1）を出力端子とするＰＮＰトランジスタ
   （Ｑ1）と、エミッタ（Ｅ2）が接地され、ベース（Ｂ
   2）に出力制御信号（Ｖｃ）が入力されるＮＰＮドライ
   ブトランジスタ（Ｑ2）と、から構成され、前記出力制
   御信号（Ｖｓ）によって出力端子（ＯＵＴ）をオン／オ
   フ制御するとともに該出力端子（ＯＵＴ）が短絡した場
   合にシリコンダイオード（Ｄ1、Ｄ2）を流れる電流経路
   によってＰＮＰトランジスタ（Ｑ1）のベース電流がカ
   ットされて出力電流が制限されることを特徴とする電源
   回路の出力電圧制御回路における過電流保護回路。