JPH0720045B2 - サンプリング周波数変換回路 - Google Patents
サンプリング周波数変換回路Info
- Publication number
- JPH0720045B2 JPH0720045B2 JP24114585A JP24114585A JPH0720045B2 JP H0720045 B2 JPH0720045 B2 JP H0720045B2 JP 24114585 A JP24114585 A JP 24114585A JP 24114585 A JP24114585 A JP 24114585A JP H0720045 B2 JPH0720045 B2 JP H0720045B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- coefficient
- input
- sampling frequency
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル化されたアナログ信号のサンプリ
ング周波数を変換する回路に関する。
ング周波数を変換する回路に関する。
入力サンプリング周期で発生される一連のアドレスでも
って係数テーブルメモリの一連の係数セットを周期的に
アドレスし、出力サンプリング周波数に対応したタイミ
ングで指定される一つの係数セットと入力サンプル列と
の演算を施して出力サンプル値を得るように構成し、入
力と出力との夫々のサンプル点の個々の時間差を計測し
ないで非同期のサンプリング周波数変換を可能にしたも
のである。
って係数テーブルメモリの一連の係数セットを周期的に
アドレスし、出力サンプリング周波数に対応したタイミ
ングで指定される一つの係数セットと入力サンプル列と
の演算を施して出力サンプル値を得るように構成し、入
力と出力との夫々のサンプル点の個々の時間差を計測し
ないで非同期のサンプリング周波数変換を可能にしたも
のである。
第８図は特開昭57−115015号に開示されたサンプリング
周波数変換回路で、第９図に入力、出力サンプル列のタ
イムチャートを示す。このサンプリング周波数変換回路
では、基本的には入力と出力とのサンプリングタイミン
グの時間差をカウンタで求め、時間差情報をディジタル
フィルタの乗算係数に変換して、ディジタルフィルタに
おいて入力サンプル列のサンプリングレートを変更した
出力サンプル列を得ている。即ち、まず入力サンプリン
グ周波数fxのタイミングパルスをPLL回路１に供給して
十分に逓倍されたクロックパルスを発生させ、このクロ
ックパルスをカウンタ２で計数して、入力サンプリング
周波数fxと出力サンプリング周波数fyの各タイミングパ
ルスで定まるスタート／ストップの時間差を測定する。
計測された時間差情報φｊ、即ち入力サンプル点と出力
サンプル点とのずれに応じた時間差は時間差→係数変換
回路３に送られ、時間差に応じた乗算係数が導出され
る。そしてこの乗算係数を用いてディジタルフィルタ４
でサンプル列をたたみ込み演算し、出力サンプル点のサ
ンプル値を出力する。
周波数変換回路で、第９図に入力、出力サンプル列のタ
イムチャートを示す。このサンプリング周波数変換回路
では、基本的には入力と出力とのサンプリングタイミン
グの時間差をカウンタで求め、時間差情報をディジタル
フィルタの乗算係数に変換して、ディジタルフィルタに
おいて入力サンプル列のサンプリングレートを変更した
出力サンプル列を得ている。即ち、まず入力サンプリン
グ周波数fxのタイミングパルスをPLL回路１に供給して
十分に逓倍されたクロックパルスを発生させ、このクロ
ックパルスをカウンタ２で計数して、入力サンプリング
周波数fxと出力サンプリング周波数fyの各タイミングパ
ルスで定まるスタート／ストップの時間差を測定する。
計測された時間差情報φｊ、即ち入力サンプル点と出力
サンプル点とのずれに応じた時間差は時間差→係数変換
回路３に送られ、時間差に応じた乗算係数が導出され
る。そしてこの乗算係数を用いてディジタルフィルタ４
でサンプル列をたたみ込み演算し、出力サンプル点のサ
ンプル値を出力する。
第８図の従来回路では、カウンタ２でスタート・ストッ
プを頻繁に繰り返すので、カウントエラーが生じ易く、
サンプリングレートの変換を確実に行うことができない
問題がある。
プを頻繁に繰り返すので、カウントエラーが生じ易く、
サンプリングレートの変換を確実に行うことができない
問題がある。
本発明はこの問題にかんがみ、入出力タイミングの時間
差の計測を不要にし、より簡単な回路手段で確実なサン
プリングレート変換を行わせることを目的とする。
差の計測を不要にし、より簡単な回路手段で確実なサン
プリングレート変換を行わせることを目的とする。
第１図の実施例に示すように、入力サンプリング周波数
fxのタイミングパルスに同期したクロックパルスを計数
して一連のアドレスを周期的に形成するカウンタ２が設
けられている。上記アドレスによって係数テーブルメモ
リ５に書込まれた一連の係数セットが循環指定される。
ディジタルフィルタ４又は多項式補間演算回路のような
演算回路が、出力サンプリング周波数に対応した出力タ
イミングで上記循環指定された係数セットの一つを取り
込み、この係数セットを用いて入力サンプル列に対する
演算を行うことにより出力サンプル値を導出する。
fxのタイミングパルスに同期したクロックパルスを計数
して一連のアドレスを周期的に形成するカウンタ２が設
けられている。上記アドレスによって係数テーブルメモ
リ５に書込まれた一連の係数セットが循環指定される。
ディジタルフィルタ４又は多項式補間演算回路のような
演算回路が、出力サンプリング周波数に対応した出力タ
イミングで上記循環指定された係数セットの一つを取り
込み、この係数セットを用いて入力サンプル列に対する
演算を行うことにより出力サンプル値を導出する。
入力と手段とのサンプル点の時間差を個々のサンプル点
ごとに計測する必要が無く、係数メモリに対する循環的
なアドレス指定と、アドレス指定された係数セットの１
つを抽出することによって時間差に応じて係数セットが
得られる。入力側のアドレスカウンタ２の動作は、スタ
ート・ストップを繰り返さないので、非常に安定であ
り、これによってサンプリング周波数変換の正確の動作
が期待できる。
ごとに計測する必要が無く、係数メモリに対する循環的
なアドレス指定と、アドレス指定された係数セットの１
つを抽出することによって時間差に応じて係数セットが
得られる。入力側のアドレスカウンタ２の動作は、スタ
ート・ストップを繰り返さないので、非常に安定であ
り、これによってサンプリング周波数変換の正確の動作
が期待できる。
第１図は本発明の一実施例を示すサンプリング周波数変
換回路のブロック図である。本発明では、入力と出力と
のサンプリング点の時間差の計測を行わずに、時間差に
対応してフィルタの演算係数を記憶した係数テーブルメ
モリに対して、入力のサンプリング・タイミングに関連
させて一連の係数セットを周期的にアドレス指定可能に
し、更に出力サンプリング・タイミングで定まる１つを
係数セットを用いて入力サンプル列に対して演算を施し
て出力サンプル値を得る構成になっている。
換回路のブロック図である。本発明では、入力と出力と
のサンプリング点の時間差の計測を行わずに、時間差に
対応してフィルタの演算係数を記憶した係数テーブルメ
モリに対して、入力のサンプリング・タイミングに関連
させて一連の係数セットを周期的にアドレス指定可能に
し、更に出力サンプリング・タイミングで定まる１つを
係数セットを用いて入力サンプル列に対して演算を施し
て出力サンプル値を得る構成になっている。
第１図において、入力サンプリング周波数fxのタイミン
グ・パルスはPLL回路１で周波数が逓倍されてからクロ
ックパルスとしてカウンタ２に与えられる。サンプリン
グレートの変換比がL/M（Ｌ、M:整数）であるとき、PLL
回路１の逓倍率はＬである。カウンタ２は、フルカウン
ト値がＬで、計数値０〜Ｌの間を循環計数する。循環計
数の周期は入力のタイミング・パルスの周波数fxで定ま
り、出力サンプリング周波数fyのタイミングパルスとは
全く非同期である。
グ・パルスはPLL回路１で周波数が逓倍されてからクロ
ックパルスとしてカウンタ２に与えられる。サンプリン
グレートの変換比がL/M（Ｌ、M:整数）であるとき、PLL
回路１の逓倍率はＬである。カウンタ２は、フルカウン
ト値がＬで、計数値０〜Ｌの間を循環計数する。循環計
数の周期は入力のタイミング・パルスの周波数fxで定ま
り、出力サンプリング周波数fyのタイミングパルスとは
全く非同期である。
カウンタ２の出力は係数テーブルメモリ５のアドレスポ
インタとして使用されるために、係数テーブルメモリ５
のアドレスデコーダ5aに導出される。係数テーブルメモ
リ５は、後段のディジタルフィルタ４に与える乗算係数
のセットを入出力タイミングの時間差φ０、φ1/L、φ
2/L、φ3/L、……φ（Ｌ−１）/Lに対応して記録してい
る。カウンタ２の出力によって作られるアドレスポイン
タは、入力タイミングパルスの周期でこれらの時間差に
対応したアドレスφ０、φ1/L……を順次指定する。カ
ウンタ２は循環カウントを繰り返しているので、アドレ
ス指定も循環的に繰り返される。カウンタ２のフルカウ
ント値はアドレスポインタの総数と一致する。
インタとして使用されるために、係数テーブルメモリ５
のアドレスデコーダ5aに導出される。係数テーブルメモ
リ５は、後段のディジタルフィルタ４に与える乗算係数
のセットを入出力タイミングの時間差φ０、φ1/L、φ
2/L、φ3/L、……φ（Ｌ−１）/Lに対応して記録してい
る。カウンタ２の出力によって作られるアドレスポイン
タは、入力タイミングパルスの周期でこれらの時間差に
対応したアドレスφ０、φ1/L……を順次指定する。カ
ウンタ２は循環カウントを繰り返しているので、アドレ
ス指定も循環的に繰り返される。カウンタ２のフルカウ
ント値はアドレスポインタの総数と一致する。
係数テーブルメモリ５からは、フィルタ演算に必要な１
セット分の係数データがアドレス指定ごとに同時に（並
列的に）読出される。読出された係数データは、出力バ
ッファ６を通じてディジタルフィルタ４に導出される。
出力バッファ６はトライステート形で、出力サンプリン
グ周波数fyに対応したタイミングパルスで導通する。こ
のタイミングパルスは演算スタート信号としてディジタ
ルフィルタ４にも与えられる。従って出力側タイミング
パルスが発生したとき、そのときにアドレスポインタが
指定する係数セットがディジタルフィルタ４に取込まれ
る。ディジタルフィルタ４では、この係数セットを用い
て入力サンプル列に対してたたみ込み演算等が施され、
出力サンプル値が算出されて導出される。
セット分の係数データがアドレス指定ごとに同時に（並
列的に）読出される。読出された係数データは、出力バ
ッファ６を通じてディジタルフィルタ４に導出される。
出力バッファ６はトライステート形で、出力サンプリン
グ周波数fyに対応したタイミングパルスで導通する。こ
のタイミングパルスは演算スタート信号としてディジタ
ルフィルタ４にも与えられる。従って出力側タイミング
パルスが発生したとき、そのときにアドレスポインタが
指定する係数セットがディジタルフィルタ４に取込まれ
る。ディジタルフィルタ４では、この係数セットを用い
て入力サンプル列に対してたたみ込み演算等が施され、
出力サンプル値が算出されて導出される。
次に第２図〜第４図を参照して係数テーブル内の係数セ
ット及び演算手順について説明する。第２図入力及び出
力のサンプル列のタイムチャートで、第３図はディジタ
ルフィルタ４に与えられているローパスフィルタ特性の
インパルス応答グラフである。また第４図は入力サンプ
ル列及び出力のサンプル列の周波数スペクトラムであ
る。
ット及び演算手順について説明する。第２図入力及び出
力のサンプル列のタイムチャートで、第３図はディジタ
ルフィルタ４に与えられているローパスフィルタ特性の
インパルス応答グラフである。また第４図は入力サンプ
ル列及び出力のサンプル列の周波数スペクトラムであ
る。
サンプリングレートの変換比をL/M（Ｌ、M:整数）とす
ると、ディジタルフィルタ４においてまず第２図に示す
ように、入力サンプル列｛xi｝の各サンプル間にＬ−１
個の零値を持つサンプルを間挿する。この例では、L/M
＝4/5で、Ｌ−＝３個の零値を間挿している。この零値
間挿処理（オーバーサンプリング）により、fxをサンプ
リング周波数とする第４図Ａのような入力サンプル列
｛xi｝のスペクトルは、第４図Ｂのように見かけ上、サ
ンプリング周波数4fx（Lfx）の回りに分布するようにな
る。なお入力サンプル列の信号成分のスペクトル分布自
体は変化すること無く保存されている。
ると、ディジタルフィルタ４においてまず第２図に示す
ように、入力サンプル列｛xi｝の各サンプル間にＬ−１
個の零値を持つサンプルを間挿する。この例では、L/M
＝4/5で、Ｌ−＝３個の零値を間挿している。この零値
間挿処理（オーバーサンプリング）により、fxをサンプ
リング周波数とする第４図Ａのような入力サンプル列
｛xi｝のスペクトルは、第４図Ｂのように見かけ上、サ
ンプリング周波数4fx（Lfx）の回りに分布するようにな
る。なお入力サンプル列の信号成分のスペクトル分布自
体は変化すること無く保存されている。
次にディジタルフィルタ４において、第４図Ｃのように
Lfx/2以下の帯域で入力又は出力の低いのサンプリング
周波数（この例ではfy＜fx）を持つ信号帯域を通過させ
るローパスフィルタ処理を行う。ローパスフィルタ特性
は第３図のようなインパルス応答を示すものでよく、こ
の応答特性の離散振幅値ko……kr……k2rを演算係数列
として入力サンプル列｛xi｝とたたみ込み演算を行え
ば、第４図Ｃのようなスペクトラムを持つＬ倍の個数の
サンプル点についてに補間されたサンプル列が得られ
る。このサンプル列に対してサンプル数を1/Mに減少さ
せるような間引き処理（この例では1/5で、５個に対し
て１個を出力させる）を行えば、第４図Ｄに示すように
サンプリング周波数をfy（L/Mfx＝4/5fx）に変換した出
力サンプル列｛yj｝が得られる。
Lfx/2以下の帯域で入力又は出力の低いのサンプリング
周波数（この例ではfy＜fx）を持つ信号帯域を通過させ
るローパスフィルタ処理を行う。ローパスフィルタ特性
は第３図のようなインパルス応答を示すものでよく、こ
の応答特性の離散振幅値ko……kr……k2rを演算係数列
として入力サンプル列｛xi｝とたたみ込み演算を行え
ば、第４図Ｃのようなスペクトラムを持つＬ倍の個数の
サンプル点についてに補間されたサンプル列が得られ
る。このサンプル列に対してサンプル数を1/Mに減少さ
せるような間引き処理（この例では1/5で、５個に対し
て１個を出力させる）を行えば、第４図Ｄに示すように
サンプリング周波数をfy（L/Mfx＝4/5fx）に変換した出
力サンプル列｛yj｝が得られる。
なお上述のたたみ込み演算は、零値間挿されたＬ倍サン
プル列の全サンプル点に関して行う必要は無く、第２図
に示す出力サンプル列｛yj｝に対応したサンプル点ごと
に演算を行えばよい。従って演算回路は、1/Mに削減で
き、この演算処理に伴って間引き処理が行われることに
なる。
プル列の全サンプル点に関して行う必要は無く、第２図
に示す出力サンプル列｛yj｝に対応したサンプル点ごと
に演算を行えばよい。従って演算回路は、1/Mに削減で
き、この演算処理に伴って間引き処理が行われることに
なる。
ローパスフィルタ特性のインパルス応答に対応した係数
列は、例えば第３図に示すように｛ko、k1、k2……kr、
k2r-1、k2r｝の2r＋１個で定義される。入力サンプル列
｛xi｝と係数列｛ki｝とのたたみ込み演算によって出力
サンプル列｛yj｝を得る演算操作は次式で表すことがで
きる。
列は、例えば第３図に示すように｛ko、k1、k2……kr、
k2r-1、k2r｝の2r＋１個で定義される。入力サンプル列
｛xi｝と係数列｛ki｝とのたたみ込み演算によって出力
サンプル列｛yj｝を得る演算操作は次式で表すことがで
きる。
yj＝……＋xi-2・k(r+L-φjL)＋xi-1・k(r-φjL) ＋xi・k(r-l-φjL)＋xi+1・k(r-2L-φjL)＋…… （φｊ＝0/L、1/L、2/L、……（Ｌ−１）/L） 即ち、第３図に示すインパルス応答の中心係数krと第２
図の入力サンプル列のサンプル値xi-1とを重ね合わせ、
更に入力サンプル点xi-1と出力サンプル点yjとの時間差
φｊ（この例では2/L）だけインパルス応答関数を右に
シフトさせた状態で、入力サンプル列｛xi｝と係数列
｛ki｝との積和演算を行う。xi-1に対応する係数はkr-
φjL＝kr-2で、xiに対応する係数はk(r-φjL)からＬ個
離れたkr-L-φjL＝kr-2-4となる。以下同様にＬ−１個
置き（３個置き）の係数について対応する入力サンプル
列と積和演算して１つの出力サンプル値yjを得る。即
ち、入力サンプル列に間挿された零値に対しては、乗算
結果が零であることが分っているから、インパルス応答
の係数列からＬ−１個置きに抽出された係数セットを用
いて演算すればよい。
図の入力サンプル列のサンプル値xi-1とを重ね合わせ、
更に入力サンプル点xi-1と出力サンプル点yjとの時間差
φｊ（この例では2/L）だけインパルス応答関数を右に
シフトさせた状態で、入力サンプル列｛xi｝と係数列
｛ki｝との積和演算を行う。xi-1に対応する係数はkr-
φjL＝kr-2で、xiに対応する係数はk(r-φjL)からＬ個
離れたkr-L-φjL＝kr-2-4となる。以下同様にＬ−１個
置き（３個置き）の係数について対応する入力サンプル
列と積和演算して１つの出力サンプル値yjを得る。即
ち、入力サンプル列に間挿された零値に対しては、乗算
結果が零であることが分っているから、インパルス応答
の係数列からＬ−１個置きに抽出された係数セットを用
いて演算すればよい。
第１図の係数テーブルメモリ５はこのような係数セット
を入力と出力との時間差φ０、φ1/L、φ2/L、……φ
（Ｌ−１）/Lの総てに対応して第５図のように順次記憶
している。
を入力と出力との時間差φ０、φ1/L、φ2/L、……φ
（Ｌ−１）/Lの総てに対応して第５図のように順次記憶
している。
個々の係数セットは入力タイミングパルスに同期的なア
ドレス指定によってアクセスされると共に、出力タイミ
ングパルスが生じたときに、そのときの入力タイミング
との時間差φｊに応じて対応する１つの係数セットが選
択されることになる。
ドレス指定によってアクセスされると共に、出力タイミ
ングパルスが生じたときに、そのときの入力タイミング
との時間差φｊに応じて対応する１つの係数セットが選
択されることになる。
なお第１図のディジタルフイルタ４の代わりに、多項式
補間演算ブロックを用いても同様な手順で出力サンプル
値を得ることができる。
補間演算ブロックを用いても同様な手順で出力サンプル
値を得ることができる。
第６図は本発明の別の実施例を示すブロック回路図で、
第１図の出力バッファ６をカウンタ２と係数テーブルメ
モリ５との間に配置したものである。第１図と同様にカ
ウンタ２は係数テーブルを周期的にアドレスするアドレ
スカウント出力を発生し、出力、バッファ６は出力タイ
ミングパルスに同期してカウント出力を係数テーブルメ
モリ５に導出する。従ってこの実施例でも、カウンタ２
が循環計数を行い、その出力によって係数テーブルメモ
リに対して周期的なアドレス指定を可能にし、更に出力
タイミングパルスによって係数セットの１つを選択する
構成になっている。
第１図の出力バッファ６をカウンタ２と係数テーブルメ
モリ５との間に配置したものである。第１図と同様にカ
ウンタ２は係数テーブルを周期的にアドレスするアドレ
スカウント出力を発生し、出力、バッファ６は出力タイ
ミングパルスに同期してカウント出力を係数テーブルメ
モリ５に導出する。従ってこの実施例でも、カウンタ２
が循環計数を行い、その出力によって係数テーブルメモ
リに対して周期的なアドレス指定を可能にし、更に出力
タイミングパルスによって係数セットの１つを選択する
構成になっている。
次に第７図は更に別の実施例を示すブロック回路図で、
第１図に示す基本回路を多段に接続した構成になってい
る。即ち、多段縦列構成のディジタルフィルター４の夫
々に係数テーブルメモリ５及び出力バッファ６が付属
し、各メモリ５は入力タイミングパルスを逓倍したクロ
ックを計数するカウンタ２の出力によって周期的にアド
レス指定される。タイミング回路７は、入力のタイミン
グパルス又はPLL回路１の出力に依存して出力バッファ
６及びディジタルフィルタ４のタイミング制御を行うも
のと、出力のタイミングパルスに依存してこれらの制御
を行うものとが考えられる。
第１図に示す基本回路を多段に接続した構成になってい
る。即ち、多段縦列構成のディジタルフィルター４の夫
々に係数テーブルメモリ５及び出力バッファ６が付属
し、各メモリ５は入力タイミングパルスを逓倍したクロ
ックを計数するカウンタ２の出力によって周期的にアド
レス指定される。タイミング回路７は、入力のタイミン
グパルス又はPLL回路１の出力に依存して出力バッファ
６及びディジタルフィルタ４のタイミング制御を行うも
のと、出力のタイミングパルスに依存してこれらの制御
を行うものとが考えられる。
例えば48kHzから44.1kHzへのサンプリング周波数の変換
を行う場合、変換比は147/160であるから、７×７×３
÷８÷４÷５のようなオーバーサンプリングとデシメー
ション（間引き）を行うディジタルフィルタ４の縦列組
合せにより必要な変換比が得られる。この場合、オーバ
ーサンプリングのみのディジタルフィルタ４は入力のタ
イミングパルスに同期して動作し、間引き処理を行うデ
ィジタルフィルタ４は出力のタイミングパルスに同期し
て動作する。
を行う場合、変換比は147/160であるから、７×７×３
÷８÷４÷５のようなオーバーサンプリングとデシメー
ション（間引き）を行うディジタルフィルタ４の縦列組
合せにより必要な変換比が得られる。この場合、オーバ
ーサンプリングのみのディジタルフィルタ４は入力のタ
イミングパルスに同期して動作し、間引き処理を行うデ
ィジタルフィルタ４は出力のタイミングパルスに同期し
て動作する。
なお上述の各実施例において、カウンタ２としてジッタ
抑圧機能を付加させたもの、或は時間平均化を行うもの
を使用してもよい。また各実施例において出力サンプリ
ングパルスを逓倍又は分周したパルスに基づいて出力バ
ッファ６及びディジタルフィルタ４の制御を行ってもよ
い。更に実施例に示したサンプリング周波数の変換回路
は、機能ブロックの組合せで構成されているが、係数メ
モリとしてのROM、サンプルデータメモリとしてのRAM、
乗算器、アキュムレータを夫々備えるディジタル信号処
理プロセッサでその要部又は全部を構成することができ
る。
抑圧機能を付加させたもの、或は時間平均化を行うもの
を使用してもよい。また各実施例において出力サンプリ
ングパルスを逓倍又は分周したパルスに基づいて出力バ
ッファ６及びディジタルフィルタ４の制御を行ってもよ
い。更に実施例に示したサンプリング周波数の変換回路
は、機能ブロックの組合せで構成されているが、係数メ
モリとしてのROM、サンプルデータメモリとしてのRAM、
乗算器、アキュムレータを夫々備えるディジタル信号処
理プロセッサでその要部又は全部を構成することができ
る。
本発明は上述の如く、カウンタ２でもって一連の係数セ
ットを指定するアドレスを入力タイミングに同期して周
期的に発生させ、出力タイミングでもって係数セットの
１つを選択して入力サンプル列との演算を施すようにし
たから、カウンタ２を入出力タイミングの時間差に対応
させて不連続動作（スタート／ストップ）させる必要が
無く、連続動作にて係数セットの読出しが可能になり、
従って非常に安定な動作が得られ、正確なサンプリング
周波数変換を実行させることができる。
ットを指定するアドレスを入力タイミングに同期して周
期的に発生させ、出力タイミングでもって係数セットの
１つを選択して入力サンプル列との演算を施すようにし
たから、カウンタ２を入出力タイミングの時間差に対応
させて不連続動作（スタート／ストップ）させる必要が
無く、連続動作にて係数セットの読出しが可能になり、
従って非常に安定な動作が得られ、正確なサンプリング
周波数変換を実行させることができる。
第１図は本発明の一実施例を示すサンプリング周波数変
換回路のブロック回路図、第２図は入力サンプル列及び
出力サンプル列のタイムチャート、第３図はディジタル
フィルタに与えられるローパスフィルタ特性のインパル
ス応答のグラフ、第４図は入力及び出力サンプル列の周
波数スペクトラム、第５図は係数テーブルのデータ配列
図、第６図は別の実施例を示すブロック回路図、第７図
は多段構成にした場合のブロック回路図、第８図は従来
のサンプリング周波数変換回路のブロック回路図、第９
図は第８図における入力及び出力のサンプル列のタイム
チャートである。 なお図面に用いた符号において、 １……PLL回路 ２……カウンタ ４……ディジタルフィルタ ５……係数テーブルメモリ ６……出力バッファ である。
換回路のブロック回路図、第２図は入力サンプル列及び
出力サンプル列のタイムチャート、第３図はディジタル
フィルタに与えられるローパスフィルタ特性のインパル
ス応答のグラフ、第４図は入力及び出力サンプル列の周
波数スペクトラム、第５図は係数テーブルのデータ配列
図、第６図は別の実施例を示すブロック回路図、第７図
は多段構成にした場合のブロック回路図、第８図は従来
のサンプリング周波数変換回路のブロック回路図、第９
図は第８図における入力及び出力のサンプル列のタイム
チャートである。 なお図面に用いた符号において、 １……PLL回路 ２……カウンタ ４……ディジタルフィルタ ５……係数テーブルメモリ ６……出力バッファ である。
Claims (1)
- 【請求項１】入力サンプリング周波数のタイミングパル
スに同期したクロックパルスを計数して一連のアドレス
を周期的に形成するカウンタと、 上記アドレスによって一連の係数セットが循環指定され
る係数テーブルメモリと、 出力サンプリング周波数に対応した出力タイミングで上
記循環指定された係数セットの一つを取り込み、この係
数セットを用いて入力サンプル列に対する演算を行うこ
とにより出力サンプル値を得る演算回路とを有すること
を特徴とするサンプリング周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24114585A JPH0720045B2 (ja) | 1985-10-28 | 1985-10-28 | サンプリング周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24114585A JPH0720045B2 (ja) | 1985-10-28 | 1985-10-28 | サンプリング周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62101112A JPS62101112A (ja) | 1987-05-11 |
| JPH0720045B2 true JPH0720045B2 (ja) | 1995-03-06 |
Family
ID=17069936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24114585A Expired - Fee Related JPH0720045B2 (ja) | 1985-10-28 | 1985-10-28 | サンプリング周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720045B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194435A (ja) * | 1987-02-09 | 1988-08-11 | Nec Corp | デイジタル信号内挿回路 |
| JP2822376B2 (ja) * | 1987-08-17 | 1998-11-11 | ソニー株式会社 | デイジタルフイルタ |
| JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
| JP2600236B2 (ja) * | 1987-12-29 | 1997-04-16 | ソニー株式会社 | サンプリング周波数変換回路 |
| JP2600237B2 (ja) * | 1987-12-29 | 1997-04-16 | ソニー株式会社 | サンプリング周波数変換回路 |
| JPH07118628B1 (ja) * | 1988-06-08 | 1995-12-18 | Fujitsu Ltd | |
| JPH0273781A (ja) * | 1988-09-08 | 1990-03-13 | Sanyo Electric Co Ltd | 標本化周波数変換装置 |
| JPH02141116A (ja) * | 1988-11-22 | 1990-05-30 | Yamaha Corp | デジタル信号処理回路および該回路を搭載してなるデジタルフィルタ |
| JP2527017B2 (ja) * | 1988-11-22 | 1996-08-21 | ヤマハ株式会社 | デジタルフィルタ |
| JP3190080B2 (ja) * | 1990-11-30 | 2001-07-16 | 株式会社東芝 | サンプリング周波数変換装置 |
| US5365468A (en) * | 1992-02-17 | 1994-11-15 | Yamaha Corporation | Sampling frequency converter |
| JP2004214827A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
| JP2007067646A (ja) * | 2005-08-30 | 2007-03-15 | Oki Electric Ind Co Ltd | サンプリングレート変換方法及びその回路 |
| JP2008113123A (ja) * | 2006-10-30 | 2008-05-15 | Fujitsu Ten Ltd | サンプリング変換装置 |
| JP2008219560A (ja) * | 2007-03-06 | 2008-09-18 | Yokogawa Electric Corp | デシメーションフィルタ |
-
1985
- 1985-10-28 JP JP24114585A patent/JPH0720045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62101112A (ja) | 1987-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720045B2 (ja) | サンプリング周波数変換回路 | |
| EP1810403B1 (en) | Sample rate converter for reducing the sampling frequency of a signal by a fractional number | |
| JP2724188B2 (ja) | デイジタル補間装置 | |
| US4811263A (en) | Infinite impulse response filters | |
| CA1039364A (en) | Interpolating digital filter | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| US4157457A (en) | Frequency analyzer comprising a digital band-pass and a digital low-pass filter section both operable in a time-division fashion | |
| US4972356A (en) | Systolic IIR decimation filter | |
| US5528527A (en) | Sampling frequency converter | |
| KR100295257B1 (ko) | 디지탈필터 | |
| JPS63168695A (ja) | 楽音信号発生装置 | |
| EP0690566A1 (en) | Filtering method and digital over sampler filter with a finite impulse response having a simplified control unit | |
| JP3320542B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| GB2267193A (en) | Multi-tap oversampling filter | |
| SE444730B (sv) | Ljudsyntetisator | |
| JPH08204506A (ja) | 補間回路および補間方式 | |
| JP2600237B2 (ja) | サンプリング周波数変換回路 | |
| GB2126450A (en) | Time compression of sampled signals | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPH0120805B2 (ja) | ||
| SU1483608A1 (ru) | Цифровой нерекурсивный фильтр | |
| JPH0865105A (ja) | サンプリング周波数変換装置 | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JPH02149011A (ja) | サンプリング周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |