JP3320542B2 - デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ - Google Patents
デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャInfo
- Publication number
- JP3320542B2 JP3320542B2 JP00865394A JP865394A JP3320542B2 JP 3320542 B2 JP3320542 B2 JP 3320542B2 JP 00865394 A JP00865394 A JP 00865394A JP 865394 A JP865394 A JP 865394A JP 3320542 B2 JP3320542 B2 JP 3320542B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- filter
- signal
- filtering
- filtered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001914 filtration Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 18
- 230000004044 response Effects 0.000 claims description 12
- 235000013399 edible fruits Nutrition 0.000 claims 1
- 239000002893 slag Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 15
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H2017/0247—Parallel structures using a slower clock
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】この発明は、高いダイナミック・
レンジを持つデジタル信号をそのサンプリング周波数の
狭い帯域までろ波する方法、及びこの方法によって得ら
れるようなデジタル・フィルタ・アーキテクチャに関す
るものである。この発明の利用分野は、特に再使用でき
ないリニア・フェーズ型のデジタル・フィルタ[これは
FIR(有限性インパルス応答)フィルタとしても知ら
れている]に関するが、これだけに限定されず、以下の
説明は例示するのに都合の良い応用分野について行う。
レンジを持つデジタル信号をそのサンプリング周波数の
狭い帯域までろ波する方法、及びこの方法によって得ら
れるようなデジタル・フィルタ・アーキテクチャに関す
るものである。この発明の利用分野は、特に再使用でき
ないリニア・フェーズ型のデジタル・フィルタ[これは
FIR(有限性インパルス応答)フィルタとしても知ら
れている]に関するが、これだけに限定されず、以下の
説明は例示するのに都合の良い応用分野について行う。
【0002】
【従来の技術】周知のように、デジタル・フィルタは入
力サンプリング信号を他のサンプリング信号すなわち所
定の周波数応答特性を持つ出力信号に変換するデバイス
である。サンプリング信号とは、デジタル・フィルタの
精度すなわち分解能を決める所定数Nのビットを含むデ
ジタル・コードを意味すると理解されたい。デジタル・
フィルタは、主としてデジタル・オシロスコープ、スペ
クトル分析装置並びに音声及び映像信号処理装置(プロ
セッサ)に使用される。更に、そのようなデジタル・フ
ィルタの用途は、アナログ・フィルタに比べた多くの利
点を考慮に入れて絶えず開発されている。同じ機能のた
めに、事実、デジタル・フィルタは非常に狭い伝送帯を
得て且つ又、時間に対しても供給電力や動作温度の変動
についてもより安定している。
力サンプリング信号を他のサンプリング信号すなわち所
定の周波数応答特性を持つ出力信号に変換するデバイス
である。サンプリング信号とは、デジタル・フィルタの
精度すなわち分解能を決める所定数Nのビットを含むデ
ジタル・コードを意味すると理解されたい。デジタル・
フィルタは、主としてデジタル・オシロスコープ、スペ
クトル分析装置並びに音声及び映像信号処理装置(プロ
セッサ)に使用される。更に、そのようなデジタル・フ
ィルタの用途は、アナログ・フィルタに比べた多くの利
点を考慮に入れて絶えず開発されている。同じ機能のた
めに、事実、デジタル・フィルタは非常に狭い伝送帯を
得て且つ又、時間に対しても供給電力や動作温度の変動
についてもより安定している。
【0003】現状では、デジタル・フィルタは、デジタ
ル乗算器及び加算器を使用する集積回路の形態で実施さ
れる。デジタル乗算器はいわゆる“ルックアップ・テー
ブル”型の不揮発性メモリ構造を含むように配設される
ことができ、入力サンプリング信号とフィルタ伝達関数
係数の乗算結果が記憶される。そのような構造は、例え
ばアイイーイーイー・ジャーナル・オブ・ソリッドステ
ート・サーキッツ(IEEE Journal of Solid−S
tate Circuits)の第25巻、第6号(1990年12
月)に掲載された論文“30−M サンプル/s プロ
グラマブル・フィルタ・プロセッサ”及び本特許出願人
の出願したイタリア特許願第22954−A/88に述
べられている。
ル乗算器及び加算器を使用する集積回路の形態で実施さ
れる。デジタル乗算器はいわゆる“ルックアップ・テー
ブル”型の不揮発性メモリ構造を含むように配設される
ことができ、入力サンプリング信号とフィルタ伝達関数
係数の乗算結果が記憶される。そのような構造は、例え
ばアイイーイーイー・ジャーナル・オブ・ソリッドステ
ート・サーキッツ(IEEE Journal of Solid−S
tate Circuits)の第25巻、第6号(1990年12
月)に掲載された論文“30−M サンプル/s プロ
グラマブル・フィルタ・プロセッサ”及び本特許出願人
の出願したイタリア特許願第22954−A/88に述
べられている。
【0004】この従来技術には、多くの利点もあるが、
それでもまだ後述する欠点がある。もし“n”が入力信
号をサンプリングするために使用されたビットの数なら
ば、“N”はフィルタ係数の全数でありそして“p”は
サンプルと係数の乗算結果を記憶するのに要するビット
数であり、この場合のメモリ・サイズは2nNpであ
る。上記説明から明らかなように、デジタル・フィルタ
の分解能を上げるために入力信号のビット数をたとえ1
ビットでも増やすことは、メモリのサイズを2倍にする
ことを意味する。
それでもまだ後述する欠点がある。もし“n”が入力信
号をサンプリングするために使用されたビットの数なら
ば、“N”はフィルタ係数の全数でありそして“p”は
サンプルと係数の乗算結果を記憶するのに要するビット
数であり、この場合のメモリ・サイズは2nNpであ
る。上記説明から明らかなように、デジタル・フィルタ
の分解能を上げるために入力信号のビット数をたとえ1
ビットでも増やすことは、メモリのサイズを2倍にする
ことを意味する。
【0005】
【発明が解決しようとする課題】改善されたフィルタ精
度や分解能が追求される時に、従来技術はメモリを大き
く拡張する必要を避けるためのどんな有効解決策ももた
らさなかった。この発明の基礎となる技術的課題は、デ
ジタル・サンプリング信号の高分解能処理を可能にする
ような機能上及び構成上の特色を持ち、これにより従来
技術の諸制限を打破するろ波方法及びデジタル・フィル
タを提供することである。
度や分解能が追求される時に、従来技術はメモリを大き
く拡張する必要を避けるためのどんな有効解決策ももた
らさなかった。この発明の基礎となる技術的課題は、デ
ジタル・サンプリング信号の高分解能処理を可能にする
ような機能上及び構成上の特色を持ち、これにより従来
技術の諸制限を打破するろ波方法及びデジタル・フィル
タを提供することである。
【0006】
【発明の要約】この発明の基礎になる概念は、少なくと
も2つのろ波モード(すなわち少なくとも2種類の伝達
機能)を使用して入力信号をろ波し、且つ加算回路を使
用して各ろ波構造によって発生された2つの異なるデジ
タル出力を再構成する概念である。
も2つのろ波モード(すなわち少なくとも2種類の伝達
機能)を使用して入力信号をろ波し、且つ加算回路を使
用して各ろ波構造によって発生された2つの異なるデジ
タル出力を再構成する概念である。
【0007】この概念に基づいて、技術的課題は上述し
たようなろ波方法によって解決され且つ特許請求の範囲
第1項の特徴部分に規定されている。技術的課題は又、
特許請求の範囲第7項に規定されたようなデジタル・フ
ィルタ・アーキテクチャによって解決される。
たようなろ波方法によって解決され且つ特許請求の範囲
第1項の特徴部分に規定されている。技術的課題は又、
特許請求の範囲第7項に規定されたようなデジタル・フ
ィルタ・アーキテクチャによって解決される。
【0008】
【実施例】この発明のろ波方法の特色や利点は、添付図
面に例示したデジタル・フィルタ・アーキテクチャに関
する一実施例についての以下の詳細な説明からもっと容
易に明らかとなるだろう。
面に例示したデジタル・フィルタ・アーキテクチャに関
する一実施例についての以下の詳細な説明からもっと容
易に明らかとなるだろう。
【0009】図面、特に図1は従来技術のデジタル信号
ろ波方法を説明するブロック図である。図において1は
デジタル・フィルタ・アーキテクチャであって、高いダ
イナミック・レンジををもつデジタル信号を、狭い帯域
フィルタ2を使用してろ波するのに有効である。基本的
には、このアーキテクチャ1は、少なくとも7ビットで
コード化されるデジタル信号Sで動作するようになって
おり、且つ所定個数のプログラマブル・デジタル・フィ
ルタ(PFP)2を備える。このようなフィルタ2の構
造自体は周知で、例えば本特許出願人によるイタリア特
許願第22954−A188に述べられている。
ろ波方法を説明するブロック図である。図において1は
デジタル・フィルタ・アーキテクチャであって、高いダ
イナミック・レンジををもつデジタル信号を、狭い帯域
フィルタ2を使用してろ波するのに有効である。基本的
には、このアーキテクチャ1は、少なくとも7ビットで
コード化されるデジタル信号Sで動作するようになって
おり、且つ所定個数のプログラマブル・デジタル・フィ
ルタ(PFP)2を備える。このようなフィルタ2の構
造自体は周知で、例えば本特許出願人によるイタリア特
許願第22954−A188に述べられている。
【0010】各フィルタ2は、一定のサンプリング信号
x(n)を入力として、且つ所定の周波数応答特性を持
つ他のサンプリング信号y(n)を出力する。フィルタ
2はいわゆるリニア・フェーズFIR(有限性インパル
ス応答)型のものであって、これはそれぞれの個別時点
にて入力信号x(n)と出力信号y(n)が下記の関係
を持つことを意味する。
x(n)を入力として、且つ所定の周波数応答特性を持
つ他のサンプリング信号y(n)を出力する。フィルタ
2はいわゆるリニア・フェーズFIR(有限性インパル
ス応答)型のものであって、これはそれぞれの個別時点
にて入力信号x(n)と出力信号y(n)が下記の関係
を持つことを意味する。
【0011】
【数1】
【0012】式(1)から推論できるように、出力信号
y(n)は現在と過去の入力サンプルだけに依存する。
係数a(i)は有限数Nであり且つフィルタ2のパルス
に対する応答から得ることができる。更に、フィルタ2
は、いわゆる伝達関数H(z)によって同定され得る。
この伝達関数H(z)は複素変数zの関数として表現さ
れ、且つ一連の入力サンプリング信号x(nT)の変換
Zに対する一連の出力サンプリング信号y(nT)の変
換Zの比H(z)、として定義される。この伝達関数の
回路レベルでの演繹的推論によれば、フィルタ2を単一
のPFP集積回路として実施することを実際に可能と
し、もって各入力信号x(n)に対して式(1)で定め
られた出力信号y(n)を発生させる。
y(n)は現在と過去の入力サンプルだけに依存する。
係数a(i)は有限数Nであり且つフィルタ2のパルス
に対する応答から得ることができる。更に、フィルタ2
は、いわゆる伝達関数H(z)によって同定され得る。
この伝達関数H(z)は複素変数zの関数として表現さ
れ、且つ一連の入力サンプリング信号x(nT)の変換
Zに対する一連の出力サンプリング信号y(nT)の変
換Zの比H(z)、として定義される。この伝達関数の
回路レベルでの演繹的推論によれば、フィルタ2を単一
のPFP集積回路として実施することを実際に可能と
し、もって各入力信号x(n)に対して式(1)で定め
られた出力信号y(n)を発生させる。
【0013】フィルタ2への信号入力はA0,・・・・
・A7で表されるが、デジタル出力はO0・・・・・O15
で表される。都合の良いことには、アーキテクチャ1は
下記の式(2)
・A7で表されるが、デジタル出力はO0・・・・・O15
で表される。都合の良いことには、アーキテクチャ1は
下記の式(2)
【0014】m=2(d-n+1) (2)
【0015】で表された多数のフィルタ2を含む。たゞ
し、dは入力信号中のビット数であり、そしてnはフィ
ルタ2への入力ビット数である。
し、dは入力信号中のビット数であり、そしてnはフィ
ルタ2への入力ビット数である。
【0016】この発明を例示するために、現在望ましい
と考えられるが、これだけに限定されないフィルタ2の
例を参照されたい。このフィルタ2への変更は本発明方
法の特色を良く際立たせることができる。
と考えられるが、これだけに限定されないフィルタ2の
例を参照されたい。このフィルタ2への変更は本発明方
法の特色を良く際立たせることができる。
【0017】この発明のアーキテクチャは各フィルタ2
の能力を利用して、フィルタ2の入力端子Cに印加され
る信号で選択されるべき異なる伝達関数に従って量子化
されるデジタル信号を扱う。
の能力を利用して、フィルタ2の入力端子Cに印加され
る信号で選択されるべき異なる伝達関数に従って量子化
されるデジタル信号を扱う。
【0018】図5に示した実施例では、7ビットの入力
信号を考察する。式(2)から明らかなように、単一の
フィルタ2が必要であるが、図1の従来技術では4個必
要である。信号S1はフィルタ2の入力端子A0〜A6に
印加される。フィルタ2は、スイッチ3の入力側をアド
レス指定する16ビットの信号S2を出力する。
信号を考察する。式(2)から明らかなように、単一の
フィルタ2が必要であるが、図1の従来技術では4個必
要である。信号S1はフィルタ2の入力端子A0〜A6に
印加される。フィルタ2は、スイッチ3の入力側をアド
レス指定する16ビットの信号S2を出力する。
【0019】この実施例ではフィルタ2から直接取り出
される信号S2の特徴は、フィルタ2のろ波区分A(タ
イプ6、すなわち信号C=5)によって行われた変換及
びろ波区分B(タイプ7、すなわち信号C=6)によっ
て行われた変換を交互に表すことから成る。出力信号S
2は下記の式で表せる。
される信号S2の特徴は、フィルタ2のろ波区分A(タ
イプ6、すなわち信号C=5)によって行われた変換及
びろ波区分B(タイプ7、すなわち信号C=6)によっ
て行われた変換を交互に表すことから成る。出力信号S
2は下記の式で表せる。
【0020】
【数2】
【0021】更に、変換の有効値はゼロ係数と交代し、
これによりフィルタ2の応答は図3と図4のように出現
する。
これによりフィルタ2の応答は図3と図4のように出現
する。
【0022】スイッチ3には、加算回路5と遅延回路4
に交互に信号S3をアドレス指定するタスクが割り当て
られる。遅延回路4は、2つの伝達関数A及びB(タイ
プ6及びタイプ7)のどちらかによりフィルタ2が信号
を処理するのに要する時間に等しい遅延時間を導入す
る。従って、加算回路5には、信号S1自体から発生さ
れたような信号S2とろ波機能A,Bでそれぞれ変換さ
れたような信号S2とを加算することによって最終信号
を再構成するタスクが割り当てられる。
に交互に信号S3をアドレス指定するタスクが割り当て
られる。遅延回路4は、2つの伝達関数A及びB(タイ
プ6及びタイプ7)のどちらかによりフィルタ2が信号
を処理するのに要する時間に等しい遅延時間を導入す
る。従って、加算回路5には、信号S1自体から発生さ
れたような信号S2とろ波機能A,Bでそれぞれ変換さ
れたような信号S2とを加算することによって最終信号
を再構成するタスクが割り当てられる。
【0023】クロック信号CKは、ろ波モードを(ci
=5からci=6へ交互に)切り換え且つスイッチ3を
駆動するために使用される。スイッチ3からの出力信号
S3は下記の式(5)のようにフィルタ全伝達関数を表
す。
=5からci=6へ交互に)切り換え且つスイッチ3を
駆動するために使用される。スイッチ3からの出力信号
S3は下記の式(5)のようにフィルタ全伝達関数を表
す。
【0024】
【数3】
【0025】なお、多数の有効値は、2つの伝達関数の
各々の有効値の和に等しい。
各々の有効値の和に等しい。
【0026】考察中の例では、フィルタ2の現実施例に
よって処理された対称信号のために、単一のフィルタ2
を使用して63の有効値を得ることができる。通常、3
2を越えない係数(タイプ6,ci=5→31;タイプ
7,ci=6→32)を発生させることに注目された
い。図5の例におけるように、7ビットのコードを持つ
入力信号S1が選択され、これは式(1)により唯一の
フィルタ2しか要しないことを導き出す。
よって処理された対称信号のために、単一のフィルタ2
を使用して63の有効値を得ることができる。通常、3
2を越えない係数(タイプ6,ci=5→31;タイプ
7,ci=6→32)を発生させることに注目された
い。図5の例におけるように、7ビットのコードを持つ
入力信号S1が選択され、これは式(1)により唯一の
フィルタ2しか要しないことを導き出す。
【0027】更なる例示のために、入力信号が8ビット
である場合の例を図7に示し説明する。式(2)から分
かるように、図1に示した従来技術が4個のフィルタ2
を必要とするのに対し、こゝでは2個しか必要としな
い。もう少し詳しく説明すると、図7に示された構成は
図5を簡単化したものであって、こゝではフィルタ2の
特定機能が出力信号S2のタイミングに関係付けられる
ことに鑑みて、スイッチ3及び遅延回路4を省略でき
る。
である場合の例を図7に示し説明する。式(2)から分
かるように、図1に示した従来技術が4個のフィルタ2
を必要とするのに対し、こゝでは2個しか必要としな
い。もう少し詳しく説明すると、図7に示された構成は
図5を簡単化したものであって、こゝではフィルタ2の
特定機能が出力信号S2のタイミングに関係付けられる
ことに鑑みて、スイッチ3及び遅延回路4を省略でき
る。
【0028】第1のフィルタ2がろ波Aモード(タイプ
6,ci=5)で定期的に作動し且つ第2のフィルタ2
がBモード(タイプ7,ci=6)でろ波するために定
期的に選択されるので、クロック信号CKはもはやろ波
モード(AからB、すなわちタイプ6からタイプ7)の
切り換えのために使用されない。
6,ci=5)で定期的に作動し且つ第2のフィルタ2
がBモード(タイプ7,ci=6)でろ波するために定
期的に選択されるので、クロック信号CKはもはやろ波
モード(AからB、すなわちタイプ6からタイプ7)の
切り換えのために使用されない。
【0029】
【発明の効果】上述したアーキテクチャ及びろ波方法
は、入力信号Sが7ビットでコード化されている場合に
特に利点がある。その場合、単一のフィルタで、極めて
短時間に高いろ波精度を充分に提供する。もちろん、入
力信号のための増大されたダイナミック・レンジは回路
の複雑さを付加するが、フィルタ2を備えた集積回路を
かなり低い価格で入手できることを見過すべきではな
い。従って、この発明のろ波方法は、設計及び生産の両
面ではるかに高価になる別な解決策に比べて、信頼性の
はっきりしている複数個の集積化されたフィルタを使用
させる点に主な利点がある。
は、入力信号Sが7ビットでコード化されている場合に
特に利点がある。その場合、単一のフィルタで、極めて
短時間に高いろ波精度を充分に提供する。もちろん、入
力信号のための増大されたダイナミック・レンジは回路
の複雑さを付加するが、フィルタ2を備えた集積回路を
かなり低い価格で入手できることを見過すべきではな
い。従って、この発明のろ波方法は、設計及び生産の両
面ではるかに高価になる別な解決策に比べて、信頼性の
はっきりしている複数個の集積化されたフィルタを使用
させる点に主な利点がある。
【図1】従来技術に係るデジタル信号をろ波する方法を
説明するブロック図である。
説明するブロック図である。
【図2】デジタル・フィルタの詳しいブロック図であ
る。
る。
【図3】第1の伝達関数のための、図2のフィルタの応
答を示す図である。
答を示す図である。
【図4】第2の伝達関数のための、図2のフィルタの応
答を示す図である。
答を示す図である。
【図5】この発明を実施したデジタル・フィルタ・アー
キテクチャのブロック図である。
キテクチャのブロック図である。
【図6】この発明に係るろ波構成の制御信号パターンを
示す図である。
示す図である。
【図7】この発明に係るデジタル・フィルタ・アーキテ
クチャの他の実施例を示すブロック図である。
クチャの他の実施例を示すブロック図である。
2 フィルタ 3 スイッチ 4 遅延回路 5 加算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレッサンドロ・クレモネーシ イタリア国、20079 エッセ・アンジェ ロ・ロディジャーノ、ヴィア・カブリー ニ 89 (56)参考文献 特開 平3−261213(JP,A) 特開 平4−239245(JP,A) 特開 昭59−162471(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03H 17/00 - 17/08
Claims (7)
- 【請求項1】 高いダイナミック・レンジを持つデジタ
ル入力信号をろ波してデジタル出力信号を得るためのろ
波方法であって、前記デジタル入力信号(S1)を第1のろ波動作を用い
てろ波し、第1のろ波された信号を提供する第1のろ波
ステップと、 前記デジタル入力信号を第2のろ波動作を用いてろ波
し、第2のろ波された信号を提供する第2のろ波ステッ
プと、 前記各ろ波動作による前記第1および第2のろ波された
信号を加算して前記デジタル出力信号(S2)を提供す
るステップと を備えたろ波方法において、 前記第1および第2のろ波ステップは、単一のプログラ
マブル・フィルタ(2)を用いて実行され、 前記第1および第2のろ波された信号は、クロック信号
(CK)に従う時分割で、前記プログラマブル・フィル
タの出力端子に交互に表れる ことを特徴とするろ波方
法。 - 【請求項2】 前記パルスに対する応答の有効サンプル
間にゼロ値が挿入されたことを特徴とする請求項1のろ
波方法。 - 【請求項3】 前記プログラマブル・フィルタ(2)
は、全ての可能な入力値と、行われたろ波モードの各々
のためパルスに対する応答に関連させられた係数との乗
算結果を含むことを特徴とする請求項1のろ波方法。 - 【請求項4】 種々のろ波動作中にろ波された信号は、
適切な調整後に加算されて、フィルタ全ろ波作用の全結
果を供給することを特徴とする請求項1のろ波方法。 - 【請求項5】 デジタル入力信号をろ波してデジタル出
力信号を得るための高分解能のデジタル・フィルタ・ア
ーキテクチャであって、 プログラマブル・デジタル・フィルタ(2)と、 前記プログラマブル・デジタル・フィルタ内の少なくと
も1個の記憶構造とを備え、 前記プログラマブル・デジタル・フィルタは、交互に選
択可能な第1および第 2のろ波モードと、前記デジタル
入力信号を受信する入力端子と、前記デジタル出力信号
を提供する出力端子とを有し、 前記記憶構造は、前記デジタル入力信号を前記デジタル
出力信号(S2)に変換するために、サンプリングされ
たデジタル入力信号(S1)を入力信号として受信し、 前記デジタル出力信号は、所定の周波数応答特性を有す
る 型式のデジタル・フィルタ・アーキテクチャにおい
て、クロック信号(CK)により選択された第1および第2
のろ波モードに従って、前記プログラマブル・デジタル
・フィルタから、第1および第2のろ波された信号を、
出力信号として提供させるための手段(C)と、 前記クロック信号(CK)によって制御され、第1の出
力信号に対する第1および第2のろ波された信号と、第
2の出力信号に対する第2のろ波された信号とを検出す
るためのスイッチ(3)と、 前記第1のろ波された信号を遅延するための遅延回路
(4)と、 前記第1および第2のろ波された信号を受信する第1お
よび第2の入力端子を有し、それらの信号を加算して前
記デジタル出力信号を得るための加算回路(5)と を更に備えた ことを特徴とするデジタル・フィルタ・ア
ーキテクチャ。 - 【請求項6】 前記記憶構造は、全ての可能な入力値
と、各ろ波モードのための入力パルスに対する応答に関
連させられた係数との積を含み且つ選択されたろ波シー
ケンスに従って周期的にアドレス決定されるルックアッ
プ・テーブルであることを特徴とする請求項5のデジタ
ル・フィルタ・アーキテクチャ。 - 【請求項7】 制御信号のレート及び前記記憶構造への
アドレス決定は、前記入力信号のレートのn倍であり、
nは1個の同一プムログラム・フィルタによって行われ
るべきろ波動作の数であることを特徴とする請求項5の
デジタル・フィルタ・アーキテクチャ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT93830031.6 | 1993-01-29 | ||
EP93830031A EP0608664B1 (en) | 1993-01-29 | 1993-01-29 | Method of filtering high resolution digital signals and corresponding architecture of digital filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06350399A JPH06350399A (ja) | 1994-12-22 |
JP3320542B2 true JP3320542B2 (ja) | 2002-09-03 |
Family
ID=8215112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00865394A Expired - Fee Related JP3320542B2 (ja) | 1993-01-29 | 1994-01-28 | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5594677A (ja) |
EP (1) | EP0608664B1 (ja) |
JP (1) | JP3320542B2 (ja) |
DE (1) | DE69324789T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813301A1 (en) * | 1996-06-10 | 1997-12-17 | TOSHIBA Electronics Europe GmbH | Adaptive digital filter |
US6000834A (en) * | 1997-08-06 | 1999-12-14 | Ati Technologies | Audio sampling rate conversion filter |
TW417082B (en) * | 1997-10-31 | 2001-01-01 | Yamaha Corp | Digital filtering processing method, device and Audio/Video positioning device |
US6898281B1 (en) | 2000-01-05 | 2005-05-24 | Lucent Technologies Inc. | System and method for filtering echo/NEXT signal interferrence |
EP3361269B1 (en) * | 2017-02-10 | 2022-03-30 | Rohde & Schwarz GmbH & Co. KG | Dynamic measuring system and method for probing a dynamic data signal |
RU2710295C1 (ru) * | 2018-11-06 | 2019-12-25 | Акционерное Общество "Концерн "Океанприбор" | Активный RC-фильтр нижних частот |
RU2697944C1 (ru) * | 2019-02-25 | 2019-08-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Полосовой фильтр второго порядка с независимой подстройкой основных параметров |
RU2701038C1 (ru) * | 2019-02-27 | 2019-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Полосовой фильтр на двух операционных усилителях с независимой подстройкой основных параметров |
RU2704530C1 (ru) * | 2019-03-07 | 2019-10-29 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Широкополосный полосовой фильтр с независимой подстройкой частоты полюса, затухания полюса и коэффициента передачи |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2095067B (en) * | 1981-03-12 | 1984-10-03 | Standard Telephones Cables Ltd | Digital filter arrangement |
JPS5952911A (ja) * | 1982-09-20 | 1984-03-27 | Nec Corp | トランスバ−サル・フイルタ |
US4703447A (en) * | 1985-04-05 | 1987-10-27 | The Grass Valley Group, Inc. | Mixer controlled variable passband finite impulse response filter |
GB8511835D0 (en) * | 1985-05-10 | 1985-06-19 | British Telecomm | Adaptive digital filter |
JP2639543B2 (ja) * | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | デジタル・フィルタ装置 |
US4872127A (en) * | 1988-01-07 | 1989-10-03 | Magnetek, Inc. | Ripple rejection filter |
JP2870756B2 (ja) * | 1988-04-20 | 1999-03-17 | 株式会社リコー | 空間フィルタ画像処理装置 |
SE467680B (sv) * | 1990-12-19 | 1992-08-24 | Johan Hellgren | Digital filterbank med minskad effektfoerbrukning |
JP2968350B2 (ja) * | 1991-01-11 | 1999-10-25 | 三菱電機株式会社 | 直交変調回路 |
US5339264A (en) * | 1992-07-27 | 1994-08-16 | Tektronix, Inc. | Symmetric transposed FIR digital filter |
MY111506A (en) * | 1992-07-29 | 2000-07-31 | Thomson Consumer Electronics Inc | Fir filter apparatus for processing of time division multiplexed signals |
US5388062A (en) * | 1993-05-06 | 1995-02-07 | Thomson Consumer Electronics, Inc. | Reconfigurable programmable digital filter architecture useful in communication receiver |
US5379242A (en) * | 1993-09-01 | 1995-01-03 | National Semiconductor Corporation | ROM filter |
-
1993
- 1993-01-29 DE DE69324789T patent/DE69324789T2/de not_active Expired - Fee Related
- 1993-01-29 EP EP93830031A patent/EP0608664B1/en not_active Expired - Lifetime
-
1994
- 1994-01-28 US US08/189,271 patent/US5594677A/en not_active Expired - Lifetime
- 1994-01-28 JP JP00865394A patent/JP3320542B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0608664B1 (en) | 1999-05-06 |
DE69324789D1 (de) | 1999-06-10 |
EP0608664A1 (en) | 1994-08-03 |
DE69324789T2 (de) | 1999-09-16 |
JPH06350399A (ja) | 1994-12-22 |
US5594677A (en) | 1997-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4777612A (en) | Digital signal processing apparatus having a digital filter | |
EP0305864B1 (en) | Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor | |
JPH07297680A (ja) | デジタルフィルタ及びデジタル信号のフィルタリング方法 | |
US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
JP3320542B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
US5528527A (en) | Sampling frequency converter | |
JP3394080B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ | |
US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
JP2003158445A (ja) | N次デジタルfirフィルタ及びフィルタリング方法 | |
JP3258938B2 (ja) | デシメーションフィルタ | |
JPH08204506A (ja) | 補間回路および補間方式 | |
JPH0555875A (ja) | デイジタルフイルタ | |
JPH0716145B2 (ja) | ディジタルトランスバーサルフィルタ | |
JPH06112769A (ja) | ディジタルフィルタ | |
JP2880580B2 (ja) | 非巡回型デジタルフィルター回路 | |
KR100267251B1 (ko) | 유한임펄스응답필터소형화장치및방법 | |
JP2628506B2 (ja) | ディジタルフィルタ | |
JP2590291B2 (ja) | 切換型iirフィルタ | |
JPS6229219A (ja) | アナログ信号の標本化回路 | |
JPH08335850A (ja) | 簡易デジタルフィルタ | |
JPH0738566B2 (ja) | デイジタルフイルタ | |
JP2590292B2 (ja) | 切換型iirフィルタ | |
JPH05259814A (ja) | ディジタルフィルタ | |
JPS62274911A (ja) | オ−バサンプリングデイジタルフイルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |