JPH0719170B2 - プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法 - Google Patents
プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法Info
- Publication number
- JPH0719170B2 JPH0719170B2 JP62270982A JP27098287A JPH0719170B2 JP H0719170 B2 JPH0719170 B2 JP H0719170B2 JP 62270982 A JP62270982 A JP 62270982A JP 27098287 A JP27098287 A JP 27098287A JP H0719170 B2 JPH0719170 B2 JP H0719170B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence program
- input
- programmable controller
- execution
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラにおけるシー
ケンスプログラムのデバッグ方法に関するものである。
ケンスプログラムのデバッグ方法に関するものである。
第２図は例えば従来のプログラマブルコントローラにお
けるシーケンスプログラムのデバッグ方法が適用された
プログラマブルコントローラの制御系を示す構成図であ
り、図において、（１）はプログラマブルコントローラ
を動作させるたのシーケンスプログラム作成、入出力の
状態をモニタ、又プログラムに関係なく入出力を強制的
にON,OFFできる機能を有した周辺装置、（２）はシーケ
ンスプログラムに従って入出力を制御するCPU、（2a）
はCPU（２）の一部を構成する演算部、（３）はCPU
（２）からの入出力指令によって実際に制御対象をON,O
FFするI/Oユニット、（４）はI/Oユニット（３）に接続
される制御対象である。
けるシーケンスプログラムのデバッグ方法が適用された
プログラマブルコントローラの制御系を示す構成図であ
り、図において、（１）はプログラマブルコントローラ
を動作させるたのシーケンスプログラム作成、入出力の
状態をモニタ、又プログラムに関係なく入出力を強制的
にON,OFFできる機能を有した周辺装置、（２）はシーケ
ンスプログラムに従って入出力を制御するCPU、（2a）
はCPU（２）の一部を構成する演算部、（３）はCPU
（２）からの入出力指令によって実際に制御対象をON,O
FFするI/Oユニット、（４）はI/Oユニット（３）に接続
される制御対象である。
次に動作について説明する。通常、最初にシーケンスプ
ログラムを作成した場合、プログラム中のバグを取るた
めにデバックを行う。このデバッグはI/Oユニット
（３）に制御対象（４）を接続して行う場合と接続しな
いで行う場合があるが、いきなり通常通りCPU（２）を
動作させても、プログラムのどの箇所が悪いのか判断が
できない。そこで、I/Oユニット（３）からの制御対象
の状態を検出する入力機器のオンオフ状態を示す信号、
例えば、入力信号を切っておき、CPU（２）を実行状態
にして周辺装置（１）からキー入力により模擬入力情
報、例えば、入力指令を与えてやることにより、順次出
力の状態を制御対象（４）の状態又はI/Oユニット
（３）の出力状態を示すLEDの状態などにより判断し、
プログラムをデバッグしていくという方法をとる。そし
てバグが発見された場合、プログラムを修正し、又最初
から順次入力指令を与えていくという上記方法をバグが
なくなるまでくり返す。
ログラムを作成した場合、プログラム中のバグを取るた
めにデバックを行う。このデバッグはI/Oユニット
（３）に制御対象（４）を接続して行う場合と接続しな
いで行う場合があるが、いきなり通常通りCPU（２）を
動作させても、プログラムのどの箇所が悪いのか判断が
できない。そこで、I/Oユニット（３）からの制御対象
の状態を検出する入力機器のオンオフ状態を示す信号、
例えば、入力信号を切っておき、CPU（２）を実行状態
にして周辺装置（１）からキー入力により模擬入力情
報、例えば、入力指令を与えてやることにより、順次出
力の状態を制御対象（４）の状態又はI/Oユニット
（３）の出力状態を示すLEDの状態などにより判断し、
プログラムをデバッグしていくという方法をとる。そし
てバグが発見された場合、プログラムを修正し、又最初
から順次入力指令を与えていくという上記方法をバグが
なくなるまでくり返す。
従来のプログラマブルコントローラは以上の様に構成さ
れているので、プログラムのデバッグ時に一度プログラ
ムを修正する度に最初からデバッグの終了した箇所ま
で、入力指令を順に与えなおしてやらなければならず、
更に、制御対象（４）が大きくなり、シーケンスプログ
ラムの容量も大きくなってくると、この作業は大変に時
間がかかるという問題点があった。
れているので、プログラムのデバッグ時に一度プログラ
ムを修正する度に最初からデバッグの終了した箇所ま
で、入力指令を順に与えなおしてやらなければならず、
更に、制御対象（４）が大きくなり、シーケンスプログ
ラムの容量も大きくなってくると、この作業は大変に時
間がかかるという問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、プログラムのデバッグ時に、プログラムを修正
した場合にも最初からキー入力を与えなおすというロス
をなくしデバッグ時間の短縮を図ることを目的とする。
もので、プログラムのデバッグ時に、プログラムを修正
した場合にも最初からキー入力を与えなおすというロス
をなくしデバッグ時間の短縮を図ることを目的とする。
また、この発明の別の目的は、上記目的に加えてキー入
力を与えなおしているときの入力指令の与えまちがいを
なくすことを目的とする。
力を与えなおしているときの入力指令の与えまちがいを
なくすことを目的とする。
この発明に係るプログラマブルコントローラにおけるシ
ーケンスプログラムのデバッグ方法は、シーケンスプロ
グラムの実行を開始する第１段階と、 制御対象の状態を検出する入力機器のオンオフ状態を示
す模擬入力情報を操作者が周辺装置を介して入力する
と、模擬入力情報がプログラマブルコントローラのCPU
に入力され、内部の出力接点、内部接点、タイマーなど
の情報を有するステータス情報をこのステータス情報を
最新のものから所定数遡ったものまで記憶可能なステー
タス記憶メモリに記憶させる動作がバグが発見されない
場合に繰り返し実行される第２段階と、 第２段階でバグが発見されれば操作者がシーケンスプロ
グラムの実行を停止し、シーケンスプログラムの修正を
行うとともに、ステータス記憶メモリに記憶されている
所定数のステータス情報のうちのいずれかにもとづき内
部の出力接点、内部接点、タイマーなどが設定された
後、シーケンスプログラムの実行を再開し、第２段階に
戻る第３段階と、 を有するようにしたものである。
ーケンスプログラムのデバッグ方法は、シーケンスプロ
グラムの実行を開始する第１段階と、 制御対象の状態を検出する入力機器のオンオフ状態を示
す模擬入力情報を操作者が周辺装置を介して入力する
と、模擬入力情報がプログラマブルコントローラのCPU
に入力され、内部の出力接点、内部接点、タイマーなど
の情報を有するステータス情報をこのステータス情報を
最新のものから所定数遡ったものまで記憶可能なステー
タス記憶メモリに記憶させる動作がバグが発見されない
場合に繰り返し実行される第２段階と、 第２段階でバグが発見されれば操作者がシーケンスプロ
グラムの実行を停止し、シーケンスプログラムの修正を
行うとともに、ステータス記憶メモリに記憶されている
所定数のステータス情報のうちのいずれかにもとづき内
部の出力接点、内部接点、タイマーなどが設定された
後、シーケンスプログラムの実行を再開し、第２段階に
戻る第３段階と、 を有するようにしたものである。
［作用］ この発明におけるプログラマブルコントローラにおける
シーケンスプログラムのデバッグ方法は、第１段階でシ
ーケンスプログラムの実行を開始され、第２段階で入力
機器のオンオフ状態を示す模擬入力情報を操作者が周辺
装置を介して入力すると、模擬入力情報がプログラマブ
ルコントローラのCPUに入力され、内部の出力接点、内
部接点、タイマーなどの情報を有するステータス情報を
このステータス情報を最新のものから所定数遡ったもの
まで記憶可能なステータス記憶メモリに記憶させる動作
がバグが発見されない場合に繰り返し実行され、第２段
階でバグが発見されれば操作者がシーケンスプログラム
の実行を停止し、シーケンスプログラムの修正を行うと
ともに、ステータス記憶メモリに記憶されている所定数
のステータス情報のうちのいずれかにもとづき内部の出
力接点、内部接点、タイマーなどが設定された後、シー
ケンスプログラムの実行を再開し、再び第２段階に戻
る。
シーケンスプログラムのデバッグ方法は、第１段階でシ
ーケンスプログラムの実行を開始され、第２段階で入力
機器のオンオフ状態を示す模擬入力情報を操作者が周辺
装置を介して入力すると、模擬入力情報がプログラマブ
ルコントローラのCPUに入力され、内部の出力接点、内
部接点、タイマーなどの情報を有するステータス情報を
このステータス情報を最新のものから所定数遡ったもの
まで記憶可能なステータス記憶メモリに記憶させる動作
がバグが発見されない場合に繰り返し実行され、第２段
階でバグが発見されれば操作者がシーケンスプログラム
の実行を停止し、シーケンスプログラムの修正を行うと
ともに、ステータス記憶メモリに記憶されている所定数
のステータス情報のうちのいずれかにもとづき内部の出
力接点、内部接点、タイマーなどが設定された後、シー
ケンスプログラムの実行を再開し、再び第２段階に戻
る。
以下、この発明の一実施例を図について説明する。第１
図において、従来例を示す第２図と同一の符号は同一部
分を示しているので説明は省略する。図において、（2
b）はCPU（２）内部の演算部（2a）とデータのやりとり
を行うステータス記憶メモリである。
図において、従来例を示す第２図と同一の符号は同一部
分を示しているので説明は省略する。図において、（2
b）はCPU（２）内部の演算部（2a）とデータのやりとり
を行うステータス記憶メモリである。
次に動作について第３図により説明する。制御対象
（４）はI/Oユニット（３）に接続してもしなくてもよ
い。又、I/Oユニット（３）からの入力信号は切ってお
く。次にCPU（２）にシーケンスプログラムを書き込
み、このシーケンスプログラムを実行させる（ステップ
S01）。
（４）はI/Oユニット（３）に接続してもしなくてもよ
い。又、I/Oユニット（３）からの入力信号は切ってお
く。次にCPU（２）にシーケンスプログラムを書き込
み、このシーケンスプログラムを実行させる（ステップ
S01）。
操作者が周辺装置（１）よりCPU（２）に入力指令を順
次、キー入力により与えていく。この時、CPU（２）は
内部に設けられたステータス記憶メモリ（2b）に入力指
令が変わる度にステータス情報の全部、または、一部を
記憶していく（ステップS02）。なお、ステータス情報
は内部の出力接点、内部接点、タイマーなどの情報であ
る。入力指令が一つ与えられるごとに一ステップ進むと
すると、最後のステップから何ステップ前まで記憶する
かはメモリ容量を大きくすればするほど、多くのステッ
プを記憶できる。途中でシーケンスプログラムにバグを
発見した場合（ステップS03）は、入力指令を与えるこ
とをやめ、シーケンスプログラムの実行を停止させ、シ
ーケンスプログラムの修正を行う（ステップS04）。修
正が終ったら再度、シーケンスプロクラムの実行を行う
が、この時ステータスをインシャライズするか、ステー
タス記憶メモリ（2b）に記憶されているステータス情報
により示される状態から実行する（ステップS05）か
は、モード切換によって行う。モード切換の方法はここ
では問題ではない。なお、ステータス記憶メモリ（2b）
に記憶されているステータス情報により示される状態か
ら実行する場合は、このステータス情報にもとづき内部
の出力接点、内部接点、タイマーなどが設定された後シ
ーケンスプログラムの実行に入る。又、最終ステップよ
り前のステップから実行を開始したい場合は周辺装置
（１）より所定のキー入力を行うことで、ステータス記
憶メモリ（2b）に記憶されている範囲内のいずれか任意
のステップから開始することが可能である。なお、シー
ケンスプログラムの実行再開後は、ステップS02に戻
り、デバッグが終了するまでデバッグを継続することは
言うまでもない。制御対象（４）が接続されているとき
には、開始するステップに相当するように、あらかじめ
機械の動作をそこまで進めておけばよい。
次、キー入力により与えていく。この時、CPU（２）は
内部に設けられたステータス記憶メモリ（2b）に入力指
令が変わる度にステータス情報の全部、または、一部を
記憶していく（ステップS02）。なお、ステータス情報
は内部の出力接点、内部接点、タイマーなどの情報であ
る。入力指令が一つ与えられるごとに一ステップ進むと
すると、最後のステップから何ステップ前まで記憶する
かはメモリ容量を大きくすればするほど、多くのステッ
プを記憶できる。途中でシーケンスプログラムにバグを
発見した場合（ステップS03）は、入力指令を与えるこ
とをやめ、シーケンスプログラムの実行を停止させ、シ
ーケンスプログラムの修正を行う（ステップS04）。修
正が終ったら再度、シーケンスプロクラムの実行を行う
が、この時ステータスをインシャライズするか、ステー
タス記憶メモリ（2b）に記憶されているステータス情報
により示される状態から実行する（ステップS05）か
は、モード切換によって行う。モード切換の方法はここ
では問題ではない。なお、ステータス記憶メモリ（2b）
に記憶されているステータス情報により示される状態か
ら実行する場合は、このステータス情報にもとづき内部
の出力接点、内部接点、タイマーなどが設定された後シ
ーケンスプログラムの実行に入る。又、最終ステップよ
り前のステップから実行を開始したい場合は周辺装置
（１）より所定のキー入力を行うことで、ステータス記
憶メモリ（2b）に記憶されている範囲内のいずれか任意
のステップから開始することが可能である。なお、シー
ケンスプログラムの実行再開後は、ステップS02に戻
り、デバッグが終了するまでデバッグを継続することは
言うまでもない。制御対象（４）が接続されているとき
には、開始するステップに相当するように、あらかじめ
機械の動作をそこまで進めておけばよい。
なお、上記実施例ではステータスの記憶場所がCPU
（２）内部になっているが、周辺装置（１）など、他の
要素に持たせても変わりがないことはいうまでもない。
（２）内部になっているが、周辺装置（１）など、他の
要素に持たせても変わりがないことはいうまでもない。
以上のように、この発明によれば第１段階でシーケンス
プログラムの実行を開始され、第２段階で入力機器のオ
ンオフ状態を示す模擬入力情報を操作者が周辺装置を介
して入力すると、模擬入力情報がプログラマブルコント
ローラのCPUに入力され、内部の出力接点、内部接点、
タイマーなどの情報を有するステータス情報をこのステ
ータス情報を最新のものから所定数遡ったものまで記憶
可能なステータス記憶メモリに記憶させる動作がバグが
発見されない場合に繰り返し実行され、第２段階でバグ
が発見されれば操作者がシーケンスプログラムの実行を
停止し、シーケンスプログラムの修正を行うとともに、
ステータス記憶メモリに記憶されている所定数のステー
タス情報のうちのいずれかにもとづき内部の出力接点、
内部接点、タイマーなどが設定された後、シーケンスプ
ログラムの実行を再開し、再び第２段階に戻るようにし
たので、シーケンスプログラムを修正する度に同じ入力
指令を始めから入力するという手間が省けるとともに、
停止させたステップから所定数ステップ遡ったステップ
までのいずれかのステップからシケンスプログラムの実
行を再開でき、デバッグの効率を向上できる効果があ
る。
プログラムの実行を開始され、第２段階で入力機器のオ
ンオフ状態を示す模擬入力情報を操作者が周辺装置を介
して入力すると、模擬入力情報がプログラマブルコント
ローラのCPUに入力され、内部の出力接点、内部接点、
タイマーなどの情報を有するステータス情報をこのステ
ータス情報を最新のものから所定数遡ったものまで記憶
可能なステータス記憶メモリに記憶させる動作がバグが
発見されない場合に繰り返し実行され、第２段階でバグ
が発見されれば操作者がシーケンスプログラムの実行を
停止し、シーケンスプログラムの修正を行うとともに、
ステータス記憶メモリに記憶されている所定数のステー
タス情報のうちのいずれかにもとづき内部の出力接点、
内部接点、タイマーなどが設定された後、シーケンスプ
ログラムの実行を再開し、再び第２段階に戻るようにし
たので、シーケンスプログラムを修正する度に同じ入力
指令を始めから入力するという手間が省けるとともに、
停止させたステップから所定数ステップ遡ったステップ
までのいずれかのステップからシケンスプログラムの実
行を再開でき、デバッグの効率を向上できる効果があ
る。
第１図はこの発明の一実施例によるプログラマブルコン
トローラにおけるシーケンスプログラムのデバッグ方法
が適用されたプログラマブルコントローラを示す制御系
の構成図、第２図は従来の制御系の構成図、第３図はこ
の発明の一実施例によるプログラマブルコントローラに
おけるシーケンスプログラムのデバッグ方法を示すフロ
ー図である。 図において、（2b）はステータス記憶メモリである。 なお、図中、同一符号は同一、又は相当部分を示す。
トローラにおけるシーケンスプログラムのデバッグ方法
が適用されたプログラマブルコントローラを示す制御系
の構成図、第２図は従来の制御系の構成図、第３図はこ
の発明の一実施例によるプログラマブルコントローラに
おけるシーケンスプログラムのデバッグ方法を示すフロ
ー図である。 図において、（2b）はステータス記憶メモリである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】シーケンスプログラムの実行を開始する第
１段階と、 制御対象の状態を検出する入力機器のオンオフ状態を示
す模擬入力情報を操作者が周辺装置を介して入力する
と、上記模擬入力情報がプログラマブルコントローラの
CPUに入力され、内部の出力接点、内部接点、タイマー
などの情報を有するステータス情報をこのステータス情
報を最新のものから所定数遡ったものまで記憶可能なス
テータス記憶メモリに記憶させる動作がバグが発見され
ない場合に繰り返し実行される第２段階と、 上記第２段階でバグが発見されれば操作者が上記シーケ
ンスプログラムの実行を停止し、シーケンスプログラム
の修正を行うとともに、上記ステータス記憶メモリに記
憶されている所定数の上記ステータス情報のうちのいず
れかにもとづき上記内部の出力接点、内部接点、タイマ
ーなどが設定された後、上記シーケンスプログラムの実
行を再開し、上記第２段階に戻る第３段階と、 を有することを特徴とするプログラマブルコントローラ
におけるシーケンスプログラムのデバッグ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270982A JPH0719170B2 (ja) | 1987-10-27 | 1987-10-27 | プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270982A JPH0719170B2 (ja) | 1987-10-27 | 1987-10-27 | プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01112403A JPH01112403A (ja) | 1989-05-01 |
| JPH0719170B2 true JPH0719170B2 (ja) | 1995-03-06 |
Family
ID=17493743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270982A Expired - Lifetime JPH0719170B2 (ja) | 1987-10-27 | 1987-10-27 | プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719170B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147205A (en) * | 1980-04-15 | 1981-11-16 | Mitsubishi Electric Corp | Software automatic testing system of programmable controller |
| JPS57147763A (en) * | 1981-03-07 | 1982-09-11 | Fujitsu Ltd | Evacuation restoring system of test program |
| JPS59208607A (ja) * | 1983-05-12 | 1984-11-27 | Toshiba Corp | デバツグ用簡易シミユレ−タ |
| JP2754528B2 (ja) * | 1984-08-28 | 1998-05-20 | 沖電気工業株式会社 | デバックモード切り替え処理方法 |
-
1987
- 1987-10-27 JP JP62270982A patent/JPH0719170B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01112403A (ja) | 1989-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPH0213321B2 (ja) | ||
| JPH0719170B2 (ja) | プログラマブルコントローラにおけるシーケンスプログラムのデバッグ方法 | |
| JP4131078B2 (ja) | ロボットコントローラ | |
| JP2581019B2 (ja) | シーケンスプログラムのデバッグ方法 | |
| JPS59114602A (ja) | プログラマブルコントロ−ラ | |
| JP3692990B2 (ja) | 数値制御装置 | |
| JPH11242509A (ja) | プログラマブルロジックコントローラ | |
| JP6823027B2 (ja) | 数値制御装置 | |
| JPS60243747A (ja) | システム・プログラム再立上げ方式 | |
| JPS6211920A (ja) | コマンドリカバリ方式 | |
| JPS6120900B2 (ja) | ||
| JPH07152416A (ja) | プログラム再開機能を備えた数値制御装置 | |
| JPS58158747A (ja) | プログラマブル・コントロ−ラ | |
| JPH06195210A (ja) | プログラム交換方式 | |
| JP2862151B2 (ja) | プログラマブルコントローラ | |
| JP3013619B2 (ja) | プログラマブル・コントローラ | |
| JP3384141B2 (ja) | プログラマブルコントローラ並びにプログラマブルコントローラ保守装置 | |
| JPH05282175A (ja) | プログラムディバッガ | |
| JPS61156339A (ja) | トレ−ス処理方式 | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH0433005A (ja) | Ｆａコントローラ | |
| JPH11282513A (ja) | サーボシステムコントローラ | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPH09305431A (ja) | デバッグ文取得方法 |