JPH01147636A - 障害発生時の処理再試行方式 - Google Patents
障害発生時の処理再試行方式Info
- Publication number
- JPH01147636A JPH01147636A JP62306521A JP30652187A JPH01147636A JP H01147636 A JPH01147636 A JP H01147636A JP 62306521 A JP62306521 A JP 62306521A JP 30652187 A JP30652187 A JP 30652187A JP H01147636 A JPH01147636 A JP H01147636A
- Authority
- JP
- Japan
- Prior art keywords
- retry
- processing
- address
- instruction
- retrial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000004044 response Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 2
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラムにより制御されるデータ処
理システムにおける障害発生時の処理再試行方式に関す
る。
理システムにおける障害発生時の処理再試行方式に関す
る。
えl且韮
マイクロプラグラムで制御されるデータ処理システムで
は、障害が発生した場合、以下に示す方法により処理を
再試行するようになっている。いま第5図に示す様に命
令M、Nの順で処理が実行されるような場合に、第6図
に示す如く命令Mの処理中に障害が発生した場合を考え
る。
は、障害が発生した場合、以下に示す方法により処理を
再試行するようになっている。いま第5図に示す様に命
令M、Nの順で処理が実行されるような場合に、第6図
に示す如く命令Mの処理中に障害が発生した場合を考え
る。
一般に再試行可能なフラグがあり、命令開始時にこのフ
ラグはセット(F=1>され、処理の途中でソフトウェ
アリソースを更新した等の理由により再試行が不可能と
なったときに、当該フラグはリセット(F=0)される
。いま、命令Mの処理中に障害が発生すると、その報告
が診断プロセッサに通知され、この診断プロセッサはそ
の障害がシステム全体に影響を及ぼす障害であるかどう
かを、障害発生時のシステム状態から判定する。
ラグはセット(F=1>され、処理の途中でソフトウェ
アリソースを更新した等の理由により再試行が不可能と
なったときに、当該フラグはリセット(F=0)される
。いま、命令Mの処理中に障害が発生すると、その報告
が診断プロセッサに通知され、この診断プロセッサはそ
の障害がシステム全体に影響を及ぼす障害であるかどう
かを、障害発生時のシステム状態から判定する。
システム全体に影響があれば、システムを停止するが、
そうでなければ障害を報告してきた処理装置に対して、
処理装置側の障害処理マイクロプラグラムを起動し、処
理装置から再試行成功または再試行不可の報告がくるの
を待つ。
そうでなければ障害を報告してきた処理装置に対して、
処理装置側の障害処理マイクロプラグラムを起動し、処
理装置から再試行成功または再試行不可の報告がくるの
を待つ。
障害処理プログラムはその障害が再試行可能かどうかを
7ラグFにて判断し、F=0(再試行不可)であれば、
オペレーティングシステムに再試行不可の障害が発生し
たことを報告する。同時に診断プロセッサに対しても再
試行不可を報告する。
7ラグFにて判断し、F=0(再試行不可)であれば、
オペレーティングシステムに再試行不可の障害が発生し
たことを報告する。同時に診断プロセッサに対しても再
試行不可を報告する。
F=1(再試行可)であれば、再試行実行フラグ(Rと
する)をR=1にセットして、命令Mを再度実行開始さ
せることになる。
する)をR=1にセットして、命令Mを再度実行開始さ
せることになる。
再試行実行フラグRは割込みフラグにもなっており、R
=1であれば命令Mの終了(再試行終了)後に割込み処
理を行う。割込み処理は診断プロセッサに再試行成功を
報告し、フラグRをリセット(R=O)する。その後、
次の命令Nが開始されることになる。
=1であれば命令Mの終了(再試行終了)後に割込み処
理を行う。割込み処理は診断プロセッサに再試行成功を
報告し、フラグRをリセット(R=O)する。その後、
次の命令Nが開始されることになる。
診断プロセッサは再試行成功報告を受けると障害処理を
終了し、再試行不可の報告を受けると再試行不可の処理
を行うことになる。もし定められた時間内にこれ等の報
告がなければ、再試行は失敗とみなして、再試行失敗時
の処理を行うのである。尚、第6図の例は再試行可でか
つ再試行成功の場合のフロー図である。
終了し、再試行不可の報告を受けると再試行不可の処理
を行うことになる。もし定められた時間内にこれ等の報
告がなければ、再試行は失敗とみなして、再試行失敗時
の処理を行うのである。尚、第6図の例は再試行可でか
つ再試行成功の場合のフロー図である。
第3図はこのような従来の再試行の処理を実行せしめる
従来例の回路を示したものである。レジスタ1は命令語
を保持するものであり、命令コードの一部2によりデコ
ーダ3がアクセスされる。
従来例の回路を示したものである。レジスタ1は命令語
を保持するものであり、命令コードの一部2によりデコ
ーダ3がアクセスされる。
このデコーダ3は各命令のマイクロプラグラムの先頭ア
ドレス部31と、制御情報部32とにより構成されてい
る。
ドレス部31と、制御情報部32とにより構成されてい
る。
レジスタ4は制御記憶5のアドレスを保持する ゛ア
ドレスレジスタであり、命令開始時は命令開始信@11
によりデコーダ3の先頭アドレス31がセットされ、ま
た割込み発生時にはレジスタ6にセットされている割込
み処理先頭アドレスがセットされる。
ドレスレジスタであり、命令開始時は命令開始信@11
によりデコーダ3の先頭アドレス31がセットされ、ま
た割込み発生時にはレジスタ6にセットされている割込
み処理先頭アドレスがセットされる。
制御記憶5には制御情報部51とネタストアドレス部5
2とにより構成されるマイクロプラグラムが格納されて
おり、アドレスレジスタ4のアドレスにより指示された
マイクロプラグラムのネタストアドレスが信号線104
を介してアドレスレジスタ4にセットされることにより
、次々とマイクロプラグラムが実行され、制御情報によ
り信号線106を介して処理装置(図示せず)がシーケ
ンス制御される。これにより、命令若しくは割込み処理
が実現されるのである。
2とにより構成されるマイクロプラグラムが格納されて
おり、アドレスレジスタ4のアドレスにより指示された
マイクロプラグラムのネタストアドレスが信号線104
を介してアドレスレジスタ4にセットされることにより
、次々とマイクロプラグラムが実行され、制御情報によ
り信号線106を介して処理装置(図示せず)がシーケ
ンス制御される。これにより、命令若しくは割込み処理
が実現されるのである。
尚、オアゲート7は命令開始信号11若しくは処理装置
からのアドレスセット信号16を2人力とするものでア
ドレスレジスタ4のセットタイミングを決定している。
からのアドレスセット信号16を2人力とするものでア
ドレスレジスタ4のセットタイミングを決定している。
この様な従来の命令の開始方法による再試行処理の場合
、再試行処理は必ず命令の先頭から行われることになる
。第4図はかかる命令再試行の過程を示したフローであ
り、(a)に示す如く再試行可能部分と再試行不可能部
分とからなる命令の場合を示している。
、再試行処理は必ず命令の先頭から行われることになる
。第4図はかかる命令再試行の過程を示したフローであ
り、(a)に示す如く再試行可能部分と再試行不可能部
分とからなる命令の場合を示している。
(b)、(c)に示す様に、再試行可の部分で障害が発
生すると、命令の先頭から再度処理が開始される。(d
)の如く再試行不可の部分で障害が発生すると、処理は
続行不可能となる。
生すると、命令の先頭から再度処理が開始される。(d
)の如く再試行不可の部分で障害が発生すると、処理は
続行不可能となる。
この様に従来の再試行の方式では、再試行可の部分の障
害では必ず命令の先頭から再試行が開始されるので、再
試行の処理時間が長くなるという欠点がある。また、再
試行不可の部分の障害では、再試行不可であるので、再
試行可の範囲が限定されてしまうという欠点がある。
害では必ず命令の先頭から再試行が開始されるので、再
試行の処理時間が長くなるという欠点がある。また、再
試行不可の部分の障害では、再試行不可であるので、再
試行可の範囲が限定されてしまうという欠点がある。
発明の目的
そこで、本発明はこのような従来のものの欠点を解決す
べくなされたものであって、その目的とすることろは、
再試行の処理時間を短iでき、かつ再試行の範囲を拡大
可能な障害発生時の処理再試行方式を提供することにあ
る。
べくなされたものであって、その目的とすることろは、
再試行の処理時間を短iでき、かつ再試行の範囲を拡大
可能な障害発生時の処理再試行方式を提供することにあ
る。
発明の構成
本発明によれば、再試行可能な処理中における障害の発
生に応答して当該処理の再試行を行うよう構成されたデ
ータ処理システムにおける処理再試行方式であって、再
試行の処理開始点を格納する格納手段と、処理中の所定
命令に応答して前記格納手段の格納内容を更新する更新
手段とを設け、障害発生に応答してそのときの前記格納
手段内の処理開始点から再試行を始めるようにしたこと
を特徴とする障害発生時の処理再試行方式が得られる。
生に応答して当該処理の再試行を行うよう構成されたデ
ータ処理システムにおける処理再試行方式であって、再
試行の処理開始点を格納する格納手段と、処理中の所定
命令に応答して前記格納手段の格納内容を更新する更新
手段とを設け、障害発生に応答してそのときの前記格納
手段内の処理開始点から再試行を始めるようにしたこと
を特徴とする障害発生時の処理再試行方式が得られる。
火蓋1
以下に本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の実施例のブロック図であり、第3図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
本実施例では、従来例の第3図の回路に一点鎖線で囲ん
だ部分の回路を付加したものである。
だ部分の回路を付加したものである。
再試行実行を示すフラグ(R)13によりセレクタ14
が制御されるようになっており、このセレクタ14はデ
コーダ3の先頭アドレス出力31とレジスタ17の出力
とを択一的にアドレスレジスタ4へ導出する。レジスタ
17はオアゲート111の出力タイミングに応答して外
部からの指令アドレス15若しくはデコーダ3の先頭ア
ドレス31をセットして保持する。
が制御されるようになっており、このセレクタ14はデ
コーダ3の先頭アドレス出力31とレジスタ17の出力
とを択一的にアドレスレジスタ4へ導出する。レジスタ
17はオアゲート111の出力タイミングに応答して外
部からの指令アドレス15若しくはデコーダ3の先頭ア
ドレス31をセットして保持する。
フラグ(R)13の出力はインバータゲート8を介して
アンドゲート9の1人力となっており、このアンドゲー
ト9の他入力には命令開始信号11が入力されている。
アンドゲート9の1人力となっており、このアンドゲー
ト9の他入力には命令開始信号11が入力されている。
このアンドゲート9の出力とオアゲート10の出力11
1がレジスタ17のセット入力となるのである。
1がレジスタ17のセット入力となるのである。
かかる構成において、フラグ13がR=Oのとき、命令
開始信号11に応答してアドレスレジスタ4にはデコー
ダ3内の先頭アドレス31がセットされると同時に、ゲ
ート8.9.10によりレジスタ17にも同じく先頭ア
ドレス31がセットされる。アドレスレジスタ4に先頭
アドレスがセットされた後の動作は前述の第3図(従来
例)の動作と同一であり、制御記憶5のマイクロプラグ
ラムが当該先頭アドレスから順次読出されて実行される
。
開始信号11に応答してアドレスレジスタ4にはデコー
ダ3内の先頭アドレス31がセットされると同時に、ゲ
ート8.9.10によりレジスタ17にも同じく先頭ア
ドレス31がセットされる。アドレスレジスタ4に先頭
アドレスがセットされた後の動作は前述の第3図(従来
例)の動作と同一であり、制御記憶5のマイクロプラグ
ラムが当該先頭アドレスから順次読出されて実行される
。
フラグ13がR=1のときの再試行命令開始動作は以下
の様になる。セレクタ14はR=1によりレジスタ17
の出力アドレスを選択するように制御され、命令開始信
号11によりアドレスレジスタ4にレジスタ17に保持
されているアドレスがセットされることになる。
の様になる。セレクタ14はR=1によりレジスタ17
の出力アドレスを選択するように制御され、命令開始信
号11によりアドレスレジスタ4にレジスタ17に保持
されているアドレスがセットされることになる。
ここで、レジスタ17はマイクロプラグラムの命令(コ
マンド)12によってもアドレス15をセット可能とな
っており、それ以外は常にホールドモードとされる。
マンド)12によってもアドレス15をセット可能とな
っており、それ以外は常にホールドモードとされる。
従って、第2図(a)に示す様なマイクロプラグラムを
実行する場合、命令Aのところでレジスタ17にアドレ
スAをセットする。このAはA以降に障害が発生したと
きにここから処理開始をすれば再試行できる開始点であ
る。命令Cのところではレジスタ17にBをセットし、
B−Cの処理を追加できるようにする。このBはC以降
に障害が生じたときにここからスタートすれば再試行可
能な開始点とする。
実行する場合、命令Aのところでレジスタ17にアドレ
スAをセットする。このAはA以降に障害が発生したと
きにここから処理開始をすれば再試行できる開始点であ
る。命令Cのところではレジスタ17にBをセットし、
B−Cの処理を追加できるようにする。このBはC以降
に障害が生じたときにここからスタートすれば再試行可
能な開始点とする。
すなわち、レジスタ17には、命令開始から命令Aの間
は先頭アドレス31が格納され、命令A〜Cの間はAが
格納され、命令Cから終了までの間はBが格納されるこ
とになる。
は先頭アドレス31が格納され、命令A〜Cの間はAが
格納され、命令Cから終了までの間はBが格納されるこ
とになる。
よって第2図(b)で示すポイントで障害が発生した場
合、再試行は命令の先頭から開始され、従来例と同じで
あるが、(C)で示すポイントで障害が発生した場合、
再試行はAから開始され、よって従来例に比し処理時間
が短縮される。また、(d)で示すポイントで障害が発
生した場合、再試行はBから開始され、回復処理が可能
となる。
合、再試行は命令の先頭から開始され、従来例と同じで
あるが、(C)で示すポイントで障害が発生した場合、
再試行はAから開始され、よって従来例に比し処理時間
が短縮される。また、(d)で示すポイントで障害が発
生した場合、再試行はBから開始され、回復処理が可能
となる。
回復処理は再試行不可となるポイントCの直前の状態に
するため、C以降に更新するソフトウェアリソースを更
新前のデータに戻す処理であり、実際にはCのポイント
で更新する前のデータを主記憶に格納しておき、B−C
の処理でC以降に更新したソフトウェアリソースを更新
前のデータに戻す処理となる。
するため、C以降に更新するソフトウェアリソースを更
新前のデータに戻す処理であり、実際にはCのポイント
で更新する前のデータを主記憶に格納しておき、B−C
の処理でC以降に更新したソフトウェアリソースを更新
前のデータに戻す処理となる。
発明の効果
以上述べた如く、本発明によれば、障害発生時の再試行
の処理時間が短縮可能となると共に、再試行可能範囲を
拡張できるという効果がある。
の処理時間が短縮可能となると共に、再試行可能範囲を
拡張できるという効果がある。
第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作を示すフロー図、第3図は従来の処理
再試行方式のブロック図、第4図は第3図のブロックの
動作を示すフロー図、第5図は一般的命令のフロー図、
第6図は障害発生時の再試行を説明するフロー図である
。 主要部分の符号の説明 3・・・・・・デコーダ 4・・・・・・アドレスレジスタ 5・・・・・・制御記憶 13・・・・・・再試行実行フラグ 17・・・・・・レジスタ
のブロックの動作を示すフロー図、第3図は従来の処理
再試行方式のブロック図、第4図は第3図のブロックの
動作を示すフロー図、第5図は一般的命令のフロー図、
第6図は障害発生時の再試行を説明するフロー図である
。 主要部分の符号の説明 3・・・・・・デコーダ 4・・・・・・アドレスレジスタ 5・・・・・・制御記憶 13・・・・・・再試行実行フラグ 17・・・・・・レジスタ
Claims (1)
- 再試行可能な処理中における障害の発生に応答して当該
処理の再試行を行うよう構成されたデータ処理システム
における処理再試行方式であつて、再試行の処理開始点
を格納する格納手段と、処理中の所定命令に応答して前
記格納手段の格納内容を更新する更新手段とを設け、障
害発生に応答してそのときの前記格納手段内の処理開始
点から再試行を始めるようにしたことを特徴とする障害
発生時の処理再試行方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306521A JPH01147636A (ja) | 1987-12-03 | 1987-12-03 | 障害発生時の処理再試行方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306521A JPH01147636A (ja) | 1987-12-03 | 1987-12-03 | 障害発生時の処理再試行方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01147636A true JPH01147636A (ja) | 1989-06-09 |
Family
ID=17958025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62306521A Pending JPH01147636A (ja) | 1987-12-03 | 1987-12-03 | 障害発生時の処理再試行方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01147636A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018187A (ja) * | 2009-07-09 | 2011-01-27 | Fujitsu Ltd | 試験方法、試験プログラム、試験装置、及び試験システム |
-
1987
- 1987-12-03 JP JP62306521A patent/JPH01147636A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018187A (ja) * | 2009-07-09 | 2011-01-27 | Fujitsu Ltd | 試験方法、試験プログラム、試験装置、及び試験システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
JPH044616B2 (ja) | ||
US4839895A (en) | Early failure detection system for multiprocessor system | |
EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
US10540222B2 (en) | Data access device and access error notification method | |
JP2001256044A (ja) | データ処理装置 | |
JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
JP2633874B2 (ja) | 増設処理方式 | |
JPS62107354A (ja) | マイクロプログラム制御装置 | |
JP2665039B2 (ja) | マイクロプログラム制御装置 | |
JPS6256544B2 (ja) | ||
JPS6130297B2 (ja) | ||
JPH02141833A (ja) | 情報処理装置 | |
JPH0367349A (ja) | プログラムローディング方式 | |
JPH039433A (ja) | 情報処理装置 | |
JPH06187183A (ja) | マルチプロセッサシステム | |
JPS6130296B2 (ja) | ||
JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
JPH04171539A (ja) | 二重化計算機システム | |
JPS6143739B2 (ja) | ||
JPH0675800A (ja) | 障害処理方式 | |
JPH04242437A (ja) | 制御メモリ誤り訂正装置 |