JPH07172990A - 半導体基板及び半導体装置 - Google Patents

半導体基板及び半導体装置

Info

Publication number
JPH07172990A
JPH07172990A JP5344941A JP34494193A JPH07172990A JP H07172990 A JPH07172990 A JP H07172990A JP 5344941 A JP5344941 A JP 5344941A JP 34494193 A JP34494193 A JP 34494193A JP H07172990 A JPH07172990 A JP H07172990A
Authority
JP
Japan
Prior art keywords
plane
channeling
ion implantation
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5344941A
Other languages
English (en)
Other versions
JP3145851B2 (ja
Inventor
Hiroshi Kitajima
洋 北島
Akiyoshi Kobayashi
明義 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34494193A priority Critical patent/JP3145851B2/ja
Priority to KR1019940035389A priority patent/KR0143374B1/ko
Publication of JPH07172990A publication Critical patent/JPH07172990A/ja
Priority to US08/767,039 priority patent/US5838058A/en
Application granted granted Critical
Publication of JP3145851B2 publication Critical patent/JP3145851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 本発明はシリコン製の半導体基板表面に垂直
にイオン注入をしても、面チャネリングが生じることの
ない半導体基板及びその半導体基板を用いた半導体装置
を提供することを目的とする。 【構成】 （１００）面近傍では（１００）タイプの結
晶面による面チャネリングがイオン注入の均一性を損な
うことから、（１００）面に直交する二つの面のそれぞ
れと３．５度以上の角度をなす結晶面方位に垂直な面を
基板の一主面とする。すなわち、装置へのセッティング
精度及び注入角のばらつきを考慮して領域１０４内の方
位を表面に有する基板を用いる。また、（１００）面か
ら１０度以内に方位を限定することにより、プロセス条
件を変更することなく、基板に垂直にイオン注入するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体基板及び半導体装
置に係り、特にシリコン製の半導体基板と、その半導体
基板を用いて形成された半導体装置に関する。
【０００２】イオン注入技術は現在の半導体装置を作製
する上で不可欠な技術である。とりわけ、シリコン製の
半導体装置の製造においては、不純物濃度とそのプロフ
ァイルや均一性の制御が極めて重要である。イオン注入
の制御性を妨げる要因の一つにチャネリングがある。チ
ャネリングは＜１００＞方向など低次の結晶軸に沿った
軸チャネリングと、（１００）面や（１１１）面など低
次の結晶面による面チャネリングとに便宜上分けること
ができる。
【０００３】（１００）基板に対して垂直にイオン注入
を行う場合を例にとると、（１００）面に直交する
【０００４】
【外２】 面及び（０１１）面の面チャネリングが支配的であり、
それ以外にも（０１０）面や（００１）面による面チャ
ネリングの影響もあり、それらが組み合わされて＜１０
０＞方向の軸チャネリングとなっている。イオン注入技
術が適用されて素子が形成されるシリンコン製の半導体
基板では、このようなチャネリングを避けることが必要
とされる。
【０００５】
【従来の技術】チャネリングを避けるために用いられて
いる従来の技術の一つに、半導体基板に対するイオン注
入を基板に垂直な方向からでなく、傾けた方向から行う
方法がある。例えば、結晶面方位（１００）面を主面と
する半導体基板を用いてイオン注入を行う場合には、チ
ャネリングを避けるためには、イオン注入方向を基板垂
直方向から７度程度傾ければ良いことは良く知られてお
り、注入領域の制御が厳しくない工程ではそのような方
法が用いられている。
【０００６】しかし、素子の微細化に伴ってイオン注入
領域の制御も厳密に行わなければならない工程が増加し
ている。そのような場合には、パターニングされたフォ
トレジストをマスクにして半導体基板にほぼ垂直方向か
らイオン注入を行う必要がある。そこで、従来より半導
体基板の主面を結晶面方位（１００）面に対し３度乃至
７度だけ傾斜させた半導体基板が知られている（特開平
４−３４３４７９号公報）。
【０００７】これにより、この半導体基板を用いて素子
を形成するには、基板垂直方向からイオン注入すること
ができる。これ以外にも、（１００）面近傍の表面方位
をもつ半導体基板として、面方位を＜１００＞方向に４
度傾けた基板が市販されており、この場合にも基板垂直
方向からイオン注入することができる。
【０００８】図１０は（１００）面近傍での結晶方位の
シリコン原子配列を示したものである。半導体基板での
方向は図１０（Ａ）に示すように、オリエンテーション
フラット（ＯＦ）方向を＜０１１＞方向としてある。図
１０（Ｂ）は（１００）面でのシリコン原子配列であ
り、同図（Ｃ）は＜００１＞方向に７度傾けた面でのシ
リコン原子配列、同図（Ｄ）は
【０００９】
【外３】 方向に７度傾けた面でのシリコン原子配列を示し、更に
同図（Ｅ）は外３に示した方向と３０度をなす方向に７
度傾けた面でのシリコン原子配列を示す。
【００１０】傾ける方向が外３に示した方向の場合に
は、７度傾けても（０１１）面が見通せることが、また
傾ける方向が＜００１＞の場合には、７度傾けても（０
１０）面が見通せることが図１０からわかる。従って、
（１００）面から表面方位を傾けて面チャネリングを抑
制するには、傾ける方向と角度が限定されなければ面チ
ャネリングの影響が生ずる可能性がある。
【００１１】このようなことを考えると、前記した特開
平４−３４３４７９号公報に開示された従来方法が有効
であるためには、いくつかの条件がある。例えば、ウェ
ルを形成する場合のように、イオン注入の後で高温、か
つ、長時間の熱処理が行われる場合が挙げられる。（１
００）面からある程度傾いた面にイオン注入を行うこと
によって＜１００＞方向の軸チャネリングが抑制され、
残っている注入不均一性も高温長時間の熱処理によって
緩和され、実用上問題のない程度の均一性が得られる。
【００１２】また、チャネリングは基板表面に酸化膜の
ような非晶質膜が形成されていても抑制される。金属な
どの汚染を避けるために、イオン注入時には表面に１０
０〜３００Å程度の酸化膜が形成されていることが多
い。基板表面に酸化膜が形成された状態で１００〜２０
０ｋｅＶ程度の比較的低いエネルギーでイオン注入が行
われる従来のプロセスでは、前記公報記載の従来技術が
有効性を発揮することと思われる。
【００１３】また、＜０１１＞方向に４度傾けた半導体
基板を用い、半導体基板に垂直方向からイオン注入を行
う場合にも、前記公報記載の従来技術と同様の効果があ
り、イオン注入時の基板表面にシリコン酸化膜などの非
晶質層があることやイオン注入後に高温、かつ、長時間
の熱処理があることによって比較的均一な不純物導入層
の形成が可能になる。
【００１４】
【発明が解決しようとする課題】ところで、近年になっ
て、シリコン基板内の不純物プロファイルをより制御
し、高性能の素子を形成する目的で、高エネルギーイオ
ン注入技術が使われるようになってきた。高エネルギー
イオン注入を行う場合、部分的にイオンが注入されるよ
うにするためのマスク材（例えばフォトレジスト）の厚
さは３〜４μｍに及ぶことがあり、基板垂直方向から７
度傾けてイオン注入を行うと、マスク端から０．５μｍ
程度の範囲にはイオン注入されない領域が生ずる。注入
領域のマージンを大きくとれない場合には、この未注入
領域をなくすべく、基板に垂直な方向からイオン注入を
行う必要がある。
【００１５】しかしながら、そのような場合に前記公報
記載の従来技術を適用しようとすると、以下の問題点が
顕在化する。すなわち、高エネルギーイオン注入技術を
利用する場合、基板内部深くに不純物プロファイルのピ
ークをもたせ、熱処理温度を従来より下げ、イオン注入
時の不純物プロファイルを壊さずに素子を作製する傾向
がある。その結果、イオン注入時の不均一性が素子特性
の不均一性に直結する傾向が強くなる。注入エネルギー
は３００ｋｅＶ〜３ＭｅＶ程度が使われるが、注入エネ
ルギーの増加に見合うほど厚い酸化膜を基板表面に形成
し、その非晶質層によってチャネリングを抑制するとい
う方法は現実的ではない。
【００１６】従って、高エネルギーイオン注入技術を使
う場合には、イオン注入装置、ウェハ径、注入イオン
種、注入エネルギー、熱処理条件などの注入条件によっ
て不均一性の程度が異なり、注入条件に応じてチャネリ
ングを抑制する必要性がある。
【００１７】注入イオン種と注入エネルギーの影響につ
いて説明すると、チャネリングの起こる角度範囲は注入
イオン種の質量が大きいほど大きく、また注入エネルギ
ーが小さいほど大きい。現実的な条件の範囲で比較的チ
ャネリングの影響を受け易い３００ｋｅＶ〜４００ｋｅ
Ｖの注入エネルギーでリンを注入する場合を例にとる
と、前記公報に示されている基板条件のうち、かなりの
範囲でチャネリングの影響を受ける。イオン注入装置に
もよるが、ビーム拡がりなどが比較的抑えられた装置で
あっても、８インチ基板上へのイオンの入射角度は±
１．０度程度を考えておく必要がある。
【００１８】例えば、４００ｋｅＶの注入エネルギーで
リンを注入する場合、前記外２に示した面や（０１１）
面によるチャネリングを抑制するためには、その面と少
なくとも０．９度以上の角度をなす方向からイオンが注
入されないとチャネリングの影響を受け、基板面内での
注入深さは不均一になる。
【００１９】従って、イオン注入方向と外２に示した面
や（０１１）面とのなす角度としては、３．５度（＝
１．６＋１．０＋０．９）程度以上が必要になる。将来
的には、イオン注入装置の改良によってこの角度が小さ
くなる可能性はあるが、１２〜１４インチといった大口
径基板の検討も開始されていることなどを考えると、
３．５度程度という角度は将来的にも大きくは変わらな
い。
【００２０】図１０（Ａ）に示した結晶方位に則して説
明すると、前記の外３に示した方向±３０程度の範囲に
３〜７度傾けた半導体基板を用いた場合には、チャネリ
ングの抑制はできず、基板内での注入深さの不均一性が
顕著になる。不純物濃度がピークを示す深さを例にとる
と、チャネリングの起きていない場所に比べ、少なくと
も２０％程度深いところに濃度ピークのある部分が８イ
ンチ基板内に生じた。（１００）面から＜００１＞方向
に４度傾けた半導体基板に対して同様の注入条件でイオ
ン注入を行った場合、濃度ピークの深さはチャネリング
のない部分に比べやはり２０％程度深くなつている領域
が生じた。
【００２１】一方、＜００１＞方向に４度傾けた半導体
基板を用いた場合は、注入方向が完全に制御できていれ
ば、イオン注入時に１度〜２度だけ適正な方向に傾ける
ことによって、マスクの影になって注入されない領域が
なく、チャネリングも無いイオン注入が可能になるよう
に見える。しかしながら、市販されている半導体基板の
オフ方向は完全には制御されているわけではなく、例え
ば＜００１＞方向にオフした基板と＜０１０＞方向にオ
フした基板とが混在しているのが実情である。
【００２２】図１１は前記公報記載の従来の半導体基板
の一例の表面方位範囲を説明するための平面図を示す。
この図は（１００）面近傍の結晶方位分布を示したもの
で、中心点は（１００）面に垂直な＜１００＞方向に対
応し、半径方向には傾ける角度をとってある。実線で示
す円１１０１は＜１００＞方向と角度３度をなす方位を
示し、点線で示す円１１０２は＜１００＞方向と角度７
度をなす方位を示す。
【００２３】シリコン製の半導体基板の表面方位が図１
１の領域１０２にあるときには、リンを３００ｋｅＶで
基板に対して垂直にイオン注入すると、完全にチャネリ
ングが生ずる。領域１０２に隣接する領域１０３は、い
くらかチャネリングが生じる方位範囲を示す。この領域
１０３は（０１０）面及び（００１）面とのなす角度が
３．５度以内の結晶方位の領域である。すなわち、シリ
コン製の半導体基板の表面方位が領域１０３の範囲内に
あるとき、領域１０２の場合ほどではないが、チャネリ
ングが起こらない場合に比べれば注入イオンは基板深く
まで達する部分があり、基板面内の注入深さは不均一に
なる。
【００２４】この従来技術では、領域１１０３の範囲に
ある結晶方位を表面にもつ半導体基板だけが、垂直にイ
オン注入してもチャネリングが避けられるだけであり、
実用的な観点に立つと、高エネルギーイオン注入を利用
する場合にチャネリングの問題が生ずる領域が多い。
【００２５】以上より、従来知られている半導体基板に
関しては、高エネルギーイオン注入時にマスク端の未注
入領域を無くすことを目的として、半導体基板に垂直あ
るいは垂直に近い方向からイオン注入を行うと、チャネ
リングの影響を避けることができず、イオン注入に不均
一性が生じる。従来、そのように不純物が不均一に注入
された半導体基板を用いて半導体装置を作製していいた
ため、特性が不均一になり、歩留りの低下を招いてい
る。
【００２６】本発明は以上の点に鑑みなされたもので、
表面に垂直にイオン注入をしても面チャネリングが生じ
ることのない半導体基板及びその半導体基板を用いた半
導体装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体基板は、結晶面方位（１００）面に
垂直な＜１００＞方向とのなす角度が１０度以下の範囲
にあり、かつ、（１００）面に直交する
【００２８】
【外４】 面及び（０１１）面の二つの面のそれぞれとのなす角度
が３．５度以上の範囲にある結晶面方位に垂直な面を一
主面に持つようにしたものである。
【００２９】また、本発明の半導体装置は、上記の本発
明の半導体基板上に、基板表面に対して垂直にイオン注
入するイオン注入技術を適用して素子を形成したもので
ある。
【００３０】
【作用】結晶面方位（１００）面近傍の表面方位を有す
る半導体基板に高エネルギーイオン注入を行う場合に
は、（１００）面と直交する上記の二つの面による面チ
ャネリングを抑制することにより、イオン注入の均一性
を確保することができる。結晶面方位（０１０）面など
の面チャネリングも懸念されるが、チャネリングの影響
は殆ど検出されず、実用上は問題にならない。
【００３１】リンやボロンをシリコン結晶に３００ｋｅ
Ｖ以上の高エネルギーでイオン注入する場合、（１０
０）面とイオン注入方向とのなす角度が３．５度程度以
上あれば、（１１０）タイプの格子面による面チャネリ
ングはほぼ起こらなくすることができる。ここで、（１
１０）面とイオン注入方向とのなす角度は、厳密にいえ
ばイオン注入方向のベクトルの（１１０）面への射影と
イオン注入方向とのなす角度である。
【００３２】（１００）面近傍の表面方位を有する半導
体基板では、（１００）面と直交する前記した二つの面
による面チャネリングを抑制することができる結晶方位
を一主面とする基板を用いることにより均一なイオン注
入層を得ることができる。前記した（１００）面と直交
する二つの面のそれぞれと３．５度以上の角度をなすと
いう条件は、例えば＜００１＞方向へ傾ける場合でいえ
ば約５度以上（３．５×√２）という条件にあたる。
【００３３】なお、現在のシリコン結晶の表面方位はほ
ぼ±０．５度の範囲で制御されているのが実状であり、
イオン注入に先立って表面方位の確認を行うわけにはい
かないので、±０．５度を見込んでおくべきである。現
実の結晶方位としては、前記外１、外２及び外４に示し
た面及び（０１１）面の二つの面と３．５度以上でよい
が、その条件を満たす結晶を得ようとすると、これら二
つの面と４．０度以上の範囲で結晶方位の指定をすべき
ことになる。この条件は、例えば＜００１＞方向へ傾け
る場合でいえば約５．７度以上の条件にあたる。
【００３４】本発明では結晶表面の方位を（１００）面
に垂直な＜１００＞方向とのなす角度が１０度以下とし
ているが、これは次の理由による。現在のシリコン半導
体素子の作製は（１００）面近傍の面方位を有する基板
を中心に行われており、結晶表面の方位がそれから大幅
にはずれると、プロセス条件が違ってきてデメリットの
方が大きくなるからである。
【００３５】例えば、移動度の異方性、熱酸化膜の厚
さ、形状加工時（特にウェットエッチング）の形状変
形、それに今後使われる頻度が高まると予想される選択
的な成膜（例えば選択的なエピタキシャル成長）等の際
に基板方位が大きく違うと影響が大きくなり、高エネル
ギーイオン注入が均一的に行われるメリットがあっても
デメリットの方が大きい。その意味で、他の低指数面の
影響を受けない角度範囲が約１０度以下である。
【００３６】シリコン基板の表面方位を請求項１に記載
した範囲に限定することで、従来のプロセス条件を変え
る必要がなく、基板表面に垂直に高エネルギーイオン注
入を行っても注入均一性を保つことができる。その結
果、本発明の半導体基板上に高エネルギーイオン注入を
用いて作成した素子の特性を均一に保つことができる。
【００３７】
【実施例】次に、本発明の実施例について説明する。図
１は本発明になる半導体基板の一実施例の表面方位範囲
を説明するための平面図を示す。この図は（１００）面
近傍の結晶方位分布を示したもので、中心点は（１０
０）面に垂直な＜１００＞方向に対応し、半径方向には
傾ける角度をとってある。点線で示す円１０１は（１０
０）面から＜１００＞方向に角度１０度をなす方位を示
す。（１００）面を主面とする半導体基板の方位との対
応は、図１の右下に示してある。
【００３８】シリコン製の半導体基板の表面方位が図１
の領域１０２にあるときには、リンを３００ｋｅＶで基
板に対して垂直にイオン注入すると、完全にチャネリン
グが生ずる。注入イオン種及び注入エネルギーに依存す
るが、イオン種がボロンの場合や、より高エネルギーで
の注入の場合には、領域１０２は狭まる傾向にある。従
って、領域１０２にある方位の基板でさえなければ、他
のイオン注入条件でも完全なチャネリングは生じない。
【００３９】領域１０２に隣接する領域１０３は、いく
らかチャネリングが生じる方位範囲を示す。この領域１
０３は（０１０）面及び（００１）面とのなす角度が
３．５度以内の結晶方位の領域である。すなわち、シリ
コン製の半導体基板の表面方位が領域１０３の範囲内に
あるとき、領域１０２の場合ほどではないが、チャネリ
ングが起こらない場合に比べれば注入イオンは基板深く
まで達する部分があり、基板面内の注入深さは不均一に
なる。例えば、前記の外３に示した方向±１０度程度の
方向に表面の方位を傾けた半導体基板の場合、オフ角度
（傾いている角度）がいくら大きくてもチャネリングが
生ずる。
【００４０】図１の範囲においては、領域１０２と領域
１０３以外の表面方位を有するシリコン製の半導体基板
に対し、垂直に高エネルギーイオン注入が行われるとき
は、チャネリングは生じない。しかし、イオン注入装置
への基板のセッティング精度（±１．０度）とイオンの
入射角のウェハ面内依存性（８インチ基板上で±１．６
度）があっても、なおかつチャネリングが生じないよう
に表面方位を限定することが実用的には必要である。そ
こまで考慮すると、図１に示す領域１０４に表面方位を
限定することによって、基板に垂直に高エネルギーイオ
ン注入を行ってもチャネリングが生ぜず、注入層の均一
性が口径８インチの半導体基板に対して保たれる。
【００４１】また、領域１０３と領域１０４の中間にあ
る領域１０５が２．６度（＝１．６＋１．０）に対応し
ている。本実施例で限定される表面方位に対応したオフ
角度を、図１に示した６方向に対して示すと、以下のよ
うになる。
【００４２】 ＜０１０＞方向のオフ角度は、 ５．０〜１０．０度 ＜０１１０＞方向のオフ角度は、５．６〜１０．０度 ＜０１５＞方向のオフ角度は、 ６．３〜１０．０度 ＜０１４＞方向のオフ角度は、 ６．９〜１０．０度 ＜０１３＞方向のオフ角度は、 ７．９〜１０．０度 ＜０２５＞方向のオフ角度は、 ９．０〜１０．０度 このオフ角度範囲は図１に矢印を付して示した６方向に
おける図１の領域１０４の範囲を示している。なお、
（１００）面の表面近傍の対称性を考慮すると、＜０１
０＞方向は＜００１＞方向、
【００４３】
【外５】 とそれぞれ等価である。
【００４４】従って、それらを併せ、図１の領域１０４
の範囲内の方位を表面方位として有するシリコン性の半
導体基板を用いることにより、基板に垂直に高エネルギ
ーイオン注入を行ってもチャネリングは生じない。この
領域１０４は結晶面方位（１００）面に垂直な＜１００
＞方向とのなす角度が１０度以下の範囲にあり、かつ、
前記（１００）面に直交する外１、外２及び外４に示し
た面及び（０１１）面の二つの面のそれぞれとのなす角
度が３．５度以上の範囲にある結晶面方位範囲を示して
いる。
【００４５】以上の条件は、性能（ビーム拡がりなど）
がかなり良いイオン注入装置を前提した値であり、ビー
ムがこれよりも拡がっているイオン注入装置を使用する
場合には、本実施例のうちでより高角度側に傾けた基板
を用いる必要がある。ビーム拡がりとして±２．４度あ
るイオン注入装置を使う場合には、（１１０）タイプの
面とのなす角度は４．３度以上必要になり、例えば＜０
１０＞方向のオフ角度としては６度程度が必要になる。
なお、図１１に示した従来の基板方位の範囲と比較する
とよくわかるように、チャネリングの問題が生じない領
域が大幅に増加している。
【００４６】図２（Ａ）は（１００）面を＜００１＞方
向に〜５．４度傾いた本発明の第１実施例の基板に対し
て、リンイオンを３００ｋｅＶで４×１０13ｃｍ-2だけ
注入した後、９５０℃で３０分の熱処理によって注入イ
オンの活性化を行った８インチ基板での層抵抗分布を示
す。同図（Ｂ）は＜００１＞方向に〜３．９度傾いた従
来の基板に対して同じイオン注入と熱処理を行った結果
を示す。基板のオフ角度は＜００１＞方向にオフされて
いるとみなし、Ｘ線を用いて層抵抗測定後に測定した値
である。各線は層抵抗が１％変化する毎に引かれてい
る。
【００４７】図２（Ａ）に示すオフ角度〜５．４度の基
板の層抵抗分布の場合、層抵抗のばらつき（標準偏差）
は０．６％であるのに対し、図２（Ｂ）に示すオフ角度
〜３．９度の場合、層抵抗のばらつき（標準偏差）は
１．０％である。用いたイオン注入装置の注入不均一性
に関する保証値は〜０．５％であるため、図２（Ａ）の
場合にはチャネリングの影響がほとんどないといえる。
これに対し、図２（Ｂ）の場合には、チャネリングの影
響を明らかに受けている。
【００４８】図３は図２（Ｂ）に示した基板でチャネリ
ングの影響がない部分の深さ方向キャリアプロファイル
３０１と、チャネリングの影響の大きい部分での深さ方
向キャリアプロファイル３０２を対比して示す。イオン
注入量が前記したように４×１０13ｃｍ-2と低く、９５
０℃の熱処理で活性化を行っているので、キャリアプロ
ファイルはほぼ不純物プロファイルと考えられる。層抵
抗としては、４１２Ω／□と３９６Ω／□程度の違いで
あるが、深さ方向のプロファイルではかなり異なること
が図３からわかる。
【００４９】層抵抗の違いは、キャリア濃度が１０17ｃ
ｍ-3台では移動度がキャリア濃度に比例しない（キャリ
ア濃度が２倍になっても層抵抗は半分まで下がらない）
ことに起因して生ずるため、層抵抗値はキャリアプロフ
ァイルの相違に比較的鈍感な値である。従って、層抵抗
の相違から受ける印象以上に素子特性に与える影響が大
きい。
【００５０】図４（Ａ）は（１００）面を＜０１５＞方
向に７度オフした本発明の第２実施例の基板に対して、
リンイオンを４００ｋｅＶで４×１０13ｃｍ-2だけ注入
した後、９５０℃で３０分の熱処理によって注入イオン
の活性化を行った８インチ基板での層抵抗分布を示す。
同図（Ｂ）は（１００）面からほぼ＜０１１＞方向に７
度オフした従来の基板に対して同じイオン注入と熱処理
を行った結果を示す。
【００５１】同図（Ａ）、（Ｂ）に示すように、表面方
位が（１００）面から同じ７度傾いた基板であるにも拘
らず、層抵抗の基板内分布は著しく異なり、図４（Ａ）
での基板では層抵抗の均一性が０．５％であるのに対
し、図４（Ｂ）の基板の場合は層抵抗の均一性が３．９
％である。図４（Ｂ）において、一方向に層抵抗が大き
く変化しているが、これは使用したイオン注入装置の特
性である。この図４（Ｂ）に示す層抵抗の分布から、図
４（Ｂ）の基板の場合には完全にチャネリングが生じて
いることは明らかである。
【００５２】図４（Ｂ）に示した基板において、最もチ
ャネリングが生じている中央部の深さ方向のキャリアプ
ロファイルを図５に５０１で示す。このキャリアプロフ
ァイル５０１はチャネリングが無い場合のピーク深さ〜
０．５μｍに比べ、０．２５μｍ以上深いところにピー
クを持ち、プロファイルも尾を引いている。
【００５３】以上の結果から、例えば（１００）面から
７度オフした基板であっても、オフ方向が適切でない場
合には、高エネルギーイオン注入によって著しいチャネ
リングが生じることが明らかであり、本実施例の有効性
が明らかである。
【００５４】図６は本発明の半導体装置の第１実施例の
断面構造を示す。本実施例は前記した本発明の半導体基
板上に、高エネルギーイオン注入によって固体撮像素子
の画素部を形成してなる半導体装置である。本実施例の
固体撮像素子の画素部は、ｎ型基板６０１上にｐ型ウェ
ル層６０２を高エネルギーイオン注入によって形成し更
にその中にｎ型のセンサ部６０３を高エネルギーイオン
注入によって形成する。
【００５５】また、このｎ型センサ部６０３に隣接し
て、ｐ型ウェル層６０２上にｐ型層６０４、ｎ型層６０
５、及びゲート酸化膜上のゲート電極６０６よりなる電
荷転送部が形成されている。また、ｎ型センサ部６０３
上にｐ+ 層６０７が形成されている。更に、６０８は二
酸化シリコン膜、６０９は遮光膜である。この画素部で
は、ｎ型センサ部６０３の中に入ってくる光によって発
生する電荷を、隣接する電荷転送部で順次転送する。こ
の画素部の感度はｎ型のセンサ部６０３が厚いほど大き
くなる。
【００５６】このような構造の固体撮像素子の画素部を
形成するのに高エネルギーイオン注入が利用される理由
は、ｐ型ウェル層６０２とｎ型センサ部６０３との接合
をしっかり形成したいこと、感度を上げるためにｎ型の
センサ部６０３を厚くしたいこと、隣接する電荷転送部
との間隔を狭くして集積度を上げたいことなどである。
【００５７】高エネルギーイオン注入によりｐ型ウェル
層６０２を形成するために、イオン注入後に比較的高温
で長時間の熱処理が行われるため、チャネリングの影響
が減少するが、そうであっても顕著なチャネリングが生
ずるかどうかで不純物濃度が違ってくる。これに対し、
ｎ型のセンサ部６０３のイオン注入後の熱処理は比較的
短時間であるため、チャネリングの影響を非常に受け
る。
【００５８】これらのｐ型ウェル層６０２の不純物濃度
と、ｎ型センサ部６０３形成時のイオン注入深さによっ
て、ｎ型センサ部６０３の厚さが決まる。例えば、ｎ型
センサ部６０３の形成時にチャネリングが生じている部
分があると、チャネリングの程度に応じてｎ型層が厚く
なり、その結果感度が高くなる。上記のチャネリングに
起因する感度のばらつきは、チップ毎だけでなく、極端
な場合にはチップ内でも発生する。人間の視覚は非常に
敏感であるため、チップ内での感度のばらつきが表示画
像に反映すると、画像のバックグラウンドに模様が見え
るような場合もある。
【００５９】図７は本発明の半導体装置の第１実施例を
従来装置と対比して示す断面図である。図７（Ａ）及び
（Ｂ）はそれぞれ本発明の半導体基板に垂直にイオン注
入することで形成される第１実施例の固体撮像素子の画
素部のばらつきを示し、同図（Ｃ）及び（Ｄ）はそれぞ
れ従来の半導体基板に垂直にイオン注入することで形成
される固体撮像素子の画素部のばらつきを模式的に示
す。
【００６０】図７（Ａ）及び（Ｂ）は例えば（１００）
面から＜００１＞方向に〜５．５度傾いたｎ型の半導体
基板６０１ａを用いて形成された固体撮像素子の画素部
を示し、この場合の基板６０１ａに垂直方向からの高エ
ネルギーイオン注入で形成されたｎ型センサ部は６０３
ａ及び６０３ｂで示すように厚さのばらつきは少なく、
その結果感度のばらつきは〜２％である。
【００６１】これに対し、例えば（１００）面を主面と
する従来の半導体基板６０１ｂを用い上記と同様にして
て形成された固体撮像素子の画素部においては、図７
（Ｃ）及び（Ｄ）に示す如く、そのｎ型センサ部６０３
ｃ及び６０３ｄの厚さのばらつきが大きく、その結果感
度のばらつきは〜１０％と大である。また、従来の半導
体基板として（１００）面から＜００１＞方向に〜４．
０度傾いた基板を用いた場合の感度ばらつきは〜４％
と、やはり大であった。
【００６２】図８は本発明の半導体装置の第２実施例の
断面構造を示す。本実施例は前記した本発明の半導体基
板上に、高エネルギーイオン注入によってＭＯＳ（Ｍｅ
ｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ト
ランジスタのウェルを形成したものである。ＭＯＳトラ
ンジスタのウェル形成は、単独で形成される場合もある
が、ｎ型ＭＯＳにおけるチャネルストッパ層（素子分離
部の酸化膜／シリコン界面へのボロン注入）や、短チャ
ネル効果抑制のためのパンチスルーストッパ層の形成と
同時に行うことで工程を減らす工夫が活発化している。
【００６３】図８は後者の構造を示したもので、シリコ
ン製の半導体基板（シリコン基板）８０１上に二酸化シ
リコン膜８０２（ゲート酸化膜でもある）とゲート電極
８０３とを形成した後、ソースとなる領域やドレインと
なる領域の下には深く、ゲート電極８０３の下や端部で
は浅くボロンを注入した構造を示している。
【００６４】このような構造において、ボロン注入層８
０４が比較的浅く注入される領域では、ゲート電極８０
３などの上層があるためにシリコン基板８０１への注入
深さは均一になる。一方、シリコン基板８０１に比較的
深く注入される領域では、チャネリングが生ずる可能性
がある。
【００６５】ｐ方ウェルとｎ型ウェルとの分離幅も微細
化の傾向にあることや、またゲート電極８０３が存在し
ている状況下で角度をつけたイオン注入は行えないこと
などが理由となって、こうしたイオン注入も基板に垂直
に行われるようになる。図８のような構造の形成に高エ
ネルギーイオン注入を行う理由のひとつは、ソース／ド
レイン層と高濃度のウェル層が接すると生ずる寄生容量
を低減したいことにある。従って、ソースとなる領域や
ドレインとなる領域の下部への注入のピークは、ソース
／ドレイン層の深さよりかなり深くなるのが普通であ
る。
【００６６】そのような領域の形成を目的とした高エネ
ルギーイオン注入を行った際に、部分的にチャネリング
が生ずると、ソース／ドレイン層の下部には予想より低
濃度のウェル層が形成されることになる。その結果、寄
生容量は小さくなるが、空乏層が厚くなり、リーク電流
が増加する。図８のような構造の形成に本発明の半導体
基板を利用することにより、従来の半導体基板を用いて
同様のプロセスでＭＯＳトランジスタを作成した場合に
比べて、寄生容量の均一性が向上し、リーク電流の部分
的な増加を抑えることができる。
【００６７】図９は本発明の半導体装置の第２実施例を
従来装置と対比して示す断面図である。図９はｎ型ＭＯ
Ｓトランジスタの構造に与える影響を模式的に示した断
面図で、同図（Ａ）及び（Ｂ）はそれぞれ本発明の半導
体基板に垂直に高エネルギーイオン注入をすることで形
成される本発明の半導体装置の第２実施例であるｎ型Ｍ
ＯＳトランジスタの構造のばらつきを模式的に示し、ま
た同図（Ｃ）及び（Ｄ）は従来の半導体基板上に垂直に
高エネルギーイオン注入をすることで形成されるｎ型Ｍ
ＯＳトランジスタの構造のばらつきを模式的に示す。
【００６８】図９（Ａ）及び（Ｂ）に示すように、本発
明の半導体基板８０１ａ上にはボロン注入層８０４ａ、
８０４ｂが高エネルギーイオン注入により形成される
が、その後にソース層９０１ａ、９０１ｂとドレイン層
９０２ａ、９０２ｂが形成される。なお、９０３はｎ層
である。ここで、本実施例では、ボロン注入層８０４ａ
及び８０４ｂの深さはほぼ同一で、均一性が保たれてい
る。
【００６９】これに対し、従来の半導体基板８０１ｂ上
に高エネルギーイオン注入により図９（Ｃ）及び（Ｄ）
に示すようにボロン注入層８０４ｃ、８０４ｄを形成し
た後ソース層９０１ｃ、９０１ｄとドレイン層９０２
ｃ、９０２ｄを形成した場合は、ボロン注入層８０４ｃ
と８０４ｄの深さが不均一となる。また、図９（Ｄ）に
示すように、ソース層９０１ｄ及びドレイン層９０２ｄ
の下に低濃度のｐ- 層９０４が形成される場合があり、
リーク電流増加の原因となる。これに対し、本実施例で
は同じプロセスでもそのような低濃度層は形成されるこ
とはない。図９（Ｄ）のような構造は、低エネルギーイ
オン注入を追加することで避けることは可能ではある
が、均一性が改善されるわけではなく、また工程数が増
加してしまう。
【００７０】なお、本発明の有効性について、高エネル
ギーイオン注入を用いる場合を中心に説明したが、低い
エネルギーでのイオン注入を行う場合であっても、チャ
ネリングの抑制に有効であることは明らかである。チャ
ネリングの起こり易さだけに限れば、低エネルギーの方
がチャネリングの臨界角、すなわち、チャネリングが生
ずる角度範囲は大きい。プロセス的に緩和される要素は
あるにしても、チャネリングが起こりにくい基板の方が
望ましいことは明らかである。
【００７１】
【発明の効果】以上説明したように、本発明になる半導
体基板によれば、高エネルギーイオン注入装置の精度と
シリコンの結晶構造とを考慮し、シリコン製の半導体基
板の一主面を特定の範囲に限定するようにしたため、基
板に垂直にイオン注入をしてもチャネリングが生じない
ような半導体基板を得ることができる。
【００７２】また、本発明の半導体装置によれば、熱処
理工程を減らし、イオン注入によって形成される注入プ
ロファイルを利用して高性能を得ることから、従来の低
エネルギーイオン注入の場合以上にイオン注入の均一性
が要求される高エネルギーイオン注入を行う際に、本発
明の半導体基板を用いるようにしたため、基板に垂直に
高エネルギーイオン注入を行って作製された高品質で微
細な素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体基板の一実施例の表面方位範囲
を説明するための平面図である。
【図２】本発明の第１実施例に高エネルギーイオン注入
を行った場合の層抵抗の分布と従来の層抵抗の分布とを
対比して示す図である。
【図３】図２（Ｂ）の半導体基板での深さ方向キャリア
プロファイルを示すグラフである。
【図４】本発明の第２実施例に高エネルギーイオン注入
を行った場合の層抵抗の分布と従来の層抵抗の分布とを
対比して示す図である。
【図５】図４（Ｂ）の半導体基板での最もチャネリング
が生じている部分の深さ方向キャリアプロファイルを示
すグラフである。
【図６】本発明半導体装置の第１実施例の構造断面図で
ある。
【図７】本発明半導体装置の第１実施例と従来装置とを
対比して示す図である。
【図８】本発明半導体装置の第２実施例の構造断面図で
ある。
【図９】本発明半導体装置の第２実施例と従来装置とを
対比して示す図である。
【図１０】（１００）面近傍での結晶方位のシリコン原
子配列を示した構造図である。
【図１１】従来有効だとされる半導体基板の表面方位範
囲を説明するための平面図である。
【符号の説明】
１０１ ＜１００＞方向と１０度の角度をなす方位 １０２ 完全にチャネリングが生ずる領域 １０３ いくらかチャネリングが生じる領域 １０４ チャネリングが生じない領域 ３０１ チャネリングの影響が無い部分でのキャリアプ
ロファイル ３０２ チャネリングの影響が有る部分でのキャリアプ
ロファイル ５０１ チャネリングが生じている部分の深さ方向キャ
リアプロファイル ６０１ ｎ型基板 ６０１ａ 本発明の半導体基板 ６０１ｂ 従来の半導体基板 ６０２ ｐ型ウェル層 ６０３、６０３ａ、６０３ｂ、６０３ｃ、６０３ｄ ｎ
型センサ部 ８０１ シリコン製の半導体基板 ８０１ａ 本発明の半導体基板 ８０１ｂ 従来の半導体基板 ８０４、８０４ａ、８０４ｂ、８０４ｃ、８０４ｄ ボ
ロン注入層 ９０４ 低濃度のｐ- 層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 結晶面方位（１００）面に垂直な＜１０
    ０＞方向とのなす角度が１０度以下の範囲にあり、か
    つ、前記（１００）面に直交する 【外１】 面及び（０１１）面の二つの面のそれぞれとのなす角度
    が３．５度以上の範囲にある結晶面方位に垂直な面を一
    主面に持つことを特徴とする半導体基板。
  2. 【請求項２】 請求項１記載の半導体基板上に、基板表
    面に対して垂直にイオン注入するイオン注入技術を適用
    して素子が形成されてなることを特徴とする半導体装
    置。
JP34494193A 1993-12-20 1993-12-20 半導体基板及び半導体装置 Expired - Fee Related JP3145851B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34494193A JP3145851B2 (ja) 1993-12-20 1993-12-20 半導体基板及び半導体装置
KR1019940035389A KR0143374B1 (ko) 1993-12-20 1994-12-20 반도체 기판 및 이를 이용한 반도체 장치
US08/767,039 US5838058A (en) 1993-12-20 1996-12-11 Semiconductor substrate and semiconductor device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34494193A JP3145851B2 (ja) 1993-12-20 1993-12-20 半導体基板及び半導体装置

Publications (2)

Publication Number Publication Date
JPH07172990A true JPH07172990A (ja) 1995-07-11
JP3145851B2 JP3145851B2 (ja) 2001-03-12

Family

ID=18373194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34494193A Expired - Fee Related JP3145851B2 (ja) 1993-12-20 1993-12-20 半導体基板及び半導体装置

Country Status (3)

Country Link
US (1) US5838058A (ja)
JP (1) JP3145851B2 (ja)
KR (1) KR0143374B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
WO2004101867A1 (ja) * 2003-05-15 2004-11-25 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2005285518A (ja) * 2004-03-29 2005-10-13 Toshiba Corp イオン注入装置およびイオン注入方法
JP2006186204A (ja) * 2004-12-28 2006-07-13 Canon Inc 光電変換装置とその製造方法，及び撮像システム
US8889503B2 (en) 2011-06-13 2014-11-18 Panasonic Corporation Method for manufacturing semiconductor device
JP2017107751A (ja) * 2015-12-10 2017-06-15 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
JP2017174850A (ja) * 2016-03-18 2017-09-28 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
JP2020520087A (ja) * 2017-04-20 2020-07-02 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 規定どおりに配向された改質線を有するウェハの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
GB0116310D0 (en) * 2001-07-04 2001-08-29 New Transducers Ltd Contact sensitive device
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP2004207571A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置の製造方法、半導体製造装置及びステンシルマスク
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144017A (ja) * 1984-12-18 1986-07-01 Fujitsu Ltd 半導体ウエハ
JPS61220424A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPS6433924A (en) * 1987-07-29 1989-02-03 Sony Corp Semiconductor wafer
JPH02177426A (ja) * 1988-12-28 1990-07-10 Hitachi Cable Ltd 半導体ウェハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343479A (ja) * 1991-05-21 1992-11-30 Nec Yamagata Ltd 可変容量ダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144017A (ja) * 1984-12-18 1986-07-01 Fujitsu Ltd 半導体ウエハ
JPS61220424A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPS6433924A (en) * 1987-07-29 1989-02-03 Sony Corp Semiconductor wafer
JPH02177426A (ja) * 1988-12-28 1990-07-10 Hitachi Cable Ltd 半導体ウェハの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
WO2004101867A1 (ja) * 2003-05-15 2004-11-25 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
US7642530B2 (en) 2004-03-29 2010-01-05 Kabushiki Kaisha Toshiba Ion implantation apparatus and ion implanting method
JP2005285518A (ja) * 2004-03-29 2005-10-13 Toshiba Corp イオン注入装置およびイオン注入方法
US7227159B2 (en) 2004-03-29 2007-06-05 Kabushiki Kaisha Toshiba Ion implantation apparatus and ion implanting method
JP2006186204A (ja) * 2004-12-28 2006-07-13 Canon Inc 光電変換装置とその製造方法，及び撮像システム
US7541211B2 (en) 2004-12-28 2009-06-02 Canon Kabushiki Kaisha Photoelectric conversion device, its manufacturing method, and image pickup device
US7977760B2 (en) 2004-12-28 2011-07-12 Canon Kabushiki Kaisha Photoelectric conversion device, its manufacturing method, and image pickup device
US8889503B2 (en) 2011-06-13 2014-11-18 Panasonic Corporation Method for manufacturing semiconductor device
JP2017107751A (ja) * 2015-12-10 2017-06-15 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
US10121666B2 (en) 2015-12-10 2018-11-06 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implantation method and ion implantation apparatus
JP2017174850A (ja) * 2016-03-18 2017-09-28 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
JP2020520087A (ja) * 2017-04-20 2020-07-02 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 規定どおりに配向された改質線を有するウェハの製造方法
US11869810B2 (en) 2017-04-20 2024-01-09 Siltectra Gmbh Method for reducing the thickness of solid-state layers provided with components

Also Published As

Publication number Publication date
JP3145851B2 (ja) 2001-03-12
KR0143374B1 (ko) 1998-08-17
KR950021018A (ko) 1995-07-26
US5838058A (en) 1998-11-17

Similar Documents

Publication Publication Date Title
JP3145851B2 (ja) 半導体基板及び半導体装置
US7291535B2 (en) Method and apparatus for fabricating semiconductor device
JPH09320978A (ja) イオン注入方法
JPH0414841A (ja) 半導体装置の製造方法
JP2022019921A (ja) 半導体装置
JP2677987B2 (ja) 半導体集積回路装置の製造方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH05129217A (ja) 半導体装置の製造方法
JPH05183164A (ja) 半導体素子
JP2000012828A (ja) Ｃｃｄ固体撮像素子の製造方法
JPH02292833A (ja) Ｌｄｄトランジスタ
JPH04155932A (ja) 半導体装置の製造方法
CN117954483B (zh) 一种横向结构的可控硅芯片及其制造方法
JPH04251939A (ja) 半導体装置及びその製造方法
JPS63215075A (ja) 半導体装置の製造方法
JPH05275674A (ja) 固体撮像装置およびその製造方法
JPH0462849A (ja) 半導体装置の製造方法
JPS62198162A (ja) Ｍｏｓトランジスタ及びその製造方法
JPS59208784A (ja) 半導体装置の製造方法
JPS60733A (ja) 半導体装置とその製造方法
KR0166218B1 (ko) 반도체 제조공정의 이온 주입 방법
JP2005159062A (ja) 固体撮像装置の製造方法およびイオン注入角度算出プログラム
JPH0319239A (ja) 半導体装置の製造方法
JPH05315276A (ja) イオン注入装置
JPH06350086A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981222

LAPS Cancellation because of no payment of annual fees