JPH0414841A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0414841A JPH0414841A JP2118903A JP11890390A JPH0414841A JP H0414841 A JPH0414841 A JP H0414841A JP 2118903 A JP2118903 A JP 2118903A JP 11890390 A JP11890390 A JP 11890390A JP H0414841 A JPH0414841 A JP H0414841A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductivity type
- impurity atoms
- implantation angle
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 238000002513 implantation Methods 0.000 claims abstract description 42
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 244000228957 Ferula foetida Species 0.000 description 1
- 206010055670 Necrotising ulcerative gingivostomatitis Diseases 0.000 description 1
- 208000006595 Necrotizing Ulcerative Gingivitis Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ζ友 一方向に長いトレンチ溝内部（側壁部と端
壁部と底部）に電気的な分離領域とこの分離領域に囲ま
れた電荷転送領域とをどちらもトレンチ溝に対してセル
ファラインで形成する半導体装置の製造方法に関するも
のであも 従来の技術 第３図（ａ）（ｉ 一方向に長いトレンチ溝を有する
電荷転送装置（以下、 トレンチＣＣＤと略すも）を示
す（特開昭６３−１２１６２号）。
壁部と底部）に電気的な分離領域とこの分離領域に囲ま
れた電荷転送領域とをどちらもトレンチ溝に対してセル
ファラインで形成する半導体装置の製造方法に関するも
のであも 従来の技術 第３図（ａ）（ｉ 一方向に長いトレンチ溝を有する
電荷転送装置（以下、 トレンチＣＣＤと略すも）を示
す（特開昭６３−１２１６２号）。
このトレンチＣＣＤｃよ ｐ基板３０１上に一方向に長
い凹形状のトレンチ溝３０２を形成し トレンチ内部（
側壁部と端壁部及び底部）に電荷転送領域となるｎ領域
３０３を形成したもので、絶−膜３０４上の第１の転送
電極３０５と絶縁膜３０６上の第２の転送電極３０７で
電荷転送動作を制御すも 第３図（ｂＨ上 第３図（ａ）に示したトレンチＣＣＤ
を垂直ＣＣＤ部に採用したトレンチ型ＣＣＤ撮像素子（
特願昭６３−２３０４４１号）の回路構成である。
い凹形状のトレンチ溝３０２を形成し トレンチ内部（
側壁部と端壁部及び底部）に電荷転送領域となるｎ領域
３０３を形成したもので、絶−膜３０４上の第１の転送
電極３０５と絶縁膜３０６上の第２の転送電極３０７で
電荷転送動作を制御すも 第３図（ｂＨ上 第３図（ａ）に示したトレンチＣＣＤ
を垂直ＣＣＤ部に採用したトレンチ型ＣＣＤ撮像素子（
特願昭６３−２３０４４１号）の回路構成である。
光電変換領域３３１とトレンチ型垂直ＣＣＤ部３３２か
らなる受光部３３３、ブレーナ型水平ＣＣＤ部３３４、
および出力アンプ３３５で構成されも このトレンチＣＣＤの製造方法を第４図に示す。
らなる受光部３３３、ブレーナ型水平ＣＣＤ部３３４、
および出力アンプ３３５で構成されも このトレンチＣＣＤの製造方法を第４図に示す。
（１）第４図（ａ）に示すようく ｐ基板３０１上の絶
縁膜４０１をマスクにして、ＲＩ Ｅ （Ｒｅａｃｔｉ
ｖｅ Ｊｏｎ Ｅｔｃｈｉｎｇ ）でシリコンのエツチ
ングを行（＼凹形状のトレンチ溝３０２を形成すも （２）第４図（ｂ）に示すようく トレンチ溝３０２内
部（側壁部と端壁部及び底部）にヒ素（Ａｓ）の斜めイ
オン注入を行し＼ 引続き、熱処理でヒ素を活性化して
電荷転送領域となるｎ領域３０３を形成する。
縁膜４０１をマスクにして、ＲＩ Ｅ （Ｒｅａｃｔｉ
ｖｅ Ｊｏｎ Ｅｔｃｈｉｎｇ ）でシリコンのエツチ
ングを行（＼凹形状のトレンチ溝３０２を形成すも （２）第４図（ｂ）に示すようく トレンチ溝３０２内
部（側壁部と端壁部及び底部）にヒ素（Ａｓ）の斜めイ
オン注入を行し＼ 引続き、熱処理でヒ素を活性化して
電荷転送領域となるｎ領域３０３を形成する。
（３）第４図（ｃ）に示すようへ 絶縁膜としてゲート
酸化膜３０４を形成した後で、多結晶シリコンを堆積し
て第１の転送電極３０５を形成する。この電極形成工程
を再度繰り返して、第２の転送電極３０７を形成する。
酸化膜３０４を形成した後で、多結晶シリコンを堆積し
て第１の転送電極３０５を形成する。この電極形成工程
を再度繰り返して、第２の転送電極３０７を形成する。
また トレンチ溝口部内の多結晶シリコンに生じた空隙
部分は絶縁膜４０２を形成した後で、埋め込み多結晶シ
リコン４０３で平坦化を行う。
部分は絶縁膜４０２を形成した後で、埋め込み多結晶シ
リコン４０３で平坦化を行う。
発明が解決しようとする課題
しかしなか社 上記のような製造方法ではイオン注入法
によりトレンチ内部（側壁部と端壁部および底部）に不
純物をドープして電荷転送部のｎ領域を形成する際に
以下に述べる課題が発生する。
によりトレンチ内部（側壁部と端壁部および底部）に不
純物をドープして電荷転送部のｎ領域を形成する際に
以下に述べる課題が発生する。
（イ）トレンチ幅の狭い溝に対する斜めイオン注入法で
（友 側壁面あるいは端壁面の法線に対する注入角度よ
りも底面の法線に対する注入角度が小さくなるため艮
側壁面あるいは端壁面への注入時に底面へ注入されるこ
とがあれば 底面の不純物濃度の方が側壁部あるいは端
壁部より濃くなってしまう。
（友 側壁面あるいは端壁面の法線に対する注入角度よ
りも底面の法線に対する注入角度が小さくなるため艮
側壁面あるいは端壁面への注入時に底面へ注入されるこ
とがあれば 底面の不純物濃度の方が側壁部あるいは端
壁部より濃くなってしまう。
電荷転送領域の不純物濃度が側壁面（あるいは端壁面）
に比べて底面の方が濃くなると、第５図の計算結果に示
すように 側壁面と底面が等濃度の場合及び底面が側壁
面より低濃度の場合に比べて転送電荷量は大幅に減少す
も （ロ）他のｎ型領域かｌ＞ｎ型のトレンチＣＣＤを電気
的に分離できないた敢 このままでは集積化して撮像素
子を実現するのが困難であも本発明はこうした従来の技
術課題を考察しトレンチ溝の周囲に電気的な分離領域に
囲まれた電荷転送領域を形成し しかも電荷転送領域の
不純物分布が最適なものになるような半導体装置の製造
方法を提供することを目的とすも 課題を解決するための手段 本発明（よ 半導体基板をエツチングして一方向に長い
トレンチ溝を形成する工程と、電気的な分離領域をトレ
ンチ溝に対してセルファラインで形成するために第１導
電型の不純物原子をトレンチ溝の長手方向の２つの側壁
面に対しては注入角度αで２方向斜めイオン注入り、、
１つの端壁面に対しては注入角度βで１方向斜めイオン
注入する工程と、分離領域内部に電荷転送領域をトレン
チ溝に対してセルファラインで形成するために第２導電
型の不純物原子を２つの側壁面に対しては注入角度αで
斜めイオン注入り、１つの端壁面に対して注入角度Ｔで
１方向斜めイオン注入する工程と、トレンチ溝表面に絶
縁膜を形成する工程と、 トレンチ溝凹部に複数の転送
電極を形成する工程とを主要工程として含む半導体装置
の製造方法であも作用 本発明は前記した製造方法により、電気的な分離領域に
囲まれた電荷転送領域をそれぞれトレンチ溝に対してセ
ルファラインで形成し しがも工夫された斜めイオン注
入法により電荷転送領域の不純物濃度分布を適切でしか
も制御性よく実現することが可能になも 実施例 以下に本発明の実施例を、図面に基づいて説明すも 第１図（よ 本発明の第１の実施例における長いトレン
チ溝を有する半導体装置の製造方法を示すものである。
に比べて底面の方が濃くなると、第５図の計算結果に示
すように 側壁面と底面が等濃度の場合及び底面が側壁
面より低濃度の場合に比べて転送電荷量は大幅に減少す
も （ロ）他のｎ型領域かｌ＞ｎ型のトレンチＣＣＤを電気
的に分離できないた敢 このままでは集積化して撮像素
子を実現するのが困難であも本発明はこうした従来の技
術課題を考察しトレンチ溝の周囲に電気的な分離領域に
囲まれた電荷転送領域を形成し しかも電荷転送領域の
不純物分布が最適なものになるような半導体装置の製造
方法を提供することを目的とすも 課題を解決するための手段 本発明（よ 半導体基板をエツチングして一方向に長い
トレンチ溝を形成する工程と、電気的な分離領域をトレ
ンチ溝に対してセルファラインで形成するために第１導
電型の不純物原子をトレンチ溝の長手方向の２つの側壁
面に対しては注入角度αで２方向斜めイオン注入り、、
１つの端壁面に対しては注入角度βで１方向斜めイオン
注入する工程と、分離領域内部に電荷転送領域をトレン
チ溝に対してセルファラインで形成するために第２導電
型の不純物原子を２つの側壁面に対しては注入角度αで
斜めイオン注入り、１つの端壁面に対して注入角度Ｔで
１方向斜めイオン注入する工程と、トレンチ溝表面に絶
縁膜を形成する工程と、 トレンチ溝凹部に複数の転送
電極を形成する工程とを主要工程として含む半導体装置
の製造方法であも作用 本発明は前記した製造方法により、電気的な分離領域に
囲まれた電荷転送領域をそれぞれトレンチ溝に対してセ
ルファラインで形成し しがも工夫された斜めイオン注
入法により電荷転送領域の不純物濃度分布を適切でしか
も制御性よく実現することが可能になも 実施例 以下に本発明の実施例を、図面に基づいて説明すも 第１図（よ 本発明の第１の実施例における長いトレン
チ溝を有する半導体装置の製造方法を示すものである。
（１）第１図（ａ）のＢ−Ｂ’断面図が同図（ｂ）であ
り、第１図（ａ）のｃ−ｃ’断面図が同図（ｃ）であ４
ここでは ｐ基板１０１上の絶縁膜１００をマスクに
して、ＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）でシリコンのエツチングを行（＼ 一方向に
長いトレンチ溝１０２を形成すも トレンチ溝１０２の両側壁面に対するＸ方向とＹ方向の
２方向か収 第１導電型の不純物原子としてボロンの斜
めイオン注入を注入角度α（αは１つの側壁面だけを注
入する角度）で行うと、第１図（ｂ）に示されるように
トレンチ溝に対してセルファラインで形成された両側壁
部のｐ領域１０３．１０４は同じ不純物濃度を有する電
気的な分離領域となム 次りトレンチ溝１０２の端壁面に対するＺ方向カ収
第１導電型の不純物原子としてボロンの斜めイオン注入
を注入角度β（βはπ／４力＼ それ以下の注入角度）
で行うと、第１図（Ｃ）に示されるようにトレンチ溝の
端壁部と底部に注入されしかも底部のｐ領域１０６は端
壁部のｐ領域１゜５よりも高濃度の分離領域となａ トレンチＣＣＤの分離領域としてＣよ ｐ領域１０３お
よび１０４はｐ領域１０６よりも更に高濃度であること
が望まれも これζよ ｎ基板上のｐウェル内にｎ領域
のトレンチＣＣＤ部を有するトレンチ型ＣＣＤ撮像素子
の場合、ｐ領域１０３および１０４はｎ領域のトレンチ
ＣＣＤとｎ領域のフォトダイオードとの間の電気的な分
離領域を実現し またｐ領域１０６はｎ領域のトレンチ
ｃｃＤとｎ基板との間の電気的な分離領域を実現すも（
２）第１図（ａ）のＤ−Ｄ’断面図が同図（ｄ）であり
、第１図（ａ）のＥ−Ｅ′断面図が同図（ｅ）であム
ここで叡 トレンチ溝１０２の両側壁面に対するＸ方向
とＹ方向の２方向か収 第２導電型の不純物原子として
ヒ素（またはリン）の斜めイオン注入を注入角度α（α
は１つの側壁面だけを注入する角度であも ）で行うと
、第１図（ｄ）に示されるようにトレンチ溝に対してセ
ルファラインで形成された両側壁部のｎ領域１０７、１
０８は同じ不純物濃度を有する電荷転送領域となム 次凶 トレンチ溝１０２の端壁面に対するＷ方向か収
第２導電型の不純物原子としてヒ素（又はリン）の斜め
イオン注入を注入角度ｒ （７はπ／４力＼ それ以上
の注入角度）で行うと、第１図（ｅ）に示されるように
トレンチ溝の端壁部と底部に注入され しかも端壁部の
ｎ領域１０９は底部のｎ領域１１０よりも高濃度の電荷
転送領域となる。
り、第１図（ａ）のｃ−ｃ’断面図が同図（ｃ）であ４
ここでは ｐ基板１０１上の絶縁膜１００をマスクに
して、ＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）でシリコンのエツチングを行（＼ 一方向に
長いトレンチ溝１０２を形成すも トレンチ溝１０２の両側壁面に対するＸ方向とＹ方向の
２方向か収 第１導電型の不純物原子としてボロンの斜
めイオン注入を注入角度α（αは１つの側壁面だけを注
入する角度）で行うと、第１図（ｂ）に示されるように
トレンチ溝に対してセルファラインで形成された両側壁
部のｐ領域１０３．１０４は同じ不純物濃度を有する電
気的な分離領域となム 次りトレンチ溝１０２の端壁面に対するＺ方向カ収
第１導電型の不純物原子としてボロンの斜めイオン注入
を注入角度β（βはπ／４力＼ それ以下の注入角度）
で行うと、第１図（Ｃ）に示されるようにトレンチ溝の
端壁部と底部に注入されしかも底部のｐ領域１０６は端
壁部のｐ領域１゜５よりも高濃度の分離領域となａ トレンチＣＣＤの分離領域としてＣよ ｐ領域１０３お
よび１０４はｐ領域１０６よりも更に高濃度であること
が望まれも これζよ ｎ基板上のｐウェル内にｎ領域
のトレンチＣＣＤ部を有するトレンチ型ＣＣＤ撮像素子
の場合、ｐ領域１０３および１０４はｎ領域のトレンチ
ＣＣＤとｎ領域のフォトダイオードとの間の電気的な分
離領域を実現し またｐ領域１０６はｎ領域のトレンチ
ｃｃＤとｎ基板との間の電気的な分離領域を実現すも（
２）第１図（ａ）のＤ−Ｄ’断面図が同図（ｄ）であり
、第１図（ａ）のＥ−Ｅ′断面図が同図（ｅ）であム
ここで叡 トレンチ溝１０２の両側壁面に対するＸ方向
とＹ方向の２方向か収 第２導電型の不純物原子として
ヒ素（またはリン）の斜めイオン注入を注入角度α（α
は１つの側壁面だけを注入する角度であも ）で行うと
、第１図（ｄ）に示されるようにトレンチ溝に対してセ
ルファラインで形成された両側壁部のｎ領域１０７、１
０８は同じ不純物濃度を有する電荷転送領域となム 次凶 トレンチ溝１０２の端壁面に対するＷ方向か収
第２導電型の不純物原子としてヒ素（又はリン）の斜め
イオン注入を注入角度ｒ （７はπ／４力＼ それ以上
の注入角度）で行うと、第１図（ｅ）に示されるように
トレンチ溝の端壁部と底部に注入され しかも端壁部の
ｎ領域１０９は底部のｎ領域１１０よりも高濃度の電荷
転送領域となる。
トレンチＣＣＤの電荷転送領域として＜Ｌ ｎ領域１
０７および１０８がｎ領域１０９よりは低濃度であり、
ｎ領域１１０よりは高濃度であることが望まれる。これ
は 信号電荷の存在しやすい部分を端壁部・側壁部・底
部の順に設定すること方丈不用な電位井戸の発生を避け
て理想的な電荷転送を実現するからである。
０７および１０８がｎ領域１０９よりは低濃度であり、
ｎ領域１１０よりは高濃度であることが望まれる。これ
は 信号電荷の存在しやすい部分を端壁部・側壁部・底
部の順に設定すること方丈不用な電位井戸の発生を避け
て理想的な電荷転送を実現するからである。
また 半導体の微細化（スケーリング）のトレンドから
Ｌ トレンチ幅は今後縮小化の方向にあるため電荷転送
領域としての役割は少なくなり、従って、電荷転送領域
としては側壁部と端壁部とを等濃度にして（あるいは
端壁部より側壁部を僅かに低濃度にして）、底部を側壁
部や端壁部よりさらに低濃度に設定するのが望ましいの
である。
Ｌ トレンチ幅は今後縮小化の方向にあるため電荷転送
領域としての役割は少なくなり、従って、電荷転送領域
としては側壁部と端壁部とを等濃度にして（あるいは
端壁部より側壁部を僅かに低濃度にして）、底部を側壁
部や端壁部よりさらに低濃度に設定するのが望ましいの
である。
この製造方法でのイオン注入の不純物量＜ｔ ｉ２図
および第１図を参照して、以下のように見積ることがで
きる。
および第１図を参照して、以下のように見積ることがで
きる。
第２図に示すように ウェーハの法線からみた注入角度
をθとすれば ただＬ Ｄｔはトレンチ深さ、Ｗｔはトレンチ！Ｄｉ
は絶縁膜の厚さであも トレンチ溝の側壁に注入したいｎ形不純物濃度をＮｓと
すれば 注入角度θでイオン注入する時の不純物量Ｎｉ
ｉよ となり、（ｓｉｎｇ）〜１倍だけ高くなム 換言すると
、注入不純物量がＮｉであれば 側壁部ではＮ １−ｓ
ｉｎｇとなり底部ではＮｉ−ＣＯ３θとな４（Ａ）トレ
ンチ溝ＣＣＤで用いる注入角度として、α、 β、 γ
を次のように定義する。 （第１図（ｂ）（ｃ）（ｄ）
（ｅ）を参照のこと） α： ｌ側壁面だけに注入できる４５°未鳩の角度 すなわ板 α＜４５° ・・・（３）β： 】端壁
面と１底面に注入できる４５°かそれ以下の角度 すなわ板 β≦４５° ・・・（４）Ｔ：１端壁面
と１底面に注入できる４５°かそれ以上の角度 すなわ叛 γ≧４５° ・・・り５）（Ｂ） ｐ形
不純物原子の３方向注入：電気的な分離領域をトレンチ
溝凹部に対してセルファラインで形成するた＆ｐ型の不
純物原子をトレンチ溝の長手方向の２つの側壁部に対し
ては注入角度αで、また１つの端壁部に対しては注入角
度βで斜めイオン注入する。
をθとすれば ただＬ Ｄｔはトレンチ深さ、Ｗｔはトレンチ！Ｄｉ
は絶縁膜の厚さであも トレンチ溝の側壁に注入したいｎ形不純物濃度をＮｓと
すれば 注入角度θでイオン注入する時の不純物量Ｎｉ
ｉよ となり、（ｓｉｎｇ）〜１倍だけ高くなム 換言すると
、注入不純物量がＮｉであれば 側壁部ではＮ １−ｓ
ｉｎｇとなり底部ではＮｉ−ＣＯ３θとな４（Ａ）トレ
ンチ溝ＣＣＤで用いる注入角度として、α、 β、 γ
を次のように定義する。 （第１図（ｂ）（ｃ）（ｄ）
（ｅ）を参照のこと） α： ｌ側壁面だけに注入できる４５°未鳩の角度 すなわ板 α＜４５° ・・・（３）β： 】端壁
面と１底面に注入できる４５°かそれ以下の角度 すなわ板 β≦４５° ・・・（４）Ｔ：１端壁面
と１底面に注入できる４５°かそれ以上の角度 すなわ叛 γ≧４５° ・・・り５）（Ｂ） ｐ形
不純物原子の３方向注入：電気的な分離領域をトレンチ
溝凹部に対してセルファラインで形成するた＆ｐ型の不
純物原子をトレンチ溝の長手方向の２つの側壁部に対し
ては注入角度αで、また１つの端壁部に対しては注入角
度βで斜めイオン注入する。
注入角度αおよびβの注入時の不純物濃度をＮｐｉ（α
）およびＮｐｉ（β）とし 注入後のシリコン表面から
深さＸでの不純物濃度をＮｐｉ（α、ｘ）およびＮ ｐ
ｉ（β、ｘ）と表記すれば トレンチ側壁部の不純物濃度Ｎｐｓは Ｎ ｐｉ（ａ 、 ｘ ）−ｓｉｎα、トレンチ端壁部
の不純物濃度Ｎｐｔは Ｎ ｐｉ（β、 ｘ ）・ｓｉｎｇ、 トレンチ底部の不純物濃度Ｎｐｂは Ｎ ｐｉ（β、 ｘ ）−ｃｏｓβ となる。しかＬ 次の関係が成立する。
）およびＮｐｉ（β）とし 注入後のシリコン表面から
深さＸでの不純物濃度をＮｐｉ（α、ｘ）およびＮ ｐ
ｉ（β、ｘ）と表記すれば トレンチ側壁部の不純物濃度Ｎｐｓは Ｎ ｐｉ（ａ 、 ｘ ）−ｓｉｎα、トレンチ端壁部
の不純物濃度Ｎｐｔは Ｎ ｐｉ（β、 ｘ ）・ｓｉｎｇ、 トレンチ底部の不純物濃度Ｎｐｂは Ｎ ｐｉ（β、 ｘ ）−ｃｏｓβ となる。しかＬ 次の関係が成立する。
Ｎｐｉ（β、 Ｘ ）・ｓｉｎｇ ≦ Ｎ ｐｉ（β、
ｘ ）・ｃｏｓβ≦ Ｎ ｐｉ（α、 ｘ ）・ｓｉ
ｎｇ ・＝ （６）草本 （Ｃ） ｎ形不純物原子の３方向注入：電荷転送領域を
トレンチ溝凹部に対してセルファラインで形成するた＆
ｎ型の不純物原子をトレンチ溝の長手方向の２つの側壁
部に対しては注入角度αで、また１つの端壁部に対して
は注入角度γで斜めイオン注入すム 注入角度αおよびＴの注入時の不純物濃度をＮｎｉ（α
）およびＮ ｎｉ（丁）とし 注入後のシリコン表面か
ら深さｙでの不純物濃度をＮ ｎｉ（α、ｙ）およびＮ
ｎｉ（γ、ｙ）と表記すれば トレンチ側壁部の不純物濃度ＮＴｌ５はＮ ｎｉ（α、
ｙ ）・ｓｉｎα、 トレンチ端壁部の不純物濃度Ｎｎｔは Ｎ ｎｉ（ｒ 、 ｙ ）−ｓｉｎｒ 。
ｘ ）・ｃｏｓβ≦ Ｎ ｐｉ（α、 ｘ ）・ｓｉ
ｎｇ ・＝ （６）草本 （Ｃ） ｎ形不純物原子の３方向注入：電荷転送領域を
トレンチ溝凹部に対してセルファラインで形成するた＆
ｎ型の不純物原子をトレンチ溝の長手方向の２つの側壁
部に対しては注入角度αで、また１つの端壁部に対して
は注入角度γで斜めイオン注入すム 注入角度αおよびＴの注入時の不純物濃度をＮｎｉ（α
）およびＮ ｎｉ（丁）とし 注入後のシリコン表面か
ら深さｙでの不純物濃度をＮ ｎｉ（α、ｙ）およびＮ
ｎｉ（γ、ｙ）と表記すれば トレンチ側壁部の不純物濃度ＮＴｌ５はＮ ｎｉ（α、
ｙ ）・ｓｉｎα、 トレンチ端壁部の不純物濃度Ｎｎｔは Ｎ ｎｉ（ｒ 、 ｙ ）−ｓｉｎｒ 。
トレンチ底部の不純物濃度Ｎｎｂは
Ｎ ｎｉ（ｒ 、 ｙ ）・ｃｏｓ７
となも しかＬ 次の関係が成立すａ
Ｎ ｎｉ（ｒ 、 ｙ ＞“ｃｏｓｒ ≦ｌｉＪ ｎ
ｉ（ａ 、 ｙ ）・ｓｉｎα≦ Ｎ ｎｉ（ｒ 、
ｙ ）・５ｉｎｙ −（７）寡零 上記（Ｂ）（Ｃ）か収 電荷転送領域の不純物濃度を第
１表に示す。
ｉ（ａ 、 ｙ ）・ｓｉｎα≦ Ｎ ｎｉ（ｒ 、
ｙ ）・５ｉｎｙ −（７）寡零 上記（Ｂ）（Ｃ）か収 電荷転送領域の不純物濃度を第
１表に示す。
［第１表］
具体的な例として、 トレンチ溝の深さが１．５μであ
り、また溝の開口部周囲の酸化膜の厚さが約４５００人
である場合、注入角度はα＝２７゜である。
り、また溝の開口部周囲の酸化膜の厚さが約４５００人
である場合、注入角度はα＝２７゜である。
また 以下の扱いを簡単化するために
β＋Ｔ＝π／２ ・・・（８）という条件
を導入して、例えばβ＝４０°及びＴ＝５０°とす也 トレンチＣＣＤの側壁部と端壁部のｎ形不純物濃度及び
側壁部と底部のｐ形不純物濃度は本質的に等しくすべき
（式（６）（７）で本寡で示した部分の等号）なので、
端壁部へのイオン注入時には不純物濃度ＮｎｉをＮｎｉ
”−補正り、ＮｐｉをＮｐｉ”−補正する必要がある。
を導入して、例えばβ＝４０°及びＴ＝５０°とす也 トレンチＣＣＤの側壁部と端壁部のｎ形不純物濃度及び
側壁部と底部のｐ形不純物濃度は本質的に等しくすべき
（式（６）（７）で本寡で示した部分の等号）なので、
端壁部へのイオン注入時には不純物濃度ＮｎｉをＮｎｉ
”−補正り、ＮｐｉをＮｐｉ”−補正する必要がある。
補正のために第１表を整理した結果を第２表番こ示す。
［第２表］
第２表に記載された内容より、不純物濃度の補正は次の
ように決定されも ０．４５４Ｎ ｎｌ（ｙ）＝ ０．７６６Ｎ ｎｌ（ｙ
）’ よ リ、Ｎ ｎｌ（ｙ）’ ＝ ０．５９２Ｎ
ｎｌ（ｙ） −（９）０．４５４Ｎ ｐｉ（ｘ）＝
０．７６６Ｎ ｐｉ（ｘ）’ よ リ、Ｎ ｐｉ（
ｙ）“ ＝ ０．５９２Ｎ ｐｉ（ｙ） ・・・（１
０）従って、斜めイオン注入時の不純物濃度は第３表の
様に設定される。
ように決定されも ０．４５４Ｎ ｎｌ（ｙ）＝ ０．７６６Ｎ ｎｌ（ｙ
）’ よ リ、Ｎ ｎｌ（ｙ）’ ＝ ０．５９２Ｎ
ｎｌ（ｙ） −（９）０．４５４Ｎ ｐｉ（ｘ）＝
０．７６６Ｎ ｐｉ（ｘ）’ よ リ、Ｎ ｐｉ（
ｙ）“ ＝ ０．５９２Ｎ ｐｉ（ｙ） ・・・（１
０）従って、斜めイオン注入時の不純物濃度は第３表の
様に設定される。
［第３表］
以上のように 本実施例によれば トレンチ溝に対して
それぞれセルファラインで形成される電気的な分離領域
（ｐ領域）および電荷転送領域（ｎ領域）の不純物濃度
に関して、所望の濃度分布を制御性よく設定することが
可能であり、高集積化が可能なトレンチＣＣＤを実現す
ることができも 発明の効果 本発明によれば 終端を有する一方向に長いトレンチ溝
の周囲（側壁部と端壁部および底部）に電気的な分離領
域とそれに囲まれた電荷転送領域をそれぞれトレンチ溝
に対してセルファラインで形成することが可能であり、
しかも側壁部と端壁部および底部の不純物濃度を所望
の値に設定することが容易であり、 トレンチＣＣＤを
高集積化した撮像素子などを製造する最適な方法として
実用的価値の大きいものであも
それぞれセルファラインで形成される電気的な分離領域
（ｐ領域）および電荷転送領域（ｎ領域）の不純物濃度
に関して、所望の濃度分布を制御性よく設定することが
可能であり、高集積化が可能なトレンチＣＣＤを実現す
ることができも 発明の効果 本発明によれば 終端を有する一方向に長いトレンチ溝
の周囲（側壁部と端壁部および底部）に電気的な分離領
域とそれに囲まれた電荷転送領域をそれぞれトレンチ溝
に対してセルファラインで形成することが可能であり、
しかも側壁部と端壁部および底部の不純物濃度を所望
の値に設定することが容易であり、 トレンチＣＣＤを
高集積化した撮像素子などを製造する最適な方法として
実用的価値の大きいものであも
第１図（ａ）〜（ｅ）！；Ｌ 本発明における第１の
実施例の半導体装置の製造方法の工程医 第２図は本発
明におけるイオン注入の説明医 第３図（ａ）及び（ｂ
）は各々、 トレンチ溝の内部に電荷転送領域を有する
トレンチＣＣＤの斜視図およびトレンチ型ＣＣＤ撮像素
子の回路構成図 第４図（ａ）〜（ｃＨ表従来のトレン
チＣＣＤの製造方法を示す工程医第５図はトレンチ溝の
側壁部と底部の不純物濃度が異なった場合の転送電荷量
の変化を示す図であム １０１、２０１ ・・・ ｐ基板 １００．２００ ・・・絶縁膜 １０２、２０２ ・・・ トレンチ溝 １０３、１０４ ・・・ トレンチＣＣＤの側壁部の
ｐ型分離領域 １０５ ・・・ トレンチＣＣＤの端壁部のｐ型分離領
域 １０６ ・・・ トレンチＣＣＤの底部のｐ型分離領域 １０７、１０８ ・・・ トレンチＣＣＤの側壁部の
ｎ型電荷転送領域 １０９ ・・・ トレンチＣＣＤの端壁部のｎ型電荷転
送領域 １１０ ・・・ トレンチＣＣＤの底部のｎ型電荷転
送領域 θ ・・・斜めイオン注入角度 α・・・ ｐ及びｎ型不純物原子をトレンチ溝側壁部だ
けにイオン注入する注入角度 β ・・・ ｐ型不純物原子をトレンチ溝端壁部と底部
にイオン注入する注入角度 Ｔ ・・・ｎ型不純物原子をトレンチ溝端壁部と底部に
イオン注入する注入角度 Ｄｉ・・・絶縁膜の厚さ Ｄｔ・・・ トレンチ深さ Ｗｔ・・・ トレンチ幅 Ｎｉ・・・斜めイオン注入の不純物濃度Ｎｓ・・・ ト
レンチ溝の側壁部に注入される不純物濃度 Ｎｂ・・・ トレンチ溝の底部に注入される不純物濃１
２図 第 図 （α〕 代理人の氏名弁理士 粟 野 重 孝ａか１名第 図 （ｂ） 第 図 第 図 （ｂ） （Ｃ）
実施例の半導体装置の製造方法の工程医 第２図は本発
明におけるイオン注入の説明医 第３図（ａ）及び（ｂ
）は各々、 トレンチ溝の内部に電荷転送領域を有する
トレンチＣＣＤの斜視図およびトレンチ型ＣＣＤ撮像素
子の回路構成図 第４図（ａ）〜（ｃＨ表従来のトレン
チＣＣＤの製造方法を示す工程医第５図はトレンチ溝の
側壁部と底部の不純物濃度が異なった場合の転送電荷量
の変化を示す図であム １０１、２０１ ・・・ ｐ基板 １００．２００ ・・・絶縁膜 １０２、２０２ ・・・ トレンチ溝 １０３、１０４ ・・・ トレンチＣＣＤの側壁部の
ｐ型分離領域 １０５ ・・・ トレンチＣＣＤの端壁部のｐ型分離領
域 １０６ ・・・ トレンチＣＣＤの底部のｐ型分離領域 １０７、１０８ ・・・ トレンチＣＣＤの側壁部の
ｎ型電荷転送領域 １０９ ・・・ トレンチＣＣＤの端壁部のｎ型電荷転
送領域 １１０ ・・・ トレンチＣＣＤの底部のｎ型電荷転
送領域 θ ・・・斜めイオン注入角度 α・・・ ｐ及びｎ型不純物原子をトレンチ溝側壁部だ
けにイオン注入する注入角度 β ・・・ ｐ型不純物原子をトレンチ溝端壁部と底部
にイオン注入する注入角度 Ｔ ・・・ｎ型不純物原子をトレンチ溝端壁部と底部に
イオン注入する注入角度 Ｄｉ・・・絶縁膜の厚さ Ｄｔ・・・ トレンチ深さ Ｗｔ・・・ トレンチ幅 Ｎｉ・・・斜めイオン注入の不純物濃度Ｎｓ・・・ ト
レンチ溝の側壁部に注入される不純物濃度 Ｎｂ・・・ トレンチ溝の底部に注入される不純物濃１
２図 第 図 （α〕 代理人の氏名弁理士 粟 野 重 孝ａか１名第 図 （ｂ） 第 図 第 図 （ｂ） （Ｃ）
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118903A JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
| US07/696,954 US5156985A (en) | 1990-05-08 | 1991-05-08 | Method for making a charge transfer semiconductor device having an oblong trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118903A JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414841A true JPH0414841A (ja) | 1992-01-20 |
| JP2775990B2 JP2775990B2 (ja) | 1998-07-16 |
Family
ID=14748024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118903A Expired - Fee Related JP2775990B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5156985A (ja) |
| JP (1) | JP2775990B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512498A (en) * | 1994-01-28 | 1996-04-30 | Sony Corporation | Method of producing semiconductor device |
| US5874346A (en) * | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| US6127719A (en) * | 1996-06-05 | 2000-10-03 | Advanced Micro Devices, Inc. | Subfield conductive layer and method of manufacture |
| JP2007247842A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Ltd | シリンダ装置 |
| US7999312B2 (en) | 2006-03-08 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Insulated gate-type semiconductor device having a low concentration diffusion region |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
| US5382534A (en) * | 1994-06-06 | 1995-01-17 | United Microelectronics Corporation | Field effect transistor with recessed buried source and drain regions |
| US6391754B1 (en) * | 1996-09-27 | 2002-05-21 | Texas Instruments Incorporated | Method of making an integrated circuit interconnect |
| US5896314A (en) * | 1997-03-05 | 1999-04-20 | Macronix International Co., Ltd. | Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor |
| GB9723468D0 (en) * | 1997-11-07 | 1998-01-07 | Zetex Plc | Method of semiconductor device fabrication |
| US20030089929A1 (en) * | 2001-02-14 | 2003-05-15 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| JP2002353245A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 |
| JP2005093866A (ja) * | 2003-09-19 | 2005-04-07 | Fuji Film Microdevices Co Ltd | 固体撮像素子の製造方法 |
| JP2012182212A (ja) * | 2011-02-28 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4374455A (en) * | 1979-10-30 | 1983-02-22 | Rca Corporation | Method for manufacturing a vertical, grooved MOSFET |
| US4580331A (en) * | 1981-07-01 | 1986-04-08 | Rockwell International Corporation | PNP-type lateral transistor with minimal substrate operation interference and method for producing same |
| JPS6312162A (ja) * | 1986-07-03 | 1988-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS63227036A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0278272A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 撮像装置およびその製造方法 |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
-
1990
- 1990-05-08 JP JP2118903A patent/JP2775990B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-08 US US07/696,954 patent/US5156985A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512498A (en) * | 1994-01-28 | 1996-04-30 | Sony Corporation | Method of producing semiconductor device |
| US5874346A (en) * | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| US6066885A (en) * | 1996-05-23 | 2000-05-23 | Advanced Micro Devices, Inc. | Subtrench conductor formed with large tilt angle implant |
| US6127719A (en) * | 1996-06-05 | 2000-10-03 | Advanced Micro Devices, Inc. | Subfield conductive layer and method of manufacture |
| US7999312B2 (en) | 2006-03-08 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Insulated gate-type semiconductor device having a low concentration diffusion region |
| JP2007247842A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Ltd | シリンダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775990B2 (ja) | 1998-07-16 |
| US5156985A (en) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455190A (en) | Method of making a vertical channel device using buried source techniques | |
| JPH0414841A (ja) | 半導体装置の製造方法 | |
| JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
| JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
| EP0178664A2 (en) | Solid state image sensing device and method for making the same | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| US6143585A (en) | Method of manufacturing solid state image sensing device | |
| JP2000164849A (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| US3979765A (en) | Silicon gate MOS device and method | |
| JPS62293773A (ja) | 半導体装置の製造方法 | |
| US5837563A (en) | Self aligned barrier process for small pixel virtual phase charged coupled devices | |
| JPH02304974A (ja) | 固体撮像素子の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0335534A (ja) | 半導体装置の製造方法 | |
| JPH0278272A (ja) | 撮像装置およびその製造方法 | |
| JPH05175443A (ja) | 半導体装置及びその製造方法 | |
| JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 | |
| JPH04364780A (ja) | 固体撮像素子の製造方法 | |
| JPH03289146A (ja) | 半導体装置およびその製造方法 | |
| JPS63131540A (ja) | 半導体装置の製造方法 | |
| JPH06151453A (ja) | 高耐圧トランジスタおよびその製造方法 | |
| JPH04225562A (ja) | 固体撮像装置とその製造方法 | |
| JPS63240068A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |