JPH07168172A

JPH07168172A - 液晶表示装置及びその製造方法

Info

Publication number: JPH07168172A
Application number: JP34282093A
Authority: JP
Inventors: Junichi Hoshi; 淳一星
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-16
Filing date: 1993-12-16
Publication date: 1995-07-04

Abstract

(57)【要約】【目的】ＳＯＩ基板の画像表示部に対応する部分が除
去された素子基板を用いて構成される小型の液晶表示装
置において、埋込絶縁膜に要求される電気的特性並びに
力学的特性を十分に満足せしめることにある。【構成】画像表示部６に対応する部分の埋込絶縁膜を
エッチングし、他の周辺回路部のそれよりも薄く形成し
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶画像表示装置に関
し、特に小型のフラットパネルディスプレイやプロジェ
クションテレビ、ビデオカメラのビューファイダー等に
用いられる液晶画像表示装置に関する。

【０００２】

【従来の技術】小型、高精細な液晶表示装置をシリコン
オンインシュレータ（ＳＯＩ）形の基板を用いて作成す
る方法は、例えば特開平３−１９４１１５号公報に記載
されている。

【０００３】即ち、図８に示すように、埋込シリコン酸
化膜を有する単結晶シリコンＳＯＩ基板１上に、従来の
ＬＳＩ技術によって、大略透明な薄膜を積層し、アクテ
ィブマトリックス及び周辺回路を形成する。次いで対向
基板２となるカラーフィルタ３を有するガラス基板４と
貼合せ、カッティング、液晶５の注入を行い、液晶セル
を組立てる。次いで画像表示部となるべき領域６のシリ
コン基板裏面側を、高い選択性を有する異方性アルカリ
エッチング液等によって、前記埋込酸化膜が露出するま
でエッチングを行い、大略透明である前記アクティブマ
トリックスが乗った薄膜７を形成する。

【０００４】その後、通常の電気的実装を行い、前記半
導体基板上に形成されたボンディングパッド８から外部
に配線を引出すことによって液晶表示装置が完成する。

【０００５】

【発明が解決しようとする課題】しかし、従来例に於て
は、前記周辺回路が存在する前記基板裏面側がエッチン
グ除去されない領域の埋込シリコン酸化膜の膜厚と、画
像表示部となるべき前記エッチング除去された領域６の
それとが等しいために、周辺回路部の電気的特性を満足
し、且つ画像表示部における均一な液晶セルギャップを
実現することは非常に困難である。この点について以下
順に説明を行う。

【０００６】一般に前記電気的素子には、プロセスが短
かく高収率であり、信頼性的に安定なＰＭＯＳＦＥＴが
主として用いられる。また、前記周辺回路の一部である
前記アクティブマトリックスを駆動するＰＭＯＳシフト
レジスタには、消費電力を抑える目的でブートストラッ
プ回路等が用いられる。このブートストラップ回路は電
圧の上昇を伴うため、ＰＭＯＳＦＥＴには高い耐圧（〜
２０Ｖ）が必要となる。また、リーク電流を抑えるため
に、前記ＰＭＯＳのサブストレート端子に常時正のバイ
アス電圧を印加しておく必要がある。

【０００７】ただし、前記ＳＯＩ基板上のＰＭＯＳが形
成される活性層（単結晶シリコン層）の厚さは薄いた
め、空乏化し易く、正しいバックゲートバイアスを印加
するためには、前記バイアス電圧の印加だけでは不充分
である。このため、前記埋込酸化膜を介して存在するシ
リコン基板裏面側にも、実効的にバックゲートバイアス
として働く電圧を印加する必要がある。従って、この実
効的なバックゲートバイアス（Ｖ_BG）は、印加電圧以外
にも埋込酸化膜の膜厚（容量）に依存することになる。

【０００８】一方、バックゲートバイアスを印加するこ
とによって、前記ＰＭＯＳのスレッショルド電圧（｜Ｖ
_th｜）は上昇する。この｜Ｖ_th｜の上昇は素子特性を悪
化させ、最悪の場合、素子に要求される性能を満足でき
なくなる恐れが有る。

【０００９】一般にＭＯＳ構造の反転電圧Ｖ_Tは

【００１０】前記空乏層電荷量（Ｑ_B）は前記Ｖ_BGの１
／２乗にほぼ比例するため、Ｖ_BGが小さければ｜Ｖ_th｜
の上昇が小さく抑えられることが判る。

【００１１】従って、いかに小さなＶ_BGで前記ＰＭＯＳ
のリーク電流を抑えられるかが、カギとなる。

【００１２】一方、透明である画像表示部に存在する薄
膜には、前記電気的特性を満足する以前に、ある力学的
特性を満足する必要がある。即ち、液晶セルギャップを
均一に保持するためには、画像表示部に存在する薄膜の
張力は、ある一定値以上である必要があると言うことで
ある。一般に１ｃｍ角程度の液晶セルギャップを±０．
２μｍの精度に保つために必要な張力は、大略２×１０
⁹ｄｙｎｅ／ｃｍ²程度であり、これは厚さ６０００Å程
度のＬＰ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ）−ＳｉＮで実現
することができる。

【００１３】ただし、前記薄膜を構成する他のコンプレ
ッシブな膜の膜厚が厚い場合には、前記ＬＰ−ＳｉＮの
張力が減ぜられるため、均一な液晶セルギャップが得ら
れなくなる。一般に、ＬＰ−ＳｉＮは膜厚が６０００Å
を超えると急にクラックが増えるため、この上に半導体
素子を形成する事が困難となる。この時に許されるコン
プレッシブである埋込酸化膜の膜厚の限界は最大４００
０Å程度である。従って、これらの値が前記薄膜構成の
一応の目安となる。

【００１４】また、前記薄膜上に存在する前記アクティ
ブマトリックスを形成するＰＭＯＳスイッチングＴｒに
要求されるスペックは、リーク特性は前記周辺回路のＰ
ＭＯＳと同様であるが、耐圧に関しては電圧の上昇とい
った問題が存在しないため、それほどではない。従っ
て、前記埋込酸化膜厚に対する制約は小さい（薄くても
よい）。

【００１５】しかしながら、前記画像表示部の最大４０
００Å程度の埋込酸化膜では、消費電力を抑えるために
前記周辺回路部における埋込酸化膜に必要な高い耐圧
（〜２０Ｖ）を実現することが困難であるという問題が
有った。

【００１６】本発明の目的は、上述の問題点に鑑み、特
に小型，高精細な液晶表示装置において、先述したよう
な周辺回路部における電気的特性及び画像表示部におけ
る力学的特性を十分に満足せしめることにある。

【００１７】

【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明は、

【００１８】半導体基体上の埋込絶縁膜上に電気的素子
を有し、該半導体基体の画像表示部に対応する部分を除
去した薄膜面部が形成されている素子基板を用いた液晶
表示装置において、

【００１９】上記画像表示部に対応する部分の埋込絶縁
膜の厚さが、これ以外の部分の埋込絶縁膜の厚さよりも
薄いことを特徴とする液晶表示装置であり、

【００２０】また、上記本発明の液晶表示装置を製造す
るに際し、前記画像表示部に対応する部分の埋込絶縁膜
を、エッチングにより薄くすることを特徴とする液晶表
示装置の製造方法である。

【００２１】本発明に用いられる半導体基体としては、
単結晶シリコン基体，多結晶シリコン基体，アモルファ
スシリコン基体，化合物半導体基体等が適用でき、中で
も単結晶シリコン基体が好ましい。

【００２２】また、上記半導体基体上の埋込絶縁膜とし
ては、基体材料の酸化膜，窒化膜，窒化酸化膜等を挙げ
ることができる。

【００２３】本発明によれば、画像表示部に対応する部
分の埋込絶縁膜の厚さを、これ以外の周辺回路部に相当
する部分の埋込絶縁膜よりも薄くすることで、画像表示
部に要求される力学的特性と、周辺回路部に要求される
電気的特性の両立をさせるものである。この点につい
て、具体例を挙げて説明する。

【００２４】図３は単結晶シリコン基体上の埋込酸化膜
の膜厚と、この上に存在するスイッチングＴｒのソース
ドレイン耐圧の関係を示している。例えば、耐圧１０Ｖ
程度必要な画像表示部では、埋込酸化膜の膜厚を３００
０Å以上とし、耐圧２０Ｖ程度必要な周辺回路部では、
６５００Å以上とすれば良い。但し、この膜厚が厚すぎ
ると前記埋込酸化膜を形成するのに要する時間が莫大と
なるため現実的でなくなる。従って、最大でも２０，０
００Å程度とするのが好ましい。

【００２５】図４は上記埋込酸化膜の膜厚と、内部応力
（残留応力）の関係を示している。例えば、画像表示部
が１ｃｍ角程度の液晶セルギャップを±０．２μｍの精
度に保つためには、大略２×１０⁹ｄｙｎｅ／ｃｍ²程度
の張力が必要であるため、膜厚を４０００Å以下とすれ
ば良い。

【００２６】即ち、上記の例で示した電気的特性及び力
学的特性を満足させるためには、画像表示部の埋込酸化
膜の膜厚を３０００Å〜４０００Å、周辺回路部の埋込
酸化膜の膜厚を６５００Å〜２０，０００Åの範囲に設
定すれば良いことになる。

【００２７】本発明において、上記のように各領域で異
なる膜厚を有する埋込絶縁膜の形成方法は特に限定され
るものではないが、エッチングによる方法が前記ＰＭＯ
Ｓの電気特性の劣化が全くなく、前記スイッチングＴｒ
の電気特性を劣化させる度合が少なく、かつ安価に行な
えるので好ましい。エッチング方法は、液晶表示品質を
低下させない低ダメージなエッチング方法であれば特に
限定されず、例えば化学的エッチングが好ましく適用さ
れる。

【００２８】エッチングによる場合には、周辺回路の領
域の埋込絶縁膜を厚くするため、予め前記半導体基体上
の埋込絶縁膜の膜厚を厚く形成し、該半導体基体の画像
表示部に対応する部分を裏面からエッチング除去した
後、この部分の埋込絶縁膜をエッチングして膜厚を減少
させればよい。

【００２９】

【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれらの実施例に限定されるものではな
い。

【００３０】実施例１図２に本実施例で用いた素子基板を示す。これは厚さ６
２５μｍ程度の単結晶シリコン基体２１上に、厚さ約８
０００Åの熱酸化膜２２を有し、さらにこの上に不純物
濃度２×１０¹⁵ｃｍ^-3、厚さ０．５μｍ程度のＮ型エピ
タキシャル層２３を有する。埋込絶縁膜としての熱酸化
膜２２は、図３から判るように耐圧２０Ｖを満足する膜
厚を有している。また、Ｎ型エピタキシャル層２３上に
は、公知のＬＳＩ技術等を用いて、液晶の駆動に必要な
ゲート膜厚５００ÅのＰＭＯＳＦＥＴ，画素電極及び配
向膜（いずれも不図示）が形成されている。

【００３１】次に、本実施例の液晶表示装置の製造方法
を図１の製造工程図を用いて説明する。

【００３２】先ず、ガラス基板４上にカラーフィルタ３
及び不図示の対向電極，配向膜を形成し対向基板２とし
た。この対向基板２と先述の素子基板１とをシール材９
で貼合せ、次いでカッティングを行って各々の液晶セル
に分割した。続いて、液晶５を注入し、封口材で封口を
行った後に、公知の異方性アルカリエッチング液によっ
て、画像表示部６に相当する領域のみ、基板１の裏面か
らエッチングを行う。このエッチングは埋込絶縁膜であ
る熱酸化膜２２の裏面が露出するまで行なわれ、熱酸化
膜上に前記ＰＭＯＳＦＥＴ等を有する大略透明な薄膜７
が画像表示部６の領域に形成される。これにより、透明
化された画像表示部を有する液晶セル１０が出来上る
（図１（ａ）参照）。

【００３３】次いで、シリコンに対する選択性を有する
バッファードフッ酸水溶液等によって、画像表示部の前
記熱酸化膜２２の裏面側をエッチングし、この膜厚を４
０００Åまで減少させる（図１（ｂ）参照）。この膜厚
は、図４に示すように、薄膜７の残留応力を大略２×１
０⁹ｄｙｎｅ／ｃｍ²の引張応力に保つ値である。また、
前記膜厚は画像表示部６に存在するスイッチングＴｒに
必要な耐圧１０Ｖを満足する値である（図３参照）。

【００３４】その後、画像表示部６の開口部をカバーガ
ラス１１で覆い、ボンディンパッド８に引出電極１２を
設け、表示可能な液晶パネルを得た（図１（ｃ）参
照）。尚、本実施例で作製した液晶パネルの画像表示部
６の大きさは１４ｍｍ×１０ｍｍである。このようにし
て得られた液晶表示装置は、消費電力を抑えるためのブ
ートストラップ回路等を素子基板上に形成した場合にお
いても、周辺回路部における電気的特性を十分満足でき
た。また、画像表示部での液晶セルギャップを±０．２
μｍ以下の精度に保つことができ、高精細な画像を表示
できた。

【００３５】実施例２実施例１において、図１（ｂ）に示した熱酸化膜のエッ
チングを画像表示部６全面に渡って行なわない以外は、
実施例１と同様にして液晶表示装置を作製した。

【００３６】実施例１のように、熱酸化膜２２のエッチ
ングを、前記素子基板１の単結晶シリコン体２１部分を
マスクとして行った場合には、図５に示すように、熱酸
化膜の端部にアンダーカット５１が存在する。一般に膜
面の応力は端及びコーナー部に集中するため、アンダー
カット５１が存在する端部５２の力学的強度が低下し、
割れ易くなる恐れがある。

【００３７】このため本実施例では、図６に示すよう
に、公知のホトリソ技術を用いて耐エッチング性のマス
ク６１を端部に形成し（図６（ａ））、次いでエッチン
グを行う（図６（ｂ））ことで、上記不具合を解消する
ものである。

【００３８】尚、画像表示領域の端部６２からマスク６
１までの距離は数μｍ程度で良いので、徒らに表示面積
を消費することはない。

【００３９】また、裏面から見た画像表示部を表わして
いる図７に示すように、前述の通り画像表示部６の薄膜
面のコーナー部７１で応力が集中し易いことから、前記
エッチングマスク６１のコーナー部パターン７２を連続
した滑らかな曲線、例えば円形にすることもできる。こ
れにより、前述の応力集中による薄膜の破壊と言った現
象は緩和される。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
特に小型，高精細な液晶表示装置の周辺回路部と表示部
の埋込絶縁膜の膜厚を各々最適化することが可能である
ので、前記両領域に要求される電気的特性並びに力学的
特性を充分に満足することができる。

【図面の簡単な説明】

【図１】実施例１にて示す本発明の液晶表示装置の製造
方法を説明するための概略断面図である。

【図２】実施例１で用いた素子基板を示す図である。

【図３】埋込絶縁膜の膜厚−耐圧特性の一例を示す図で
ある。

【図４】埋込絶縁膜の膜厚−応力特性の一例を示す図で
ある。

【図５】実施例１の液晶表示装置における表示部の断面
図である。

【図６】実施例２にて示す本発明の液晶表示装置の製造
過程におけるエッチング方法を説明するための概略断面
図である。

【図７】実施例２にて示す本発明の液晶表示装置の製造
過程におけるエッチング方法を説明するための概略図で
ある。

【図８】従来例の断面図である。

【符号の説明】

１素子基板２対向基板３カラーフィルタ４ガラス基板５液晶６画像表示部７薄膜８ボンディングパッド９シール材１０液晶セル１１カバーガラス１２引出電極２１単結晶シリコン基板２２熱酸化膜２３エピタキシャル層５１アンダーカット５２端部６１マスク６２端部７１コーナー部７２マスクコーナー部パターン

Claims

【特許請求の範囲】

【請求項１】半導体基体上の埋込絶縁膜上に電気的素
子を有し、該半導体基体の画像表示部に対応する部分を
除去した薄膜面部が形成されている素子基板を用いた液
晶表示装置において、上記画像表示部に対応する部分の埋込絶縁膜の厚さが、
これ以外の部分の埋込絶縁膜の厚さよりも薄いことを特
徴とする液晶表示装置。
【請求項２】前記半導体基体が、単結晶シリコンであ
ることを特徴とする請求項１記載の液晶表示装置。
【請求項３】前記埋込絶縁膜が、シリコン化合物であ
ることを特徴とする請求項１記載の液晶表示装置。
【請求項４】請求項１記載の液晶表示装置において、
半導体基体が単結晶シリコンであり、埋込絶縁膜が該基
体の熱酸化膜であり、且つ画像表示部に対応する部分の
埋込絶縁膜の厚さが３０００Å〜４０００Å、これ以外
の部分の埋込絶縁膜の厚さが６５００Å〜２０，０００
Åであることを特徴とする液晶表示装置。
【請求項５】請求項１〜４いずれかに記載の液晶表示
装置を製造するに際し、前記画像表示部に対応する部分
の埋込絶縁膜を、エッチングにより薄くすることを特徴
とする液晶表示装置の製造方法。
【請求項６】前記エッチングは化学的エッチングであ
ることを特徴とする請求項５記載の液晶表示装置の製造
方法。
【請求項７】前記エッチングは、選択性を有するエッ
チング液を用いて行われることを特徴とする請求項５記
載の液晶表示装置の製造方法。
【請求項８】前記エッチングは、フッ酸を成分とする
エッチング液を用いて行われることを特徴とする請求項
５記載の液晶表示装置の製造方法。
【請求項９】前記エッチングは、エッチングマスクを
形成した後に行う選択的エッチングであることを特徴と
する請求項５記載の液晶表示装置の製造方法。
【請求項１０】前記エッチングマスクは、コーナー部
がなめらかな曲線を有することを特徴とする請求項９に
記載の液晶表示装置の製造方法。