JPH07168172A - Liquid crystal display and its production - Google Patents
Liquid crystal display and its productionInfo
- Publication number
- JPH07168172A JPH07168172A JP34282093A JP34282093A JPH07168172A JP H07168172 A JPH07168172 A JP H07168172A JP 34282093 A JP34282093 A JP 34282093A JP 34282093 A JP34282093 A JP 34282093A JP H07168172 A JPH07168172 A JP H07168172A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- etching
- display device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶画像表示装置に関
し、特に小型のフラットパネルディスプレイやプロジェ
クションテレビ、ビデオカメラのビューファイダー等に
用いられる液晶画像表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal image display device, and more particularly to a liquid crystal image display device used for a small flat panel display, a projection television, a viewfinder of a video camera and the like.
【０００２】[0002]
【従来の技術】小型、高精細な液晶表示装置をシリコン
オンインシュレータ（ＳＯＩ）形の基板を用いて作成す
る方法は、例えば特開平３−１９４１１５号公報に記載
されている。2. Description of the Related Art A method for producing a small-sized, high-definition liquid crystal display device using a silicon-on-insulator (SOI) type substrate is described in, for example, Japanese Patent Application Laid-Open No. 3-194115.
【０００３】即ち、図８に示すように、埋込シリコン酸
化膜を有する単結晶シリコンＳＯＩ基板１上に、従来の
ＬＳＩ技術によって、大略透明な薄膜を積層し、アクテ
ィブマトリックス及び周辺回路を形成する。次いで対向
基板２となるカラーフィルタ３を有するガラス基板４と
貼合せ、カッティング、液晶５の注入を行い、液晶セル
を組立てる。次いで画像表示部となるべき領域６のシリ
コン基板裏面側を、高い選択性を有する異方性アルカリ
エッチング液等によって、前記埋込酸化膜が露出するま
でエッチングを行い、大略透明である前記アクティブマ
トリックスが乗った薄膜７を形成する。That is, as shown in FIG. 8, a generally transparent thin film is laminated by a conventional LSI technique on a single crystal silicon SOI substrate 1 having a buried silicon oxide film to form an active matrix and peripheral circuits. . Then, the liquid crystal cell is assembled by laminating it with the glass substrate 4 having the color filter 3 serving as the counter substrate 2, cutting and injecting the liquid crystal 5. Then, the back surface side of the silicon substrate in the region 6 to be the image display portion is etched by an anisotropic alkali etching solution having a high selectivity until the buried oxide film is exposed, and the active matrix is substantially transparent. Forming a thin film 7 on which
【０００４】その後、通常の電気的実装を行い、前記半
導体基板上に形成されたボンディングパッド８から外部
に配線を引出すことによって液晶表示装置が完成する。After that, a normal electrical mounting is performed, and wiring is drawn out from the bonding pad 8 formed on the semiconductor substrate to the outside to complete the liquid crystal display device.
【０００５】[0005]
【発明が解決しようとする課題】しかし、従来例に於て
は、前記周辺回路が存在する前記基板裏面側がエッチン
グ除去されない領域の埋込シリコン酸化膜の膜厚と、画
像表示部となるべき前記エッチング除去された領域６の
それとが等しいために、周辺回路部の電気的特性を満足
し、且つ画像表示部における均一な液晶セルギャップを
実現することは非常に困難である。この点について以下
順に説明を行う。However, in the conventional example, the film thickness of the buried silicon oxide film in the region where the peripheral circuit exists and the back surface side of the substrate is not removed by etching, and Since it is equal to that of the region 6 removed by etching, it is very difficult to satisfy the electrical characteristics of the peripheral circuit part and to realize a uniform liquid crystal cell gap in the image display part. This point will be described below in order.
【０００６】一般に前記電気的素子には、プロセスが短
かく高収率であり、信頼性的に安定なＰＭＯＳＦＥＴが
主として用いられる。また、前記周辺回路の一部である
前記アクティブマトリックスを駆動するＰＭＯＳシフト
レジスタには、消費電力を抑える目的でブートストラッ
プ回路等が用いられる。このブートストラップ回路は電
圧の上昇を伴うため、ＰＭＯＳＦＥＴには高い耐圧（〜
２０Ｖ）が必要となる。また、リーク電流を抑えるため
に、前記ＰＭＯＳのサブストレート端子に常時正のバイ
アス電圧を印加しておく必要がある。Generally, a PMOSFET having a short process and a high yield and being stable in reliability is mainly used for the electric element. A bootstrap circuit or the like is used for the PMOS shift register that drives the active matrix, which is a part of the peripheral circuit, for the purpose of suppressing power consumption. Since this bootstrap circuit is accompanied by a rise in voltage, the PMOSFET has a high breakdown voltage (~
20V) is required. Further, in order to suppress the leak current, it is necessary to always apply a positive bias voltage to the substrate terminal of the PMOS.
【０００７】ただし、前記ＳＯＩ基板上のＰＭＯＳが形
成される活性層（単結晶シリコン層）の厚さは薄いた
め、空乏化し易く、正しいバックゲートバイアスを印加
するためには、前記バイアス電圧の印加だけでは不充分
である。このため、前記埋込酸化膜を介して存在するシ
リコン基板裏面側にも、実効的にバックゲートバイアス
として働く電圧を印加する必要がある。従って、この実
効的なバックゲートバイアス（ＶBG）は、印加電圧以外
にも埋込酸化膜の膜厚（容量）に依存することになる。However, since the active layer (single crystal silicon layer) on which the PMOS is formed on the SOI substrate is thin, depletion is likely to occur, and in order to apply a correct back gate bias, the bias voltage is applied. It's not enough. Therefore, it is necessary to apply a voltage that effectively acts as a back gate bias also to the back surface side of the silicon substrate existing via the buried oxide film. Therefore, this effective back gate bias (V BG ) depends on the film thickness (capacitance) of the buried oxide film in addition to the applied voltage.
【０００８】一方、バックゲートバイアスを印加するこ
とによって、前記ＰＭＯＳのスレッショルド電圧（｜Ｖ
th｜）は上昇する。この｜Ｖth｜の上昇は素子特性を悪
化させ、最悪の場合、素子に要求される性能を満足でき
なくなる恐れが有る。On the other hand, by applying a back gate bias, the threshold voltage (| V
th |) rises. This increase in | V th | deteriorates the element characteristics, and in the worst case, the performance required for the element may not be satisfied.
【０００９】一般にＭＯＳ構造の反転電圧ＶTは Generally, the inversion voltage V T of the MOS structure is
【００１０】前記空乏層電荷量（ＱB）は前記ＶBGの１
／２乗にほぼ比例するため、ＶBGが小さければ｜Ｖth｜
の上昇が小さく抑えられることが判る。The charge amount (Q B ) of the depletion layer is 1 of the V BG .
/ For approximately proportional to the square, the smaller the V BG | V th |
It can be seen that the rise of the can be suppressed small.
【００１１】従って、いかに小さなＶBGで前記ＰＭＯＳ
のリーク電流を抑えられるかが、カギとなる。Therefore, how small V BG is the PMOS
The key is to be able to suppress the leakage current of.
【００１２】一方、透明である画像表示部に存在する薄
膜には、前記電気的特性を満足する以前に、ある力学的
特性を満足する必要がある。即ち、液晶セルギャップを
均一に保持するためには、画像表示部に存在する薄膜の
張力は、ある一定値以上である必要があると言うことで
ある。一般に１ｃｍ角程度の液晶セルギャップを±０．
２μｍの精度に保つために必要な張力は、大略２×１０
9ｄｙｎｅ／ｃｍ2程度であり、これは厚さ６０００Å程
度のＬＰ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ）−ＳｉＮで実現
することができる。On the other hand, the thin film existing in the transparent image display portion needs to satisfy certain mechanical characteristics before satisfying the above electrical characteristics. That is, in order to keep the liquid crystal cell gap uniform, the tension of the thin film existing in the image display section needs to be a certain value or more. Generally, a liquid crystal cell gap of about 1 cm square is ± 0.
The tension required to maintain the accuracy of 2 μm is approximately 2 × 10
It is about 9 dyne / cm 2 , which can be realized by LP (Low-Pressure) -SiN having a thickness of about 6000 Å.
【００１３】ただし、前記薄膜を構成する他のコンプレ
ッシブな膜の膜厚が厚い場合には、前記ＬＰ−ＳｉＮの
張力が減ぜられるため、均一な液晶セルギャップが得ら
れなくなる。一般に、ＬＰ−ＳｉＮは膜厚が６０００Å
を超えると急にクラックが増えるため、この上に半導体
素子を形成する事が困難となる。この時に許されるコン
プレッシブである埋込酸化膜の膜厚の限界は最大４００
０Å程度である。従って、これらの値が前記薄膜構成の
一応の目安となる。However, when the thickness of the other compressive film constituting the thin film is large, the tension of the LP-SiN is reduced, so that a uniform liquid crystal cell gap cannot be obtained. Generally, LP-SiN has a film thickness of 6000Å
If it exceeds, cracks will increase abruptly, making it difficult to form a semiconductor element on this. At this time, the maximum thickness of the buried oxide film, which is compressive, is 400 at maximum.
It is about 0Å. Therefore, these values serve as a tentative guide for the thin film structure.
【００１４】また、前記薄膜上に存在する前記アクティ
ブマトリックスを形成するＰＭＯＳスイッチングＴｒに
要求されるスペックは、リーク特性は前記周辺回路のＰ
ＭＯＳと同様であるが、耐圧に関しては電圧の上昇とい
った問題が存在しないため、それほどではない。従っ
て、前記埋込酸化膜厚に対する制約は小さい（薄くても
よい）。The specifications required for the PMOS switching Tr forming the active matrix existing on the thin film are such that the leak characteristic is P of the peripheral circuit.
Although it is similar to the MOS, the breakdown voltage is not so great because there is no problem such as voltage rise. Therefore, the constraint on the buried oxide film thickness is small (though it may be thin).
【００１５】しかしながら、前記画像表示部の最大４０
００Å程度の埋込酸化膜では、消費電力を抑えるために
前記周辺回路部における埋込酸化膜に必要な高い耐圧
（〜２０Ｖ）を実現することが困難であるという問題が
有った。However, the maximum of 40 in the image display section is
A buried oxide film of about 00Å has a problem that it is difficult to realize a high breakdown voltage (up to 20 V) required for the buried oxide film in the peripheral circuit section in order to suppress power consumption.
【００１６】本発明の目的は、上述の問題点に鑑み、特
に小型，高精細な液晶表示装置において、先述したよう
な周辺回路部における電気的特性及び画像表示部におけ
る力学的特性を十分に満足せしめることにある。In view of the above-mentioned problems, an object of the present invention is to sufficiently satisfy the above-mentioned electrical characteristics in the peripheral circuit section and mechanical characteristics in the image display section in a particularly small and high-definition liquid crystal display device. It is to blame.
【００１７】[0017]
【課題を解決するための手段及び作用】上記目的を達成
すべく成された本発明は、Means and Actions for Solving the Problems The present invention made to achieve the above object is
【００１８】半導体基体上の埋込絶縁膜上に電気的素子
を有し、該半導体基体の画像表示部に対応する部分を除
去した薄膜面部が形成されている素子基板を用いた液晶
表示装置において、A liquid crystal display device using an element substrate having an electric element on a buried insulating film on a semiconductor substrate and having a thin film surface portion formed by removing a portion corresponding to the image display portion of the semiconductor substrate. ,
【００１９】上記画像表示部に対応する部分の埋込絶縁
膜の厚さが、これ以外の部分の埋込絶縁膜の厚さよりも
薄いことを特徴とする液晶表示装置であり、A liquid crystal display device characterized in that the thickness of the embedded insulating film in the portion corresponding to the image display portion is smaller than the thickness of the embedded insulating film in the other portions,
【００２０】また、上記本発明の液晶表示装置を製造す
るに際し、前記画像表示部に対応する部分の埋込絶縁膜
を、エッチングにより薄くすることを特徴とする液晶表
示装置の製造方法である。Further, in manufacturing the liquid crystal display device of the present invention, there is provided a method of manufacturing a liquid crystal display device, characterized in that the embedded insulating film in a portion corresponding to the image display portion is thinned by etching.
【００２１】本発明に用いられる半導体基体としては、
単結晶シリコン基体，多結晶シリコン基体，アモルファ
スシリコン基体，化合物半導体基体等が適用でき、中で
も単結晶シリコン基体が好ましい。The semiconductor substrate used in the present invention is
A single crystal silicon substrate, a polycrystalline silicon substrate, an amorphous silicon substrate, a compound semiconductor substrate or the like can be applied, and the single crystal silicon substrate is preferable.
【００２２】また、上記半導体基体上の埋込絶縁膜とし
ては、基体材料の酸化膜，窒化膜，窒化酸化膜等を挙げ
ることができる。As the buried insulating film on the semiconductor substrate, an oxide film, a nitride film, a nitride oxide film, etc. of the substrate material can be cited.
【００２３】本発明によれば、画像表示部に対応する部
分の埋込絶縁膜の厚さを、これ以外の周辺回路部に相当
する部分の埋込絶縁膜よりも薄くすることで、画像表示
部に要求される力学的特性と、周辺回路部に要求される
電気的特性の両立をさせるものである。この点につい
て、具体例を挙げて説明する。According to the present invention, the thickness of the buried insulating film in the portion corresponding to the image display portion is made thinner than the thickness of the buried insulating film in the portion corresponding to the other peripheral circuit portion, thereby displaying the image. The mechanical characteristics required for the parts are compatible with the electrical characteristics required for the peripheral circuit part. This point will be described with a specific example.
【００２４】図３は単結晶シリコン基体上の埋込酸化膜
の膜厚と、この上に存在するスイッチングＴｒのソース
ドレイン耐圧の関係を示している。例えば、耐圧１０Ｖ
程度必要な画像表示部では、埋込酸化膜の膜厚を３００
０Å以上とし、耐圧２０Ｖ程度必要な周辺回路部では、
６５００Å以上とすれば良い。但し、この膜厚が厚すぎ
ると前記埋込酸化膜を形成するのに要する時間が莫大と
なるため現実的でなくなる。従って、最大でも２０，０
００Å程度とするのが好ましい。FIG. 3 shows the relationship between the film thickness of the buried oxide film on the single crystal silicon substrate and the source / drain breakdown voltage of the switching Tr existing thereon. For example, withstand voltage 10V
In the image display section that requires some degree, the thickness of the buried oxide film is set to 300.
In the peripheral circuit section that requires 0 Å or more and a withstand voltage of about 20V,
It should be 6500Å or more. However, if this film thickness is too thick, the time required to form the buried oxide film becomes enormous, which is not realistic. Therefore, at most 20,0
It is preferably about 00Å.
【００２５】図４は上記埋込酸化膜の膜厚と、内部応力
（残留応力）の関係を示している。例えば、画像表示部
が１ｃｍ角程度の液晶セルギャップを±０．２μｍの精
度に保つためには、大略２×１０9ｄｙｎｅ／ｃｍ2程度
の張力が必要であるため、膜厚を４０００Å以下とすれ
ば良い。FIG. 4 shows the relationship between the film thickness of the buried oxide film and the internal stress (residual stress). For example, in order to maintain the liquid crystal cell gap of about 1 cm square in the image display unit with an accuracy of ± 0.2 μm, a tension of about 2 × 10 9 dyne / cm 2 is required, so that the film thickness should be 4000 Å or less. Just do it.
【００２６】即ち、上記の例で示した電気的特性及び力
学的特性を満足させるためには、画像表示部の埋込酸化
膜の膜厚を３０００Å〜４０００Å、周辺回路部の埋込
酸化膜の膜厚を６５００Å〜２０，０００Åの範囲に設
定すれば良いことになる。That is, in order to satisfy the electrical and mechanical characteristics shown in the above example, the film thickness of the buried oxide film in the image display section is 3000Å to 4000Å and the buried oxide film in the peripheral circuit section is It suffices to set the film thickness within the range of 6500Å to 20,000Å.
【００２７】本発明において、上記のように各領域で異
なる膜厚を有する埋込絶縁膜の形成方法は特に限定され
るものではないが、エッチングによる方法が前記ＰＭＯ
Ｓの電気特性の劣化が全くなく、前記スイッチングＴｒ
の電気特性を劣化させる度合が少なく、かつ安価に行な
えるので好ましい。エッチング方法は、液晶表示品質を
低下させない低ダメージなエッチング方法であれば特に
限定されず、例えば化学的エッチングが好ましく適用さ
れる。In the present invention, the method for forming the buried insulating film having different film thicknesses in each region as described above is not particularly limited, but the method by etching is the PMO.
There is no deterioration in the electrical characteristics of S, and the switching Tr
This is preferable because the degree of deterioration of the electrical characteristics of (3) is small and the cost can be reduced. The etching method is not particularly limited as long as it is a low damage etching method that does not deteriorate the liquid crystal display quality, and for example, chemical etching is preferably applied.
【００２８】エッチングによる場合には、周辺回路の領
域の埋込絶縁膜を厚くするため、予め前記半導体基体上
の埋込絶縁膜の膜厚を厚く形成し、該半導体基体の画像
表示部に対応する部分を裏面からエッチング除去した
後、この部分の埋込絶縁膜をエッチングして膜厚を減少
させればよい。In the case of etching, in order to increase the thickness of the buried insulating film in the peripheral circuit region, the thickness of the buried insulating film on the semiconductor substrate is formed in advance to correspond to the image display portion of the semiconductor substrate. After removing the portion to be etched from the back surface by etching, the embedded insulating film in this portion may be etched to reduce the film thickness.
【００２９】[0029]
【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれらの実施例に限定されるものではな
い。EXAMPLES The present invention will now be described in detail with reference to examples, but the present invention is not limited to these examples.
【００３０】実施例１ 図２に本実施例で用いた素子基板を示す。これは厚さ６
２５μｍ程度の単結晶シリコン基体２１上に、厚さ約８
０００Åの熱酸化膜２２を有し、さらにこの上に不純物
濃度２×１０15ｃｍ-3、厚さ０．５μｍ程度のＮ型エピ
タキシャル層２３を有する。埋込絶縁膜としての熱酸化
膜２２は、図３から判るように耐圧２０Ｖを満足する膜
厚を有している。また、Ｎ型エピタキシャル層２３上に
は、公知のＬＳＩ技術等を用いて、液晶の駆動に必要な
ゲート膜厚５００ÅのＰＭＯＳＦＥＴ，画素電極及び配
向膜（いずれも不図示）が形成されている。 Example 1 FIG. 2 shows the element substrate used in this example. This is thickness 6
On a single crystal silicon substrate 21 having a thickness of about 25 μm, a thickness of about 8
It has a thermal oxide film 22 of 000 Å, and further has an N-type epitaxial layer 23 having an impurity concentration of 2 × 10 15 cm −3 and a thickness of about 0.5 μm. The thermal oxide film 22 as a buried insulating film has a film thickness satisfying a withstand voltage of 20 V as can be seen from FIG. Further, on the N-type epitaxial layer 23, a PMOSFET having a gate film thickness of 500Å, a pixel electrode, and an alignment film (none of which are shown) are formed by using a known LSI technique or the like.
【００３１】次に、本実施例の液晶表示装置の製造方法
を図１の製造工程図を用いて説明する。Next, a method of manufacturing the liquid crystal display device of this embodiment will be described with reference to the manufacturing process chart of FIG.
【００３２】先ず、ガラス基板４上にカラーフィルタ３
及び不図示の対向電極，配向膜を形成し対向基板２とし
た。この対向基板２と先述の素子基板１とをシール材９
で貼合せ、次いでカッティングを行って各々の液晶セル
に分割した。続いて、液晶５を注入し、封口材で封口を
行った後に、公知の異方性アルカリエッチング液によっ
て、画像表示部６に相当する領域のみ、基板１の裏面か
らエッチングを行う。このエッチングは埋込絶縁膜であ
る熱酸化膜２２の裏面が露出するまで行なわれ、熱酸化
膜上に前記ＰＭＯＳＦＥＴ等を有する大略透明な薄膜７
が画像表示部６の領域に形成される。これにより、透明
化された画像表示部を有する液晶セル１０が出来上る
（図１（ａ）参照）。First, the color filter 3 is formed on the glass substrate 4.
Further, a counter electrode and an alignment film (not shown) were formed to form a counter substrate 2. The counter substrate 2 and the element substrate 1 described above are sealed with a sealing material 9
Then, the liquid crystal cell was divided into respective liquid crystal cells by laminating with each other and then cutting. Subsequently, after injecting the liquid crystal 5 and sealing with a sealing material, only a region corresponding to the image display portion 6 is etched from the back surface of the substrate 1 with a known anisotropic alkali etching solution. This etching is performed until the back surface of the thermal oxide film 22, which is a buried insulating film, is exposed, and the substantially transparent thin film 7 having the PMOSFET or the like on the thermal oxide film.
Are formed in the area of the image display unit 6. As a result, the liquid crystal cell 10 having the transparent image display section is completed (see FIG. 1A).
【００３３】次いで、シリコンに対する選択性を有する
バッファードフッ酸水溶液等によって、画像表示部の前
記熱酸化膜２２の裏面側をエッチングし、この膜厚を４
０００Åまで減少させる（図１（ｂ）参照）。この膜厚
は、図４に示すように、薄膜７の残留応力を大略２×１
０9ｄｙｎｅ／ｃｍ2の引張応力に保つ値である。また、
前記膜厚は画像表示部６に存在するスイッチングＴｒに
必要な耐圧１０Ｖを満足する値である（図３参照）。Next, the back surface side of the thermal oxide film 22 of the image display portion is etched with a buffered hydrofluoric acid aqueous solution having selectivity for silicon, and the film thickness is set to 4
Decrease to 000Å (see Fig. 1 (b)). This film thickness has a residual stress of the thin film 7 of approximately 2 × 1 as shown in FIG.
It is a value to keep the tensile stress of 0 9 dyne / cm 2 . Also,
The film thickness is a value that satisfies the withstand voltage 10V required for the switching Tr existing in the image display unit 6 (see FIG. 3).
【００３４】その後、画像表示部６の開口部をカバーガ
ラス１１で覆い、ボンディンパッド８に引出電極１２を
設け、表示可能な液晶パネルを得た（図１（ｃ）参
照）。尚、本実施例で作製した液晶パネルの画像表示部
６の大きさは１４ｍｍ×１０ｍｍである。このようにし
て得られた液晶表示装置は、消費電力を抑えるためのブ
ートストラップ回路等を素子基板上に形成した場合にお
いても、周辺回路部における電気的特性を十分満足でき
た。また、画像表示部での液晶セルギャップを±０．２
μｍ以下の精度に保つことができ、高精細な画像を表示
できた。After that, the opening portion of the image display portion 6 was covered with the cover glass 11 and the lead electrode 12 was provided on the bond pad 8 to obtain a displayable liquid crystal panel (see FIG. 1C). The size of the image display unit 6 of the liquid crystal panel manufactured in this example is 14 mm × 10 mm. The liquid crystal display device thus obtained was able to sufficiently satisfy the electrical characteristics of the peripheral circuit portion even when a bootstrap circuit or the like for suppressing power consumption was formed on the element substrate. In addition, the liquid crystal cell gap in the image display unit is ± 0.2
It was possible to maintain the accuracy of μm or less and display a high-definition image.
【００３５】実施例２ 実施例１において、図１（ｂ）に示した熱酸化膜のエッ
チングを画像表示部６全面に渡って行なわない以外は、
実施例１と同様にして液晶表示装置を作製した。 Example 2 In Example 1, except that the thermal oxide film shown in FIG. 1B was not etched over the entire surface of the image display portion 6.
A liquid crystal display device was produced in the same manner as in Example 1.
【００３６】実施例１のように、熱酸化膜２２のエッチ
ングを、前記素子基板１の単結晶シリコン体２１部分を
マスクとして行った場合には、図５に示すように、熱酸
化膜の端部にアンダーカット５１が存在する。一般に膜
面の応力は端及びコーナー部に集中するため、アンダー
カット５１が存在する端部５２の力学的強度が低下し、
割れ易くなる恐れがある。When the thermal oxide film 22 is etched by using the single crystal silicon body 21 portion of the element substrate 1 as a mask as in Example 1, as shown in FIG. There is an undercut 51 in the part. In general, the stress on the film surface is concentrated on the edges and corners, so the mechanical strength of the edge 52 where the undercut 51 is present decreases.
It may break easily.
【００３７】このため本実施例では、図６に示すよう
に、公知のホトリソ技術を用いて耐エッチング性のマス
ク６１を端部に形成し（図６（ａ））、次いでエッチン
グを行う（図６（ｂ））ことで、上記不具合を解消する
ものである。For this reason, in this embodiment, as shown in FIG. 6, an etching resistant mask 61 is formed on the end portion by using a known photolithography technique (FIG. 6A), and then etching is performed (FIG. 6A). 6 (b)) eliminates the above-mentioned problem.
【００３８】尚、画像表示領域の端部６２からマスク６
１までの距離は数μｍ程度で良いので、徒らに表示面積
を消費することはない。The mask 6 starts from the edge 62 of the image display area.
Since the distance to 1 is about several μm, the display area is not consumed unnecessarily.
【００３９】また、裏面から見た画像表示部を表わして
いる図７に示すように、前述の通り画像表示部６の薄膜
面のコーナー部７１で応力が集中し易いことから、前記
エッチングマスク６１のコーナー部パターン７２を連続
した滑らかな曲線、例えば円形にすることもできる。こ
れにより、前述の応力集中による薄膜の破壊と言った現
象は緩和される。Further, as shown in FIG. 7 showing the image display section viewed from the back side, since stress is likely to be concentrated at the corner portion 71 of the thin film surface of the image display section 6 as described above, the etching mask 61 is used. The corner pattern 72 may be formed into a continuous smooth curve, for example, a circle. As a result, the phenomenon of thin film destruction due to stress concentration is alleviated.
【００４０】[0040]
【発明の効果】以上説明したように、本発明によれば、
特に小型，高精細な液晶表示装置の周辺回路部と表示部
の埋込絶縁膜の膜厚を各々最適化することが可能である
ので、前記両領域に要求される電気的特性並びに力学的
特性を充分に満足することができる。As described above, according to the present invention,
In particular, since it is possible to optimize the film thickness of the embedded insulating film in the peripheral circuit section and the display section of a small-sized and high-definition liquid crystal display device, respectively, the electrical and mechanical characteristics required for both regions can be optimized. Can be fully satisfied.
【図１】実施例１にて示す本発明の液晶表示装置の製造
方法を説明するための概略断面図である。FIG. 1 is a schematic cross-sectional view for explaining the method for manufacturing the liquid crystal display device of the present invention shown in Example 1.
【図２】実施例１で用いた素子基板を示す図である。2 is a diagram showing an element substrate used in Example 1. FIG.
【図３】埋込絶縁膜の膜厚−耐圧特性の一例を示す図で
ある。FIG. 3 is a diagram showing an example of film thickness-withstand voltage characteristics of a buried insulating film.
【図４】埋込絶縁膜の膜厚−応力特性の一例を示す図で
ある。FIG. 4 is a diagram showing an example of film thickness-stress characteristics of a buried insulating film.
【図５】実施例１の液晶表示装置における表示部の断面
図である。5 is a cross-sectional view of a display unit in the liquid crystal display device of Example 1. FIG.
【図６】実施例２にて示す本発明の液晶表示装置の製造
過程におけるエッチング方法を説明するための概略断面
図である。FIG. 6 is a schematic cross-sectional view for explaining an etching method in a manufacturing process of the liquid crystal display device of the present invention shown in Embodiment 2.
【図７】実施例２にて示す本発明の液晶表示装置の製造
過程におけるエッチング方法を説明するための概略図で
ある。FIG. 7 is a schematic view for explaining an etching method in the manufacturing process of the liquid crystal display device of the present invention shown in Example 2.
【図８】従来例の断面図である。FIG. 8 is a sectional view of a conventional example.
１ 素子基板 ２ 対向基板 ３ カラーフィルタ ４ ガラス基板 ５ 液晶 ６ 画像表示部 ７ 薄膜 ８ ボンディングパッド ９ シール材 １０ 液晶セル １１ カバーガラス １２ 引出電極 ２１ 単結晶シリコン基板 ２２ 熱酸化膜 ２３ エピタキシャル層 ５１ アンダーカット ５２ 端部 ６１ マスク ６２ 端部 ７１ コーナー部 ７２ マスクコーナー部パターン 1 Element Substrate 2 Counter Substrate 3 Color Filter 4 Glass Substrate 5 Liquid Crystal 6 Image Display 7 Thin Film 8 Bonding Pad 9 Sealing Material 10 Liquid Crystal Cell 11 Cover Glass 12 Extraction Electrode 21 Single Crystal Silicon Substrate 22 Thermal Oxide Film 23 Epitaxial Layer 51 Undercut 52 Edge 61 Mask 62 Edge 71 Corner 72 Mask Corner Pattern
Claims (10)
子を有し、該半導体基体の画像表示部に対応する部分を
除去した薄膜面部が形成されている素子基板を用いた液
晶表示装置において、 上記画像表示部に対応する部分の埋込絶縁膜の厚さが、
これ以外の部分の埋込絶縁膜の厚さよりも薄いことを特
徴とする液晶表示装置。1. A liquid crystal display using an element substrate having an electric element on a buried insulating film on a semiconductor substrate and having a thin film surface portion formed by removing a portion corresponding to an image display portion of the semiconductor substrate. In the device, the thickness of the embedded insulating film in the portion corresponding to the image display unit is
A liquid crystal display device, characterized in that it is thinner than the thickness of the buried insulating film in other portions.
ることを特徴とする請求項１記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the semiconductor substrate is single crystal silicon.
ることを特徴とする請求項１記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein the buried insulating film is a silicon compound.
半導体基体が単結晶シリコンであり、埋込絶縁膜が該基
体の熱酸化膜であり、且つ画像表示部に対応する部分の
埋込絶縁膜の厚さが３０００Å〜４０００Å、これ以外
の部分の埋込絶縁膜の厚さが６５００Å〜２０，０００
Åであることを特徴とする液晶表示装置。4. The liquid crystal display device according to claim 1,
The semiconductor substrate is single crystal silicon, the embedded insulating film is a thermal oxide film of the substrate, and the thickness of the embedded insulating film of the portion corresponding to the image display portion is 3000Å to 4000Å, and the other portions are embedded. Insulation film thickness is 6500Å ~ 20,000
Liquid crystal display device characterized by being Å.
装置を製造するに際し、前記画像表示部に対応する部分
の埋込絶縁膜を、エッチングにより薄くすることを特徴
とする液晶表示装置の製造方法。5. The liquid crystal display device according to any one of claims 1 to 4, wherein the embedded insulating film in a portion corresponding to the image display portion is thinned by etching. Manufacturing method.
ることを特徴とする請求項５記載の液晶表示装置の製造
方法。6. The method of manufacturing a liquid crystal display device according to claim 5, wherein the etching is chemical etching.
チング液を用いて行われることを特徴とする請求項５記
載の液晶表示装置の製造方法。7. The method of manufacturing a liquid crystal display device according to claim 5, wherein the etching is performed using an etching liquid having selectivity.
エッチング液を用いて行われることを特徴とする請求項
５記載の液晶表示装置の製造方法。8. The method for manufacturing a liquid crystal display device according to claim 5, wherein the etching is performed using an etching solution containing hydrofluoric acid as a component.
形成した後に行う選択的エッチングであることを特徴と
する請求項５記載の液晶表示装置の製造方法。9. The method of manufacturing a liquid crystal display device according to claim 5, wherein the etching is selective etching performed after forming an etching mask.
がなめらかな曲線を有することを特徴とする請求項９に
記載の液晶表示装置の製造方法。10. The method for manufacturing a liquid crystal display device according to claim 9, wherein the etching mask has a curve with a smooth corner portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34282093A JPH07168172A (en) | 1993-12-16 | 1993-12-16 | Liquid crystal display and its production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34282093A JPH07168172A (en) | 1993-12-16 | 1993-12-16 | Liquid crystal display and its production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07168172A true JPH07168172A (en) | 1995-07-04 |
Family
ID=18356746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34282093A Withdrawn JPH07168172A (en) | 1993-12-16 | 1993-12-16 | Liquid crystal display and its production |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07168172A (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2736446A1 (en) * | 1995-07-06 | 1997-01-10 | Lg Electronics Inc | PROCESS FOR PRODUCING A SUBSTRATE AND APPLICATION TO THE MANUFACTURE OF LIQUID CRYSTAL DISPLAYS |
| US6071374A (en) * | 1996-06-26 | 2000-06-06 | Lg Electronics Inc. | Apparatus for etching glass substrate |
| US6197209B1 (en) | 1995-10-27 | 2001-03-06 | Lg. Philips Lcd Co., Ltd. | Method of fabricating a substrate |
| US6228211B1 (en) | 1998-09-08 | 2001-05-08 | Lg. Philips Lcd Co., Ltd. | Apparatus for etching a glass substrate |
| US6551443B2 (en) | 2000-12-30 | 2003-04-22 | Lg.Philips Lcd Co., Ltd. | Apparatus for etching glass substrate in fabrication of LCD |
| US6558776B1 (en) | 1998-10-22 | 2003-05-06 | Lg.Philips Lcd Co., Ltd. | Glass substrate for liquid crystal display device |
| US6824618B2 (en) | 2001-12-19 | 2004-11-30 | Lg.Philips Lcd., Ltd. | Substrate receiving apparatus and method thereof |
| US6836311B2 (en) | 2002-05-23 | 2004-12-28 | Lg. Philips Lcd Co., Ltd. | Seal pattern for liquid crystal display device including first, second and third dummy seal patterns in non-active area |
| US6930748B2 (en) | 2000-12-29 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US6955840B2 (en) | 1997-10-20 | 2005-10-18 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| US6958801B2 (en) | 2001-11-07 | 2005-10-25 | Lg.Philips Lcd Co., Ltd. | Seal pattern for ultra-thin liquid crystal display device |
| US7014732B2 (en) | 2001-12-29 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Etching apparatus |
| US7016008B2 (en) | 2001-12-18 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device having sealant patterns, dummy patterns, and substrate protective patterns |
| US7336334B2 (en) | 2001-12-06 | 2008-02-26 | Lg.Philips Lcd Co., Ltd. | Fabrication method of liquid crystal display device |
| US7361610B2 (en) | 2000-12-27 | 2008-04-22 | Lg.Philips Lcd Co., Ltd. | Method of etching a glass substrate |
| US7388642B2 (en) | 2000-11-30 | 2008-06-17 | Lg Display Co., Ltd. | Seal pattern for liquid crystal display device and forming method thereof |
| US7393431B2 (en) | 2001-09-25 | 2008-07-01 | Lg Display Co., Ltd. | Bubble plate for etching and etching apparatus using the same |
| US7736461B2 (en) | 2002-10-07 | 2010-06-15 | Lg Display Co., Ltd. | Cassette for preventing breakage of glass substrate |
| US8043466B1 (en) | 1997-03-21 | 2011-10-25 | Lg Display Co., Ltd | Etching apparatus |
| US8512580B2 (en) | 2001-09-21 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating thin liquid crystal display device |
-
1993
- 1993-12-16 JP JP34282093A patent/JPH07168172A/en not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766493A (en) * | 1995-07-06 | 1998-06-16 | Lg Electronics Inc. | Method of fabricating a liquid crystal display substrate |
| GB2302956B (en) * | 1995-07-06 | 2000-03-01 | Lg Electronics Inc | Method of fabricating a substrate |
| FR2736446A1 (en) * | 1995-07-06 | 1997-01-10 | Lg Electronics Inc | PROCESS FOR PRODUCING A SUBSTRATE AND APPLICATION TO THE MANUFACTURE OF LIQUID CRYSTAL DISPLAYS |
| US6197209B1 (en) | 1995-10-27 | 2001-03-06 | Lg. Philips Lcd Co., Ltd. | Method of fabricating a substrate |
| US6071374A (en) * | 1996-06-26 | 2000-06-06 | Lg Electronics Inc. | Apparatus for etching glass substrate |
| US8043466B1 (en) | 1997-03-21 | 2011-10-25 | Lg Display Co., Ltd | Etching apparatus |
| US6955840B2 (en) | 1997-10-20 | 2005-10-18 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| US6228211B1 (en) | 1998-09-08 | 2001-05-08 | Lg. Philips Lcd Co., Ltd. | Apparatus for etching a glass substrate |
| US6558776B1 (en) | 1998-10-22 | 2003-05-06 | Lg.Philips Lcd Co., Ltd. | Glass substrate for liquid crystal display device |
| US7388642B2 (en) | 2000-11-30 | 2008-06-17 | Lg Display Co., Ltd. | Seal pattern for liquid crystal display device and forming method thereof |
| US7361610B2 (en) | 2000-12-27 | 2008-04-22 | Lg.Philips Lcd Co., Ltd. | Method of etching a glass substrate |
| US6930748B2 (en) | 2000-12-29 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US6551443B2 (en) | 2000-12-30 | 2003-04-22 | Lg.Philips Lcd Co., Ltd. | Apparatus for etching glass substrate in fabrication of LCD |
| US8512580B2 (en) | 2001-09-21 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating thin liquid crystal display device |
| US7393431B2 (en) | 2001-09-25 | 2008-07-01 | Lg Display Co., Ltd. | Bubble plate for etching and etching apparatus using the same |
| US6958801B2 (en) | 2001-11-07 | 2005-10-25 | Lg.Philips Lcd Co., Ltd. | Seal pattern for ultra-thin liquid crystal display device |
| US7068346B2 (en) | 2001-11-07 | 2006-06-27 | Lg.Philips Lcd Co., Ltd. | Seal pattern for ultra-thin liquid crystal display device |
| US7336334B2 (en) | 2001-12-06 | 2008-02-26 | Lg.Philips Lcd Co., Ltd. | Fabrication method of liquid crystal display device |
| US7016008B2 (en) | 2001-12-18 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device having sealant patterns, dummy patterns, and substrate protective patterns |
| US6824618B2 (en) | 2001-12-19 | 2004-11-30 | Lg.Philips Lcd., Ltd. | Substrate receiving apparatus and method thereof |
| US7790052B2 (en) | 2001-12-19 | 2010-09-07 | Lg Display Co., Ltd. | Substrate receiving method |
| US7494595B2 (en) | 2001-12-29 | 2009-02-24 | Lg Display Co., Ltd. | Etching apparatus |
| US7014732B2 (en) | 2001-12-29 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Etching apparatus |
| US6836311B2 (en) | 2002-05-23 | 2004-12-28 | Lg. Philips Lcd Co., Ltd. | Seal pattern for liquid crystal display device including first, second and third dummy seal patterns in non-active area |
| US6919949B2 (en) | 2002-05-23 | 2005-07-19 | Lg.Philips Lcd Co., Ltd. | Seal pattern for liquid crystal display device including inner seal with first and second openings |
| US7736461B2 (en) | 2002-10-07 | 2010-06-15 | Lg Display Co., Ltd. | Cassette for preventing breakage of glass substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07168172A (en) | Liquid crystal display and its production | |
| JP3526058B2 (en) | Semiconductor device for light valve | |
| KR100559761B1 (en) | Electronic device having liquid crystal display device | |
| JP3109968B2 (en) | Method for manufacturing active matrix circuit board and method for manufacturing liquid crystal display device using the circuit board | |
| JP4653374B2 (en) | Manufacturing method of electro-optical device | |
| JPS63279228A (en) | Liquid crystal display device | |
| US5633176A (en) | Method of producing a semiconductor device for a light valve | |
| JPH0618926A (en) | Large-sized substrate for liquid crystal display and its production | |
| TW579601B (en) | Electrooptic device, liquid crystal device, and projection display device | |
| JPH10293322A (en) | Liquid crystal display and manufacture therefor | |
| JP2001257355A (en) | Electro-optic substrate, electro-optic device and electronic equipment | |
| JP4366953B2 (en) | Method for manufacturing composite semiconductor substrate | |
| JP4366954B2 (en) | Method for manufacturing composite semiconductor substrate | |
| JP2002110998A (en) | Electro-optical substrate, manufacturing method thereof, optoelectronic device, and electronic equipment | |
| JP2005166911A (en) | Semiconductor device, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic equipment | |
| JPH06202155A (en) | Production of liquid crystal display device | |
| JP2004273922A (en) | Manufacturing method of thin film transistor, thin film transistor, display device, and electronic equipment | |
| JPH1070188A (en) | Soi-type semiconductor device using electro-chemical etching method and manufacturing method of active drive liquid crystal display device using the same | |
| JPH06289424A (en) | Transmission type display device | |
| JP3342732B2 (en) | Method of manufacturing semiconductor device for light valve | |
| JP2005251912A (en) | Composite semiconductor substrate, method for manufacturing the same, electrooptical device and electronic apparatus | |
| JPH09293875A (en) | Semiconductor element substrate, manufacture thereof, and semiconductor device using its substrate | |
| JP4599831B2 (en) | Method for manufacturing substrate for electro-optical device | |
| JP4366983B2 (en) | Method for manufacturing composite semiconductor substrate | |
| JP2002353464A (en) | Electro-optical device, production method therefor and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |