JP3373084B2 - 半導体パッケージ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体パッケージに
係り、特にはビルドアップ多層配線層上に複数の電子部
品を搭載した構造を有する半導体パッケージ（ＭＣＭ：
マルチチップモジュール）における電気的接続構造に関
するものである。

【０００２】

【従来の技術】ＩＣチップやＬＳＩチップとマザーボー
ドであるプリント配線板との電気的な接続は、一般的に
半導体パッケージを介して行われる。そして、近年にお
いては樹脂封止型の半導体パッケージ（いわゆるプラス
ティックパッケージ）がその主流を占めている。プラス
ティックパッケージを作製する場合、ＬＳＩチップの誤
動作や熱破壊を未然に防止するために、ＬＳＩチップの
発する熱を確実に放散させることが必要になる。そのた
め、従来のプラスティックパッケージでは、例えばチッ
プ実装部分の裏面側にＣｕ−Ｗ等の高熱伝導材料製の板
材である放熱体を配置するという対策が採られている。

【０００３】ところが、大型の放熱体を使用することに
よりパッケージに大きな放熱領域を確保しようとする
と、配線を形成することができない領域（デッドエリ
ア）が放熱領域の面積分だけ増えてしまう。そのため、
パッケージ全体のサイズを大きくせざる得なくなり、こ
のことが結果的に信号伝搬速度を遅延させてしまう。従
って、パッケージの高速化が妨げられる。逆にデッドエ
リアを極力小さくしてパッケージサイズの現状維持を図
ろうとすると、放熱体を小さくせざるを得なく、結果と
して充分な放熱領域を確保することができなくなる。

【０００４】このような問題を解消しうる半導体パッケ
ージとしては、例えば次のようなものが提案されてい
る。図１４に、前記半導体パッケージ１０１の一例を示
す。この半導体パッケージ１０１は、銅等からなる板材
１０２を主材とする放熱体１０３と、その放熱体１０３
を装着するための貫通窓１０４を備えたベースユニット
１０５とによって構成されている。放熱体１０３を構成
する板材１０２の片側面には、ビルドアップ多層配線層
Ｂ1 が形成されている。このビルドアップ多層配線層Ｂ
1 の上面中央部には、ＬＳＩチップ１０６を搭載するた
めの電子部品搭載部が設けられている。なお、同図に示
された半導体パッケージ１０１は、複数のＬＳＩチップ
１０６が搭載されたＭＣＭ構造を採っている。また、ビ
ルドアップ多層配線層Ｂ1 の上面外縁部には、複数のボ
ンディングパッド１０７が設けられている。

【０００５】一方、ベースユニット１０５の片面から
は、多数のＩ／Ｏピン１０８が突出されている。同面に
おいて前記貫通窓１０４の周囲には、前記ボンディング
パッド１０７に対応するように複数のボンディングパッ
ド１０９が設けられている。そして、これらのボンディ
ングパッド１０７，１０９同士は、ボンディングワイヤ
１１０を介して互いに接合されている。その結果、ＬＳ
Ｉチップ１０６を搭載した放熱体１０３側とベースユニ
ット１０５側との間で、電気的な接続が図られている。

【０００６】

【発明が解決しようとする課題】ところが、この半導体
パッケージ１０１の場合、ボンディングパッド１０７，
１０９間を接続する導体がボンディングワイヤ１１０で
あることから、以下のような問題がある。

【０００７】第１に、ボンディングワイヤ１１０による
接続では、実際のパッド間距離よりもワイヤ長のほうが
長くなる。従って、その分だけインダクタンスが大きく
なり、信号伝搬速度を遅延させてしまう。このため、半
導体パッケージ１０１の高速化を充分に達成することが
できない。

【０００８】第２に、ボンディングパッド１０７，１０
９の狭ピッチ化が進んだ場合、それに対応して細いボン
ディングワイヤ１１０を使用する必要がある。すると、
インダクタンスの増大がいっそう顕著になる。また、こ
の場合にはワイヤボンディング作業自体も難しくなるな
ど、製造上の問題が生じやすい。

【０００９】第３に、半導体パッケージ１０１のよりい
っそうの外形小型化を図るためには、２つのボンディン
グパッド１０７，１０９群を横方向に並べて配置する構
成はあまり有利ではないと考えられる。

【００１０】本発明は上記の課題を解決するためなされ
たものであり、その目的は、小型かつ高速であって製造
の容易な半導体パッケージを提供することにある。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、高熱伝導性材料からな
る板材の片側面にビルドアップ多層配線層が設けられ、
その配線層上に電子部品を搭載するための電子部品搭載
部及び第１の接続端子群が設けられてなる放熱体と、片
側面に入出力端子群を備えるプリント配線板の反対側面
のほぼ中央部に前記電子部品が収容されうる収容空間が
設けられ、その収容空間の近傍に前記第１の接続端子群
と電気的に接続される第２の接続端子群が設けられてな
り、前記放熱体が前記ビルドアップ多層配線層側面を前
記プリント配線板側に向けた状態で装着される放熱体装
着用のベースユニットとによって構成される半導体パッ
ケージにおいて、前記第１の接続端子群と前記第２の接
続端子群とが異方導電接着剤を介して電気的に接続さ
れ、前記収容空間の外形寸法は前記放熱体の外形寸法よ
りも１mm〜２mm小さく、その周囲には前記第２の接続端
子が形成され、前記異方導電接着剤は前記収容空間を包
囲するように設けられ、前記異方導電接着剤と前記ビル
ドアップ多層配線層との間には空隙が形成され、その空
隙内に電子部品が収容されてなる半導体パッケージをそ
の要旨とする。

【００１２】請求項２に記載の発明は、請求項１におい
て、前記収容空間は前記プリント配線板を貫通してなる
ことをその要旨とする。請求項３に記載の発明は、請求
項１において、前記収容空間は前記プリント配線板を貫
通しない凹部であることをその要旨とする。

【００１３】

【００１４】請求項１に記載の発明によると、両接続端
子群をワイヤボンディングを介して接続したときに比べ
て、接続部分の長さが確実に短くなる。このため、イン
ダクタンスが低減し、信号伝搬速度の遅延が防止され
る。また、ワイヤボンディングを行わないことから、両
接続端子群を横方向に並べて配置する必要がなくなり、
しかも工程の簡略化も図られる。さらに、収容空間を包
囲する異方導電接着剤によって両接続端子群の界面が封
止されるため、同界面を樹脂封止する必要性が小さくな
る。そして、異方導電接着剤によって空隙内外の空気の
流通が絶たれ、ある程度の封止が図られるようになって
いる。

【００１５】請求項２に記載の発明によると、貫通状態
の収容空間であると、非貫通状態のものを形成する場合
に比べて加工が簡単である。請求項３に記載の発明によ
ると、収容空間が非貫通状態の凹部であるとプリント配
線板の中央部にも配線を引くことができるため、デッド
スペースがより少なくなる。また、この場合にはプリン
ト配線板の全体に入出力端子を設けることが可能にな
り、かつ封止キャップ等による封止も不要になる。

【００１６】

【００１７】

【発明の実施の形態】

〔第１の実施の形態〕以下、本発明を半導体パッケージ
１１に具体化した一実施の形態を図１〜図７に基づき詳
細に説明する。

【００１８】本実施形態の半導体パッケージ１１は、図
３に示されるように、基本的にＰＧＡタイプのベースユ
ニット２５と、放熱体としての多層薄膜配線板１２とに
よって構成されている。

【００１９】多層薄膜配線板１２は、図３，図４に示さ
れるように、高熱伝導性材料からなる板材としてのタフ
ピッチ銅板１３を基体として形成されている。このタフ
ピッチ銅板１３の片側面全体は放熱領域となっており、
かつその反対側面全体は電子部品搭載領域となってい
る。電子部品搭載領域全体には、高密度かつ肉薄な配線
層としてのビルドアップ多層配線層Ｂ1 が形成されてい
る。本実施形態では、前記ビルドアップ多層配線層Ｂ1
は、絶縁層１４と極めてファインな配線パターン１５と
を交互に積層した構成を有している。各層の配線パター
ン１５は、絶縁層１４に形成されたバイアホール１６に
よって互いに接続されている。

【００２０】図３，図４に示されるように、ビルドアッ
プ多層配線層Ｂ1 上には、電子部品搭載部としてのダイ
パッド１７が複数個設けられている。ダイパッド１７上
には、電子部品としてのＬＳＩチップ１８，１９が搭載
されている。ＬＳＩチップ１８，１９とビルドアップ多
層配線層Ｂ1 上のボンディングパッド２０とは、ボンデ
ィングワイヤ２１を介して電気的に接続されている。な
お、ＬＳＩチップ１８，１９は、ビルドアップ多層配線
層Ｂ1 に対してバンプを介して接続されていてもよい。
ビルドアップ多層配線層Ｂ1 の上面外縁部には、第１の
接続端子群を構成する接続端子としての多数のパッド２
２が規則的にレイアウトされている。そして、ＬＳＩチ
ップ１８，１９とパッド２２とは、ビルドアップ多層配
線層Ｂ1の内層または外層の配線パターン１５を介して
電気的に接続されている。なお、本実施形態では、前記
パッド２２の幅は０．３mmであり、パッド２２の間のス
ペースは０．２mmである。

【００２１】放熱体装着用の部材であるベースユニット
２５は、プラスティック製の板材（本実施形態ではガラ
スエポキシ製の銅張積層板）を主形成材料とするプリン
ト配線板２５ａを用いて作製される。基本的に、この種
の板材はセラミックスや金属に比べて加工が容易だから
である。なお、本実施形態のプリント配線板２５ａとし
ては、導体層を４層に持ついわゆる４層板が使用されて
いる。

【００２２】図１，図２に示されるように、ベースユニ
ット２５を構成するプリント配線板２５ａの中央部に
は、収容空間としての正方形状の貫通窓２６が１つ形成
されている。この貫通窓２６の一方の開口には、ビルド
アップ多層配線層Ｂ1 を形成した面側をプリント配線板
２５ａ側に向けた状態で、前記多層薄膜配線板１２が装
着される。そのとき、プリント配線板２５ａによって多
層薄膜配線板１２の外縁部が全体的に支持される。貫通
窓２６の外形寸法は、多層薄膜配線板１２の外形寸法よ
りも１mm〜２mm小さくなっている。両者の寸法の差が小
さすぎると、支持される部分の面積が減少するため、多
層薄膜配線板１２を確実に取り付けることができなくな
る場合がある。一方、両者の寸法の差が大きすぎると、
支持部分の面積が増加する反面、電子部品搭載領域が減
少するという不都合を生じる。

【００２３】ここで、前記収容空間としての貫通窓２６
の深さは、少なくともビルドアップ多層配線層Ｂ1 上の
ＬＳＩチップ１８，１９（ボンディングワイヤ２１も含
む。）の高さよりも大きいことが好ましい。本実施形態
では、４層板をプリント配線板２５ａとして使用してい
ることから、かかる深さの寸法はあらかじめ充分に確保
されている。

【００２４】図１に示されるように、貫通窓２６の周囲
には、第２の接続端子群を構成する接続端子としての多
数のパッド３０が、その貫通窓２６を四方から取り囲む
ようにレイアウトされている。これらのパッド３０の位
置は、第１の接続端子群を構成する各パッド２２の位置
に対応している。本実施形態では、前記パッド３０の幅
は０．３mmであり、パッド３０の間のスペースは０．２
mmである。各パッド３０の周囲には、プリント配線板２
５ａの表裏面を貫通するスルーホール２８が多数形成さ
れている。各スルーホール２８には、入出力端子として
の金属製のＩ／Ｏピン２９が嵌挿されている。なお、各
Ｉ／Ｏピン２９の先端は、第２の接続端子群を構成する
パッド３０が設けられていない面側から突出している。

【００２５】前記パッド３０とスルーホール２８のラン
ド３１とは、配線パターン３２を介して電気的に接続さ
れている。また、ベースユニット２５側のパッド３０
と、多層薄膜配線板１２側のパッド２２とは、肉薄の
（厚さ１５μｍ〜１００μｍ程度の）異方導電接着剤３
３を介して電気的に接続されている。この異方導電接着
剤３３は、貫通窓２６を完全に包囲するように設けられ
ている。また、ベースユニット２５において配線パター
ン３２が形成されている面は、配線パターン３２を湿気
等から保護するためのソルダーレジスト３４で被覆され
ている。

【００２６】上記の異方導電接着剤３３とは、熱圧着す
ることにより、接着剤の厚さ方向には導電性、厚さ方向
に直交する方向（面方向）には絶縁性という電気的異方
性を持つようになる接着材料をいう。このような接着剤
としては、フィルム状になったものが用いられる。取り
扱いやすく、貼付させやすいからである。このような異
方導電接着剤３３は、図５（ａ），図５（ｂ）に示され
るように、熱硬化性の接着剤３３ａ中に導電粒子３３ｂ
を均一に分散させてなる。ここで、前記導電粒子３３ｂ
としては、例えば金属粒子や金属被覆樹脂粒子等が挙げ
られる。金属粒子としては、例えばはんだ等の比較的軟
質かつ導電性がある金属等が用いられる。金属被覆樹脂
粒子としては、例えば樹脂粒子にはんだめっきやニッケ
ル／金めっき等を施したものが用いられる。

【００２７】金属被覆樹脂粒子を含む異方導電接着剤３
３は、金属粒子を含む異方導電接着剤３３に比べて、フ
ァインピッチ及び高絶縁信頼性を達成するうえで好適で
ある。逆に、金属粒子を含む異方導電接着剤３３は、金
属被覆樹脂粒子を含む異方導電接着剤３３に比べて、コ
スト的に有利である。また、前記接着剤３３ａは、熱硬
化性樹脂及び熱可塑性樹脂の混合系であってもよい。こ
のようにすると、熱硬化性樹脂の好適な接続信頼性と、
熱可塑性樹脂の好適な作業性（リペア性や長期保存性な
ど）とを兼ね備えた接着剤３３ａとなるからである。

【００２８】また、異方導電接着剤３３を使用する場
合、対向するパッド２２，３０のうちの少なくとも一方
は、周囲にある樹脂の上面から突出していることが好ま
しい。より具体的にいうと、対向するパッド２２，３０
のうちの少なくとも一方は、サブトラクティブプロセス
によって形成された導体パターンであることが好まし
い。パッド２２，３０が樹脂面よりも低いと、異方導電
接着剤３３の本接着のときにパッド２２，３０間に圧力
が集中しにくくなり、確実な接続が図られなくなるおそ
れがあるからである。

【００２９】図３に示されるように、本実施形態の半導
体パッケージ１１は、Ｉ／Ｏピン２９によって図示しな
いマザーボードにフェースダウン式に実装されるように
なっている。つまり、実装時においては放熱領域が上向
き（外向き）になり、電子部品搭載領域が下向き（内向
き）になる。そして、この半導体パッケージ１１では、
タフピッチ銅板３の片面全体が放熱に関与する面にな
る。なお、この場合にはタフピッチ銅板３の４つの側面
も、同様に放熱に関与する面になる。ＬＳＩチップ１
８，１９の熱はこれらの面を介して効率よく外部に放散
され、もってＬＳＩチップ１８，１９の熱破壊等が防止
されるようになっている。

【００３０】図３，図４に示されるように、ＬＳＩチッ
プ１８，１９側と多層薄膜配線板１２側との電気的接続
部分は、ポッティング樹脂３６によって封止されてい
る。本実施形態では、ポッティング樹脂３６として粘度
が１５００cps 〜２５００cpsのエポキシ樹脂（九州松
下製，商品名：ＣＣＮ２００１−２３Ｐ）が使用されて
いる。電気的接続部分とは、詳細にはボンディングパッ
ド２０、ＬＳＩチップ１８，１９上面の図示しないボン
ディングパッド及びそれらを接続しているボンディング
ワイヤ２１を指している。なお、ベースユニット２５側
と多層薄膜配線板１２側との電気的接続部分は、上記の
異方導電接着剤３３によって封止されている。なお、こ
の部分については、必要に応じてポッティング樹脂３６
による封止が併せて行われてもよい。

【００３１】そして、プリント配線板２５ａにおけるピ
ン突出面側には、図示しない接着剤及びはんだ等によっ
て金属製の封止キャップ３７が接合されている。その結
果、貫通窓２６内の片方の開口が塞がれるようになって
いる。従って、この封止キャップ３７、貫通窓２６の内
壁面及びビルドアップ多層配線層Ｂ1 によって区画され
る領域は密閉領域となる。

【００３２】次に、この半導体パッケージ１１を作製す
る手順の一例を紹介する。まず、半導体パッケージ１１
を構成する多層薄膜配線板１２を、次のようにして作製
する。出発材料であるタフピッチ銅板１３の片面を従来
公知の方法によって黒化処理し、その黒化処理面上に感
光性エポキシ樹脂を塗布する。そして、露光・現像を行
うことにより、内径４０μｍのバイアホール形成用穴を
有する厚さ１５μｍの絶縁層１４を形成する。スパッタ
リングすることによって絶縁層１４上に厚さ０．１μｍ
のＣｒ薄層を形成し、更にその上にスパッタリングする
ことによって厚さ０．２μｍのＣｕ薄層を形成する。Ｌ
／Ｓ＝２５μｍ／２５μｍの配線パターン１５を形成す
るためのめっきレジストをＣｕ薄層上に配置する。この
状態で電解Ｃｕめっき及び電解Ｎｉめっきを順次行うこ
とにより、厚さ６μｍのＣｕめっき層及び厚さ１μｍの
Ｎｉめっき層をそれぞれ形成する。めっきレジストを剥
離した後、塩化第二銅溶液と２０％塩酸水溶液とを用い
て非めっき部分のＣｕ薄層及びＣｒ薄層をエッチングす
る。そして、以上の工程を必要に応じて繰り返すことに
より、絶縁層１４と複数種の金属からなる配線パターン
１５とを交互に形成する。その結果、配線パターン１５
を４層備えた多層薄膜配線板（３５mm角，１．０mm厚）
１２が作製される。そして、この後に多層薄膜配線板１
２のオープン・ショートテストを行う。

【００３３】一方、ベースユニット２５は次のようにし
て作製される。まず、従来公知のアディティブプロセス
に従ってパターニングを行い、両面に内層導体パターン
を有する内層基板（５４mm角）３８を作製する。この内
層基板３８をコア材として用い、その両面にプリプレグ
を介して銅張積層板をラミネートする。そして、外周部
を穴あけ加工することにより、Ｉ／Ｏピン挿入用のスル
ーホール形成用孔を形成する。触媒核付与及びその活性
化の後、無電解Ｃｕめっきを行うことにより、前記スル
ーホール形成用孔内にＣｕを析出させる。貫通ざぐり加
工（３１mm角）することにより、中央部に貫通窓２６を
形成する。所定部分にめっきレジストを配置した状態で
電解Ｃｕめっきを行うことにより、必要部分にＣｕを析
出させる。めっきレジストを剥離した後、不要なＣｕを
エッチングする。このエッチングによってスルーホール
２８、パッド３０及び配線パターン３２が形成される。
この後、スルーホール２８のランド３１及びパッド３０
以外の部分をソルダーレジスト３４で被覆した後、スル
ーホール２８内にＩ／Ｏピン２９を嵌挿する。そして、
この後にベースユニット２５のオープン・ショートテス
トを行う。オープン・ショートテストをパスしたベース
ユニット２５には、未硬化状態のフィルム状の異方導電
接着剤（日立化成工業株式会社製，商品名：アニソルム
ＡＣ−７１０４）３３があらかじめ仮接着される。な
お、仮接着は、専用の仮接着装置によって約８０℃，１
ＭＰａ，５分の条件で行われる。図６（ａ）に示される
ように、このフィルム状の異方導電接着剤３３は、この
ときまだ離型フィルム３９によって保護されている。

【００３４】ベースユニット２５への多層薄膜配線板１
２の装着は、次のようにして行われる。まず、離型フィ
ルム３９を剥離することにより、フィルム状の異方導電
接着剤３３を外部に露出させる（図６(b) 参照）。次
に、ベースユニット２５側のパッド３０と多層薄膜配線
板１２側のパッド２２との位置合わせを行う。この後、
専用の接着装置によってフィルム状の異方導電接着剤３
３の本接着（１７０℃前後，２ＭＰａ，２０秒）を行
い、両パッド２２，３０を接合する。このとき、両パッ
ド２２，３０間に圧力が集中することにより、その部分
に存在している導電粒子３３ｂが塑性変形する。そし
て、対向するパッド２２，３０同士が、この導電粒子３
３ｂを介して電気的に接続される（図７(b) 参照）。こ
の場合、パッド２２，３０間のスペースにはそれほど圧
力が集中しないことから、当該部分にある導電粒子３３
ｂには塑性変形が起こらない。従って、パッド２２，３
０間のスペースは未導通状態のままとなる。

【００３５】次いで、ダイボンダを使用して、ダイパッ
ド１７上にテスト済のＣＰＵ用ＬＳＩチップ１８を１
個、メモリ用ＬＳＩチップ１９を６個搭載する。ここ
で、ワイヤボンディング装置（九州松下製，商品名：Ｈ
Ｗ−２２００）を用いて、ＬＳＩチップ１８，１９をワ
イヤボンディングする。ワイヤボンディング工程は、ベ
ースユニット２５への多層薄膜配線板１２の装着工程前
に実施されてもよい。ただし、装着工程後にワイヤボン
ディング工程を行うほうが、ボンディングワイヤ２１が
変形する危険性が小さくなる等の利点がある。そして、
最後にポッティング法による樹脂封止を行うことによ
り、電気的接続部分を封止する。半導体パッケージ１１
は、以上のような手順を経て製造される。

【００３６】さて、本実施形態の半導体パッケージ１１
における特徴的な作用効果を以下に列挙する。 （イ）この半導体パッケージ１１では、第１の接続端子
群を構成する多層薄膜配線板１２側のパッド２２と、第
２の接続端子群を構成するベースユニット２５側のパッ
ド３０とが、フィルム状異方導電接着剤３３を介して電
気的に接続されている。従って、両パッド２２，３０間
をワイヤボンディングで接続していたときと比較して、
接続部分の長さが確実に短くなる（図７(a),(b) のＬ1
，Ｌ2 参照）。つまり、従来では接続部分の長さＬ1
が数mm程度になるのに対し、本実施形態では接続部分の
長さＬ2 が数μｍ〜十数μｍ程度と極めて短くなる。こ
れは、もともと厚さ数十μｍのフィルム状異方導電接着
剤３３を用いていることに由来するものである。以上の
結果、インダクタンスの低減が図られ、信号伝搬速度の
遅延が防止される。よって、半導体パッケージ１１の高
速化を達成することができる。

【００３７】また、電気的接続部分にフィルム状異方導
電接着剤３３を使用していることから、困難なワイヤボ
ンディング作業が不要になり、工程の簡略化・製造の容
易化が図られる。勿論、このような接合構造は、パッド
２２，３０間のスペースの広狭にあまり左右されること
なく形成できるため、極めて狭ピッチ化に向いている。
さらに、この接合構造であるとはんだ付けも不要になる
ので、環境悪化の原因となるＰｂの使用を回避すること
ができる。加えて、はんだ等による接続が行われないこ
とで、はんだの再溶融を考慮した工程順を設定する必要
がなくなり、この点においても製造容易化が図られる。

【００３８】（ロ）この半導体パッケージ１１では、多
層薄膜配線板１２側のパッド２２とベースユニット２５
側のパッド３０とが、横方向に並ぶようには配置されて
いない。即ち、これらが厚さ方向に並ぶように（即ち対
向するように）配置されている。よって、プリント配線
板２５ａ上にパッド３０を形成すべき領域をあらかじめ
設けておく必要がなくなり、従来に比較して半導体パッ
ケージ１１の外形小型化を達成することができる。

【００３９】（ハ）この半導体パッケージ１１では、タ
フピッチ銅板３の片面全体に加えて４つの側面が放熱に
関与する面になっている。従って、図１４に示した従来
タイプに比べて放熱領域がよりいっそう大きくなってお
り、結果として半導体パッケージ１１の放熱性の向上が
図られる。

【００４０】（ニ）この半導体パッケージ１１では、プ
リント配線板２５ａの中央部を貫通する貫通窓２６が収
容空間として形成されている。このような貫通孔は、例
えば非貫通孔を形成する場合に比べて加工が簡単である
という製造上の利点がある。そして、このことによって
も製造の容易化が図られる。

【００４１】（ホ）この半導体パッケージ１１では、貫
通窓２６の外形寸法は多層薄膜配線板１２の外形寸法よ
りも１mm〜２mm小さく、その周囲にはパッド３０が形成
され、異方導電接着剤３３は貫通窓２６を完全に包囲す
るように設けられている。ゆえに、フィルム状異方導電
接着剤３３自身によって、多層薄膜配線板１２とベース
ユニット２５との界面が封止された状態となる。この場
合にはフィルム状異方導電接着剤３３による好適な封止
性が得られるため、両者１２，２５の界面を樹脂封止す
る必要性が従来に比べて小さくなる。よって、例えばそ
の部分の樹脂封止を省略することによって、いっそうの
工程簡略化を達成することができる。また、前記界面の
樹脂封止が不要になることは、外形小型化を達成するう
えでもプラスに作用する。即ち、封止用のポッティング
樹脂３６の拡がりという問題が起こりえなくなることか
ら、その拡がり分を考慮してスペースを設けておく必要
がなくなるからである。 〔第２の実施の形態〕次に、図８に基づいて第２の実施
形態の半導体パッケージ４１を説明する。なお、第１の
実施形態と共通する部分については同じ部材番号を付す
こととし、その詳細な説明を省略する。

【００４２】本実施形態におけるベースユニット４２の
中央部には、第１の実施形態のときと同じく正方形状の
貫通窓４３が形成されている。ただし、この貫通窓４３
の内壁面には、その全周にわたって段部４３ａが設けら
れている。貫通窓４３において多層薄膜配線板１２が装
着される側の開口の大きさは、多層薄膜配線板１２の外
径寸法とほぼ等しくなっている。また、もう一方の開口
の大きさは、多層薄膜配線板１２の外径寸法より１mm〜
２mm小さくなっている。従って、多層薄膜配線板１２の
嵌着時には、多層薄膜配線板１２の下面外縁部が段部４
３ａによって支持される。段部４３ａの上面全体には、
第２の接続端子群を構成する複数のパッド３０が形成さ
れている。これらのパッド３０は、プリント配線板２５
ａにおいて上から２層めの導体層（即ち、内層導体パタ
ーン）に属している。そして、前記パッド３０と多層薄
膜配線板１２側のパッド２２とは、フィルム状異方導電
接着剤３３を介して電気的に接続されている。なお、こ
の半導体パッケージ４１は、基本的に第１の実施形態と
同様の手順を経て作製することができる。

【００４３】さて、上記のような半導体パッケージ４１
であっても、第１の実施形態のときと基本構成が同じで
あることから、同等の作用効果を奏することは明白であ
る。以下、この実施形態の特徴的な作用効果を記す。

【００４４】（イ）多層薄膜配線板１２を嵌着すること
が可能な貫通窓２６が設けられているため、半導体パッ
ケージ４１からの突出部分が少なくなる。従って、肉薄
化を図ることができる。

【００４５】（ロ）嵌着時においては、貫通窓２６の内
壁面によって多層薄膜配線板１２の位置決めが図られ
る。このため、パッド２２，３０の接合部分が目視不可
能であったとしても、多層薄膜配線板１２の位置決めを
容易にかつ確実に行うことができる。 〔第３の実施の形態〕次に、図９に基づいて第３の実施
形態の半導体パッケージ５１を説明する。

【００４６】本実施形態におけるベースユニット５２の
中央部には、プリント配線板２５ａの表裏面を貫通しな
い正方形状の凹部５３が収容空間として設けられてい
る。この凹部５３の深さは、電子部品であるＬＳＩチッ
プ１８，１９及びそれに接合されたボンディングワイヤ
２１が収容される程度に設定されている。そして、以上
のことを除いては、第１の実施形態と等しい構成が採用
されている。なお、この半導体パッケージ５１は、基本
的に第１の実施形態と同様の手順を経て作製することが
できる。ただし、ベースユニット５２への多層薄膜配線
板１２の装着工程は、ＬＳＩチップ１８，１９のワイヤ
ボンディング工程後に実施される必要がある。

【００４７】さて、上記のような半導体パッケージ５１
であっても、第１の実施形態のときと基本構成が同じで
あることから、同等の作用効果を奏することは明白であ
る。以下、この実施形態の特徴的な作用効果を記す。

【００４８】（イ）収容空間である凹部５３が非貫通状
態であることから、ピン突出面側の開口に封止キャップ
３７を設けなくても、凹部５３内が好適な封止状態にな
る。従って、部品点数が少なくなりかつ構成の簡略化が
図られる。なお、この場合には同様の理由によりポッテ
ィング樹脂３６による封止も不要になる。

【００４９】（ロ）プリント配線板２５ａの中央部にも
配線を引くことができるため、デッドエリアがよりいっ
そう少なくなり、小型化が達成される。 （ハ）プリント配線板２５ａの裏面外周部ばかりでな
く、裏面中央部にもＩ／Ｏピン５４を設けることができ
る。従って、半導体パッケージ５１の大型化を回避しつ
つ多ピン化を達成することができる。 〔第４の実施の形態〕次に、図１０に基づいて第４の実
施形態の半導体パッケージ６１を説明する。この半導体
パッケージ６１の場合、ベースユニット２５を構成する
プリント配線板２５ａの裏面外周部には、多数のパッド
６２が形成されている。そして、これらのパッド６２上
には、Ｉ／Ｏピン２９に代わる入出力端子としてはんだ
バンプ６３が突設されている。そして、以上のことを除
いては、第１の実施形態と等しい構成が採用されてい
る。また、この半導体パッケージ６１は、基本的に第１
の実施形態と同様の手順を経て作製することができる。
この場合、はんだバンプ６３の接合は、ベースユニット
２５への多層薄膜配線板１２の装着工程の前後を問わず
実施することが可能である。上記のような半導体パッケ
ージ６１であっても、第１の実施形態のときと基本構成
が同じであることから、同等の作用効果を奏することは
明白である。 〔第５の実施の形態〕次に、図１１に基づいて第５の実
施形態の半導体パッケージ７１を説明する。この半導体
パッケージ７１の場合、ベースユニット７２を構成する
プリント配線板２５ａの中央部には、収容空間としての
非貫通状態の凹部７４が形成されている。この凹部７４
の底面の複数箇所には、突出部７３が設けられている。
これらの突出部７３の上面には、第２の接続端子群を構
成するパッド３０がいくつか設けられている。また、こ
の半導体パッケージ７１では、ビルドアップ多層配線層
Ｂ1 の外縁部以外の位置にもパッド２２が配置されてい
る。そして、これらのパッド２２と前記突出部７３のパ
ッド３０とが、異方導電接着剤３３を介して電気的に接
続されている。そして、以上のことを除いては、第１の
実施形態と等しい構成が採用されている。また、この半
導体パッケージ７１は、基本的に第１の実施形態と同様
の手順を経て作製することができる。突出部７３につい
ては、例えばプリント配線板２５ａのざぐり加工の際に
所定部分のみを残しておくことによって形成することが
できる。

【００５０】さて、上記のような半導体パッケージ７１
であっても、第１の実施形態のときと基本構成が同じで
あることから、同等の作用効果を奏することは明白であ
る。以下、この実施形態の特徴的な作用効果を記す。

【００５１】（イ）収容空間である凹部７４が非貫通状
態であることから、ピン突出面側の開口に封止キャップ
３７を設けなくても、凹部７４内が好適な封止状態にな
る。従って、部品点数が少なくなりかつ構成の簡略化が
図られる。なお、この場合には同様の理由によりポッテ
ィング樹脂３６による封止も不要になる。

【００５２】（ロ）プリント配線板２５ａの中央部にも
配線を引くことができるため、デッドエリアがよりいっ
そう少なくなり、小型化が達成される。 （ハ）プリント配線板２５ａの裏面外周部ばかりでな
く、裏面中央部にもＩ／Ｏピン５４を設けることができ
る。従って、半導体パッケージ７１の大型化を回避しつ
つ多ピン化を達成することができる。

【００５３】（ニ）凹部７４の中に突出部７３が設けら
れ、その上にパッド３０が設けられているため、ビルド
アップ多層配線層Ｂ1 の上面外縁部以外の場所にパッド
２２をレイアウトすることができる。従って、上面外縁
部のみに無理に多数のパッド２２をレイアウトする必要
がなくなり、その分だけ半導体パッケージ７１の小型化
が容易に達成される。また、この構成であると、ビルド
アップ多層配線層Ｂ1内の配線長が短くなるため、さら
なる高速化を達成することができる。 〔第６の実施の形態〕次に、図１２に基づいて第６の実
施形態の半導体パッケージ８１を説明する。この半導体
パッケージ８１では、ＬＳＩチップ１８，１９とビルド
アップ多層配線層Ｂ1 との間の電気的接続にも異方導電
接着剤３３が用いられている。この場合、ＬＳＩチップ
１８，１９の裏面側には多数のパッド（図示略）が形成
され、ビルドアップ多層配線層Ｂ1 上のダイエリアには
それらに対向する多数のパッド（図示略）が形成され
る。勿論、この半導体パッケージ８１は、基本的に第１
の実施形態と同様の手順を経て作製することができる。

【００５４】さて、上記のような半導体パッケージ８１
であっても、第１の実施形態のときと基本構成が同じで
あることから、同等の作用効果を奏することは明白であ
る。以下、この実施形態の特徴的な作用効果を記す。

【００５５】（イ）ＬＳＩチップ１８，１９とビルドア
ップ多層配線層Ｂ1 とを接続するボンディングワイヤ２
１が省略され、その代わりに異方導電接着剤３３が使用
されている。このため、当該接続部分の長さが短くな
り、ひいては半導体パッケージ８１のよりいっそうの高
速化につながる。

【００５６】（ロ）電気的接続の手法としてワイヤボン
ディングが採用されていないことから、それに伴う製造
上の不利益が解消され、半導体パッケージ８１の製造が
より容易になる。 〔第７の実施の形態〕次に、図１３に基づいて第７の実
施形態の半導体パッケージ９１を説明する。この半導体
パッケージ９１では、パッド２２，３０同士が１枚の正
方形状をした異方導電接着剤３３を介して電気的に接続
されている。このフィルム状異方導電接着剤３３とビル
ドアップ多層配線層Ｂ1 との間には空隙が形成され、そ
の空隙内にはＬＳＩチップ１８，１９がちょうど収容さ
れている。そして、この異方導電接着剤３３によって空
隙内外の空気の流通が絶たれ、ある程度の封止が図られ
るようになっている。即ち、この実施形態では、フィル
ム状異方導電接着剤３３自体がポッティング樹脂３６に
近い役割を果たしている。さて、上記のような半導体パ
ッケージ９１であっても、第１の実施形態のときと基本
構成が同じであることから、同等の作用効果を奏するこ
とは明白である。

【００５７】なお、本発明は例えば次のように変更する
ことが可能である。 （１）異方導電接着剤３３として金属粒子を含むものを
使用してもよい。 （２）プリント配線板２５ａは、両面板や片面板であっ
てもよく、逆に５層以上の多層板であってもよい。

【００５８】（３）放熱体である多層薄膜配線板１２を
作製する場合、各実施形態にて用いたタフピッチ銅板１
３以外にも、例えばりん青銅板、アルミニウム板、アル
マイト板等の金属板を使用することが勿論可能である。
また、金属板のみに限定されることはなく、例えばアル
ミナ板、ムライト板、窒化珪素板、窒化ホウ素板等のセ
ラミックス基板を使用することが可能である。なお、こ
れらの板材は必ずしも完全に板状である必要はなく、例
えば放熱領域側の表面に多少凹凸があるものであっても
構わない。

【００５９】（４）収容空間である貫通窓２６，４３や
凹部５３，７４の形状は正方形状のみに限定されること
はなく、他の形状に変更することができる。この場合、
収容空間の大きさを最小限にする（ＬＳＩチップ１８，
１９よりもひとまわり大きい程度にする）ことは、さら
なるデッドエリアの減少につながるため好ましい。

【００６０】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施形態によって把握される
技術的思想をその効果とともに以下に列挙する。 （１） 請求項２，３において、収容空間の内壁面に前
記放熱体を支持するための段部を設け、その段部の上面
に第２の接続端子群を設けたこと。この構成であると、
より半導体パッケージの肉薄化を達成できるとともに、
装着時の位置合わせが容易になる。

【００６１】（２） 請求項３，技術的思想１のいずれ
かにおいて、前記収容空間である凹部の中に突出部を設
け、その上面にも第２の接続端子群を設けたこと。この
構成であると、より半導体パッケージの小型化や高速化
を達成できる。

【００６２】（３） 請求項１〜３において、前記電子
部品と前記ビルドアップ多層配線層との間の電気的接続
にも前記異方導電接着剤を用いたこと。この構成である
と、より高速化を達成できるとともに、製造容易化を達
成できる。

【００６３】（４） ビルドアップ多層配線層を有する
放熱体が装着される放熱体装着用のベースユニットであ
って、プリント配線板の片側面に設けられた入出力端子
群と、その反対側面のほぼ中央部に設けられた電子部品
の収容のための収容空間と、前記反対側面にてその収容
空間の近傍に設けられた接続端子群と、前記接続端子群
を被覆する未硬化のフィルム状異方導電接着剤と、その
フィルム状異方導電接着剤を保護する離型シートとを備
えたベースユニット。この構成であると、あらかじめフ
ィルム状異方導電接着剤が仮接着されていることから、
より容易にパッケージを製造できる。

【００６４】なお、本明細書中において使用した技術用
語を次のように定義する。 「高熱伝導性材料： プラスティック材料に比べて熱伝
導性のよい材料をいい、例えば窒化アルミニウム、アル
ミナ、ムライト等のセラミックス材料や銅、アルミニウ
ム等の金属材料をいう。」

【００６５】

【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、小型かつ高速であって製造の容易な
半導体パッケージを提供することができる。また、両接
続端子群間の界面の樹脂封止を行わなくても好適な封止
性を得ることができるとともに、空隙内外の空気の流通
が絶たれて封止を図ることができる。請求項２に記載の
発明によれば、収容空間が貫通してなるものであること
から、より製造の容易化を図ることができる。請求項３
に記載の発明によれば、収容空間が非貫通の凹部である
ことから、封止キャップ等を用いなくても好適な封止性
を得ることができる。

【図面の簡単な説明】

【図１】第１の実施形態の半導体パッケージに使用され
るベースユニットを示す平面図。

【図２】同じくベースユニットを示す底面図。

【図３】第１の実施形態の半導体パッケージを示す部分
破断概略断面図。

【図４】同じくその要部拡大部分断面図。

【図５】（ａ），（ｂ）は、接続端子群同士を接合する
方法を説明するための部分概略断面図。

【図６】（ａ），（ｂ）は使用時におけるベースユニッ
トを示す平面図。

【図７】（ａ），（ｂ）は従来の半導体パッケージの接
続部分と第１の実施形態のそれとを比較するための要部
拡大概略断面図。

【図８】第２の実施形態の半導体パッケージを示す部分
概略断面図。

【図９】第３の実施形態の半導体パッケージを示す部分
概略断面図。

【図１０】第４の実施形態の半導体パッケージを示す部
分概略断面図。

【図１１】第５の実施形態の半導体パッケージを示す部
分概略断面図。

【図１２】第６の実施形態の半導体パッケージを示す部
分概略断面図。

【図１３】第７の実施形態の半導体パッケージを示す部
分概略断面図。

【図１４】従来例の半導体パッケージを示す部分破断概
略断面図。

【符号の説明】

１１，４１，５１，６１，７１，８１，９１…半導体パ
ッケージ、１２…放熱体としての多層薄膜配線板、１３
…高熱伝導性材料からなる板材としてのタフピッチ銅
板、１７…電子部品搭載部としてのダイパッド、１８，
１９…電子部品としてのＬＳＩチップ、２２…第１の接
続端子群を構成するパッド、２５，４２，５２，７２…
ベースユニット、２５ａ…プリント配線板、２６，４３
…収容空間としての貫通窓、５３，７４…収容空間とし
ての凹部、２９，５４…入出力端子群を構成するＩ／Ｏ
ピン、３０，６２…第２の接続端子群を構成するパッ
ド、３３…フィルム状異方導電接着剤、６３…入出力端
子群を構成するはんだバンプ、Ｂ1 …ビルドアップ多層
配線層。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】高熱伝導性材料からなる板材の片側面にビ
   ルドアップ多層配線層が設けられ、その配線層上に電子
   部品を搭載するための電子部品搭載部及び第１の接続端
   子群が設けられてなる放熱体と、 片側面に入出力端子群を備えるプリント配線板の反対側
   面のほぼ中央部に前記電子部品が収容されうる収容空間
   が設けられ、その収容空間の近傍に前記第１の接続端子
   群と電気的に接続される第２の接続端子群が設けられて
   なり、前記放熱体が前記ビルドアップ多層配線層側面を
   前記プリント配線板側に向けた状態で装着される放熱体
   装着用のベースユニットとによって構成される半導体パ
   ッケージにおいて、 前記第１の接続端子群と前記第２の接続端子群とが異方
   導電接着剤を介して電気的に接続され、前記収容空間の
   外形寸法は前記放熱体の外形寸法よりも１mm〜２mm小さ
   く、その周囲には前記第２の接続端子が形成され、前記
   異方導電接着剤は前記収容空間を包囲するように設けら
   れ、前記異方導電接着剤と前記ビルドアップ多層配線層
   との間には空隙が形成され、その空隙内に電子部品が収
   容されてなる半導体パッケージ。
2. 【請求項２】前記収容空間は前記プリント配線板を貫通
   してなる請求項１に記載の半導体パッケージ。
3. 【請求項３】前記収容空間は前記プリント配線板を貫通
   しない凹部である請求項１に記載の半導体パッケージ。