JPH07153794A - 実装体 - Google Patents
実装体Info
- Publication number
- JPH07153794A JPH07153794A JP25650394A JP25650394A JPH07153794A JP H07153794 A JPH07153794 A JP H07153794A JP 25650394 A JP25650394 A JP 25650394A JP 25650394 A JP25650394 A JP 25650394A JP H07153794 A JPH07153794 A JP H07153794A
- Authority
- JP
- Japan
- Prior art keywords
- flexible film
- lead group
- bent
- opening
- mounting body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板形成時の工数や接続点数が著じるしく少
なく、小型でかつ立体的で安価な実装体を提供する。 【構成】 第1の開孔部および第2の開孔部4を有する
可撓性フイルム上にリード群を形成し、第1の開孔部で
はリード群と半導体素子7とを電気的に接続し、一方リ
ード群6’が第2の開孔部4を横断するとともに、第2
の開孔部4において可撓性フイルム1を折曲げ、かつ、
折曲げ部分間のリード群6’上に可撓性フイルム1が形
成されていないため、開孔部4内であれば任意の位置で
可撓性フイルム1を折曲げることができる。
なく、小型でかつ立体的で安価な実装体を提供する。 【構成】 第1の開孔部および第2の開孔部4を有する
可撓性フイルム上にリード群を形成し、第1の開孔部で
はリード群と半導体素子7とを電気的に接続し、一方リ
ード群6’が第2の開孔部4を横断するとともに、第2
の開孔部4において可撓性フイルム1を折曲げ、かつ、
折曲げ部分間のリード群6’上に可撓性フイルム1が形
成されていないため、開孔部4内であれば任意の位置で
可撓性フイルム1を折曲げることができる。
Description
【0001】
【産業上の利用分野】本発明は可撓性フイルムを用い、
少なくとも半導体素子を搭載した立体的な実装体に関す
るものである。
少なくとも半導体素子を搭載した立体的な実装体に関す
るものである。
【0002】
【従来の技術】近年、半導体素子を多数個用いるデバイ
ス、機器の開発が促進されてきている。これは、いずれ
も、多数個のIC,LSIを一定の面積を有する基板
に、高密度にしかも薄型に搭載しなければならない。従
来の実装方法においては、IC,LSIはDILやフラ
ットパック型のパッケージに収容した形やフイルムキヤ
リヤ方法において、リード群のみを切断したものを比較
的厚い回路基板上に平面的に搭載させていた。
ス、機器の開発が促進されてきている。これは、いずれ
も、多数個のIC,LSIを一定の面積を有する基板
に、高密度にしかも薄型に搭載しなければならない。従
来の実装方法においては、IC,LSIはDILやフラ
ットパック型のパッケージに収容した形やフイルムキヤ
リヤ方法において、リード群のみを切断したものを比較
的厚い回路基板上に平面的に搭載させていた。
【0003】
【発明が解決しようとする課題】ところが、平面的な面
積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数
の分割領域で可撓性フイルムを折曲げていた。
積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数
の分割領域で可撓性フイルムを折曲げていた。
【0004】このような方法においては、回路基板を分
割する工程や、新たに可撓性フイルムを貼合せる工程を
要するために、実装体のコストが著じるしく高いもので
あった。また、IC,LSIの半導体素子の搭載におい
ても、パッケージングの形にして実装されるために、I
C,LSIの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼
性上も好ましいものではなかった。本発明は上記課題を
解決するものであり、基板形成時の工数や接続点数が著
じるしく少なく、小型でかつ立体的で安価な実装体を提
供することを目的とする。
割する工程や、新たに可撓性フイルムを貼合せる工程を
要するために、実装体のコストが著じるしく高いもので
あった。また、IC,LSIの半導体素子の搭載におい
ても、パッケージングの形にして実装されるために、I
C,LSIの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼
性上も好ましいものではなかった。本発明は上記課題を
解決するものであり、基板形成時の工数や接続点数が著
じるしく少なく、小型でかつ立体的で安価な実装体を提
供することを目的とする。
【0005】
【課題を解決するための手段】本発明の実装体は、少な
くとも第1および第2の開孔部を有する可撓性フイルム
と、可撓性フイルム上に形成されたリード群と、第1の
開孔部にてリード群と電気的に接続された半導体素子と
を有し、リード群が第2の開孔部を横断するとともに、
第2の開孔部において可撓性フイルムを折曲げ、かつ、
折曲げられた可撓性フイルムの側面が第2の開孔部のみ
により形成されている構成となっている。
くとも第1および第2の開孔部を有する可撓性フイルム
と、可撓性フイルム上に形成されたリード群と、第1の
開孔部にてリード群と電気的に接続された半導体素子と
を有し、リード群が第2の開孔部を横断するとともに、
第2の開孔部において可撓性フイルムを折曲げ、かつ、
折曲げられた可撓性フイルムの側面が第2の開孔部のみ
により形成されている構成となっている。
【0006】
【作用】本発明は、上記の構成を有することにより、半
導体素子やチップ部品の電極との接続点数を著じるしく
少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面
積を著じるしく小さくでき、さらに信頼性の高い実装体
を提供することができる。
導体素子やチップ部品の電極との接続点数を著じるしく
少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面
積を著じるしく小さくでき、さらに信頼性の高い実装体
を提供することができる。
【0007】
【実施例】以下に本発明の実施例における実装体につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【0008】図1において、搬送用のスプロケツト2が
形成された可撓性フイルム(例えば、ポリイミイド、ガ
ラスエポキシ、ポリエステル等の可撓性フイルム)1上
に開孔部3,3’,4が形成され、かつ、導体配線5と
リード群6が形成されている。
形成された可撓性フイルム(例えば、ポリイミイド、ガ
ラスエポキシ、ポリエステル等の可撓性フイルム)1上
に開孔部3,3’,4が形成され、かつ、導体配線5と
リード群6が形成されている。
【0009】開孔部3,3’には、リード群6が可撓性
フイルムの端部より突出した構造であって、リード群6
には半導体素子7,7’の電極が接合されている。ここ
で開孔部3,3’の大きさは、半導体素子7,7’より
もわずかに大き目に形成されるものである。また開孔部
4では、リード群6’が前記開孔部4を横断する如くに
形成される。更に、可撓性フイルム1上の導体配線5に
は、抵抗やコンデンサーの如くのチップ部品8,8’が
例えば半田づけ固定されるものである。
フイルムの端部より突出した構造であって、リード群6
には半導体素子7,7’の電極が接合されている。ここ
で開孔部3,3’の大きさは、半導体素子7,7’より
もわずかに大き目に形成されるものである。また開孔部
4では、リード群6’が前記開孔部4を横断する如くに
形成される。更に、可撓性フイルム1上の導体配線5に
は、抵抗やコンデンサーの如くのチップ部品8,8’が
例えば半田づけ固定されるものである。
【0010】次に可撓性フイルム1を図1aに示した破
線9で切断し、開孔部4の領域でリード群6’を折曲げ
れば図1bの構造を得ることができる。この従来の構成
においては、開孔部4には、リード群6’のみしか残存
させていない。図1bの構成であれば、可撓性フイルム
を任意の形状に切断1’後、開孔部4によって折曲げる
ことが容易にでき更に、半導体素子の電極がリード群に
直接、接続されているから、実装体の平面積が小さく、
小型の形状を容易に実現できるものである。また、折曲
げられた可撓性フイルムの側面が開孔部4のみにより形
成されている(折曲げ部分間のリード群6’上に可撓性
フイルムが形成されていない)ため、開孔部4内であれ
ば任意の位置で可撓性フイルムを折曲げることができ
る。
線9で切断し、開孔部4の領域でリード群6’を折曲げ
れば図1bの構造を得ることができる。この従来の構成
においては、開孔部4には、リード群6’のみしか残存
させていない。図1bの構成であれば、可撓性フイルム
を任意の形状に切断1’後、開孔部4によって折曲げる
ことが容易にでき更に、半導体素子の電極がリード群に
直接、接続されているから、実装体の平面積が小さく、
小型の形状を容易に実現できるものである。また、折曲
げられた可撓性フイルムの側面が開孔部4のみにより形
成されている(折曲げ部分間のリード群6’上に可撓性
フイルムが形成されていない)ため、開孔部4内であれ
ば任意の位置で可撓性フイルムを折曲げることができ
る。
【0011】また図2の構成は、可撓性フイルム1を9
で切断する際、前記開孔部4の両端の可撓性フイルム領
域1’をリード群6’に沿って残存させた構成である。
可撓性フイルムのみを折曲げると、樹脂特有の弾性力
で、所定の形状に維持できないばかりか、折曲げ部分の
曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形
成し、リード群で折曲げてしまうと、金属特有の形状維
持効果で容易に変形、加工できるものである。図2bの
如く、前記開孔部4のリード群6’と平行して、その片
端または両端に可撓性フイルムの一部9を残存させれ
ば、少なくとも前記リード群6’の機械的保護を期待で
きるものである。
で切断する際、前記開孔部4の両端の可撓性フイルム領
域1’をリード群6’に沿って残存させた構成である。
可撓性フイルムのみを折曲げると、樹脂特有の弾性力
で、所定の形状に維持できないばかりか、折曲げ部分の
曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形
成し、リード群で折曲げてしまうと、金属特有の形状維
持効果で容易に変形、加工できるものである。図2bの
如く、前記開孔部4のリード群6’と平行して、その片
端または両端に可撓性フイルムの一部9を残存させれ
ば、少なくとも前記リード群6’の機械的保護を期待で
きるものである。
【0012】図3の構成は、開孔部4の折曲げたリード
群6’の領域に樹脂10を塗布したものであって、リー
ド群6’を電気的および機械的に保護せんとするもので
ある。樹脂10はエポキシ系、シリコーン系、ポリイミ
イド系、プタジェン系等の組成を用いることができる。
群6’の領域に樹脂10を塗布したものであって、リー
ド群6’を電気的および機械的に保護せんとするもので
ある。樹脂10はエポキシ系、シリコーン系、ポリイミ
イド系、プタジェン系等の組成を用いることができる。
【0013】次に図4で他の実施例を説明する。可撓性
フイルム1上に、さらに開孔部11を形成し、リード群
6’を横断させ、破線9に沿って、切断する(図4
a)。この切断によって、開孔部11のリード群6’
は、その一部を残存させて、切断され、開孔部4の領域
でリード群6’を折曲げる。切断されたリード群6”は
他の回路基板に半田づけ固定される電極端子としての役
目を有する。図4bにおいて回路基板12上には、配線
パターン13が形成されており、前記配線パターン13
にリード群6”を半田づけ14し固定するものである。
フイルム1上に、さらに開孔部11を形成し、リード群
6’を横断させ、破線9に沿って、切断する(図4
a)。この切断によって、開孔部11のリード群6’
は、その一部を残存させて、切断され、開孔部4の領域
でリード群6’を折曲げる。切断されたリード群6”は
他の回路基板に半田づけ固定される電極端子としての役
目を有する。図4bにおいて回路基板12上には、配線
パターン13が形成されており、前記配線パターン13
にリード群6”を半田づけ14し固定するものである。
【0014】このような構成により、可撓性フイルム上
に一括して形成した導体配線やリード群に半導体素子
や、抵抗、コンデンサー等のチップ部品を搭載し、開孔
部で自由に折曲げ、実装体を小型にし、かつ、開孔部の
リード群を用いて、他の回路基板に容易に接続できるも
のである。
に一括して形成した導体配線やリード群に半導体素子
や、抵抗、コンデンサー等のチップ部品を搭載し、開孔
部で自由に折曲げ、実装体を小型にし、かつ、開孔部の
リード群を用いて、他の回路基板に容易に接続できるも
のである。
【0015】
【発明の効果】 (1) 可撓性フイルム上に一括して形成した導体配線、リ
ード群上に半導体素子やチップ部品を直接搭載するの
で、前記半導体素子やチップ部品の電極との接続点数が
著じるしく少なく、かつ、配線距離が短かく、信頼性の
高い実装体を提供できる。
ード群上に半導体素子やチップ部品を直接搭載するの
で、前記半導体素子やチップ部品の電極との接続点数が
著じるしく少なく、かつ、配線距離が短かく、信頼性の
高い実装体を提供できる。
【0016】(2) 可撓性フイルムに開孔部を設け、これ
にリード群を横断させ、折曲げられた可撓性フイルムの
側面が開孔部のみにより形成された状態でこの領域を折
曲げることができるので、開孔部内であれば任意の位置
で可撓性フイルムを折曲げることができるため、実装自
由度の高い実装体を実現できるばかりか、実装面積を著
じるしく小さくできる。
にリード群を横断させ、折曲げられた可撓性フイルムの
側面が開孔部のみにより形成された状態でこの領域を折
曲げることができるので、開孔部内であれば任意の位置
で可撓性フイルムを折曲げることができるため、実装自
由度の高い実装体を実現できるばかりか、実装面積を著
じるしく小さくできる。
【0017】(3) 実装体にわざわざ、外部回路基板との
接続端子を形成しなくても、前記可撓性フイルムに開孔
部やリード群を形成する段階で一括して設けることがで
きる。したがって、実装体の接続点数が少なく、かつコ
ストを安価にできるものである。
接続端子を形成しなくても、前記可撓性フイルムに開孔
部やリード群を形成する段階で一括して設けることがで
きる。したがって、実装体の接続点数が少なく、かつコ
ストを安価にできるものである。
【図1】(a)本発明の第1の実施例の実装体の折り曲
げ前の斜視図 (b)本発明の第1の実施例の実装体の折り曲げ後の斜
視図
げ前の斜視図 (b)本発明の第1の実施例の実装体の折り曲げ後の斜
視図
【図2】(a)本発明の第1の実施例を改良した実装体
の折り曲げ前を示す斜視図 (b)本発明の第1の実施例を改良した実装体の折り曲
げ後を示す斜視図
の折り曲げ前を示す斜視図 (b)本発明の第1の実施例を改良した実装体の折り曲
げ後を示す斜視図
【図3】(a)本発明の第2の実施例の実装体の斜視図 (b)本発明の第2の実施例の実装体の折り曲げ断面図
【図4】(a)本発明の第3の実施例の実装体の斜視図 (b)本発明の第3の実施例の実装体の折り曲げ断面図
1 可撓性フイルム 3,3’,4,11 開孔部 6,6’,6” リード群 7 半導体素子 8,8’ チップ部品
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18
Claims (5)
- 【請求項1】少なくとも第1および第2の開孔部を有す
る可撓性フイルムと、前記可撓性フイルム上に形成され
たリード群と、前記第1の開孔部にて前記リード群と電
気的に接続された半導体素子とを有し、前記リード群が
前記第2の開孔部を横断するとともに、前記第2の開孔
部において前記可撓性フイルムを折曲げ、かつ、折曲げ
部分間の前記リード群上に前記可撓性フイルムが形成さ
れていないことを特徴とする実装体。 - 【請求項2】第2の開孔部領域において、横断するリー
ド群のみを残存させて、前記リード群を折曲げたことを
特徴とする特許請求の範囲第1項に記載の実装体。 - 【請求項3】第2の開孔部領域のリード群が存在しない
部分において、可撓性フイルムの一部を残存させて、リ
ード群とともに折曲げたことを特徴とする特許請求の範
囲第1項に記載の実装体。 - 【請求項4】折曲げられた第2の開孔部の領域を保護層
により覆ったことを特徴とする特許請求の範囲第1項乃
至第3項いずれかに記載の実装体。 - 【請求項5】可撓性フイルム上にさらに第3の開孔部を
有し、前記第3の開孔部より突出したリード群を他の回
路基板に接続したことを特徴とする特許請求の範囲第1
項乃至第4項いずれかに記載の実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6256503A JP2606673B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6256503A JP2606673B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59127005A Division JPS616832A (ja) | 1984-06-20 | 1984-06-20 | 実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07153794A true JPH07153794A (ja) | 1995-06-16 |
JP2606673B2 JP2606673B2 (ja) | 1997-05-07 |
Family
ID=17293542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6256503A Expired - Lifetime JP2606673B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2606673B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3123198A1 (de) * | 1980-12-08 | 1982-07-08 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Traegerelement fuer einen ic-baustein |
JPS57122559A (en) * | 1980-12-08 | 1982-07-30 | Gao Ges Automation Org | Integrated circuit module support |
JPS5810849A (ja) * | 1981-07-10 | 1983-01-21 | Nec Corp | 集積回路装置 |
-
1994
- 1994-10-21 JP JP6256503A patent/JP2606673B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3123198A1 (de) * | 1980-12-08 | 1982-07-08 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Traegerelement fuer einen ic-baustein |
JPS57122559A (en) * | 1980-12-08 | 1982-07-30 | Gao Ges Automation Org | Integrated circuit module support |
JPS5810849A (ja) * | 1981-07-10 | 1983-01-21 | Nec Corp | 集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2606673B2 (ja) | 1997-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
KR960019670A (ko) | 반도체칩 패키지 및 그의 제조 방법 | |
JPH08306723A (ja) | 電子回路盤とその製造方法 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
JPH0430741B2 (ja) | ||
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JPH0437585B2 (ja) | ||
KR100208635B1 (ko) | 표면 실장형 반도체 장치 | |
US5444299A (en) | Electronic package with lead wire connections | |
JPH0563138A (ja) | 半導体集積回路装置 | |
JPH07153794A (ja) | 実装体 | |
JP2568812B2 (ja) | 実装体 | |
JP2821315B2 (ja) | シングルインラインモジュール | |
JPH0513647A (ja) | 半導体装置 | |
JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
JP2606673C (ja) | ||
JP2000183275A (ja) | 半導体装置 | |
JP2737332B2 (ja) | 集積回路装置 | |
JP2004031432A (ja) | 半導体装置 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
JPH10150065A (ja) | チップサイズパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |