JPH0714966A - 多端子複合リードフレームとその製造方法 - Google Patents

多端子複合リードフレームとその製造方法

Info

Publication number
JPH0714966A
JPH0714966A JP5146363A JP14636393A JPH0714966A JP H0714966 A JPH0714966 A JP H0714966A JP 5146363 A JP5146363 A JP 5146363A JP 14636393 A JP14636393 A JP 14636393A JP H0714966 A JPH0714966 A JP H0714966A
Authority
JP
Japan
Prior art keywords
lead frame
lead
wiring board
printed wiring
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5146363A
Other languages
English (en)
Inventor
Akira Enomoto
亮 榎本
Tsunehisa Takahashi
恒久 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP5146363A priority Critical patent/JPH0714966A/ja
Publication of JPH0714966A publication Critical patent/JPH0714966A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 接合面高さのばらつきを許容できるととも
に、位置合わせが容易で微細な接続でも簡単な工程で実
現できる多端子複合リードフレームの有利な製造技術を
提供すること。 【構成】 リードフレームとインナーリード部を構成す
るプリント配線板とを、それぞれの内・外側端部を重ね
て導通接続してなる多端子複合リードフレームにおい
て、前記リードフレームのリード内側端部と前記プリン
ト配線板の導体パターン外側端部との重なり部分に、異
方性導電膜の熱圧着層を介在させて導通接続してなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主に端子数の多い半導
体素子を搭載するリードフレームに関し、特にはリード
フレームのアウターリード部とプリント配線板における
導体パターンのインナーリード部とを接続してなる複合
リードフレームに関するものである。
【0002】
【従来の技術】半導体素子を搭載するリードフレームと
しては、従来、種々の形態のものが提案されている。例
えば、特開昭62−232948号公報および特開平2−168661
号公報に開示されている“複合リードフレーム”は、ア
ウターリード部としてのリードフレームに錫めっきを施
し、一方インナーリード部としてのプリント配線板には
金めっきを施して、この両者の重なり部分を加熱圧接し
て接合する方法である。また、特開平4−352436号公報
に開示されている“半導体装置”は、アウターリード部
としてのリードフレームとインナーリード部としてのリ
ードフレームステージとを、ワイヤボンディングにより
接続する方法である。さらに、特開昭59−9854号公報に
開示されている“半導体装置”は、アウターリード部と
してのリードフレームと、インナーリード部としてのガ
ラスエポキシ基板の重なり部分を、ソルダバンプを用い
たリフローソルダリングにより接続する方法である。そ
の他にも、リードフレームのインナーリード部と半導体
素子のパッドとの接合に、超音波振動を利用する方法(
特開平4−355940号公報) 、赤外線を照射して加熱圧接
する方法( 特開平4−352440号公報) などを利用した方
法もある。
【0003】
【発明が解決しようとする課題】最近、電子機器の分野
では、高機能化, 小型化, 生産コストの低減などへの要
求が高く、半導体素子を搭載するリードフレームについ
ても多端子のリードフレームを安価に製造することので
きる技術の確立が望まれている。しかしながら、前述し
た各従来技術の場合、それぞれ次のような問題点があっ
た。ワイヤボンディング法や加熱圧接法、超音波溶接
法、赤外線加熱圧接法については、接合面高さにばらつ
きがあるような場合、高い精度での接合ができない。特
に、これらの技術では各リードの1本づつを接合接続し
ていくことになるため、生産性が著しく悪いという問題
点があった。また、ソルダーバンプを用いるリフローソ
ルダリング法は、電極材料がソルダリング可能な材料に
限定されること、さらにはソルダブリッジによるショー
トのため微細ピッチの接続が困難であるため多端子のリ
ードフレームにおいては信頼性が劣るという問題があっ
た。
【0004】本発明の目的は、上掲の従来技術が抱えて
いるそれぞれの問題点を克服できる技術を確立すること
にあり、アウターリード部のリードフレームとインナー
リード部のプリント配線板の接合において、接合面高さ
のばらつきを許容できるとともに、位置合わせが容易で
微細な接続でも簡単な工程で実現でき、多端子複合リー
ドフレームを安価に製造することのできる有利な技術を
提供することにある。
【0005】
【課題を解決するための手段】上掲の目的を実現するた
めに鋭意研究した結果、発明者らは、以下に述べるよう
な多端子複合リードフレームの構造とその製造方法に想
到した。すなわち、本発明の要旨構成は、(1) アウター
リード部を構成するリードフレームとインナーリード部
を構成するリジッドなプリント配線板とを、それぞれの
内・外側端部を重ねて導通接続してなる多端子複合リー
ドフレームにおいて、前記リードフレームのリード内側
端部と前記プリント配線板の導体パターン外側端部との
重なり部分に、熱圧着した異方性導電膜を介在させて導
通接続してなる多端子複合リードフレーム、(2) 前記プ
リント配線板は、インナーリードとなる導体パターンと
の対応において、その側端面の少なくとも隣接する2辺
が、高精度に形成されたものである(1) に記載の多端子
複合リードフレーム、(3) アウターリード部を構成する
リードフレームとインナーリード部を構成するリジット
なプリント配線板とを、それぞれの内・外側端部を重ね
て導通接続してなる多端子複合リードフレームの製造に
当たり、該プリント配線板をセットするための、少なく
とも隣接する2辺の直角度と真直度を出した凹部と該リ
ードフレームの位置決め孔に対応して設けた位置決めピ
ンを有する位置決め治具に、インナーリードとなる導体
パターンとの対応においてその側端面の少なくとも隣接
する2辺が、高精度に形成されたプリント配線板をセッ
トし、前記プリント配線板の導体パターンの外側端部
と、前記リードフレームのリード内側端部の重なり部分
のいずれか少なくとも一方に、異方性導電膜を介在させ
て位置決めピンを用いて該リードフレームをセットし、
そして、該リードフレームのリード部上方から熱加圧子
を押しつけて加熱加圧することにより、リード部と導体
パターンとの導通接続を行うことを特徴とする多端子複
合リードフレームの製造方法、である。
【0006】
【作用】本発明の特徴は、アウターリード部としてのリ
ードフレーム1のリード1aと、インナーリード部として
のプリント配線板2の導体パターン3とを、異方性導電
接着剤を塗布または膜状(フィルム状)のものを貼付し
てなる異方性導電膜4を介して導通接続するので、従来
のような厳しい位置合わせが不要で簡易にかつ高い信頼
性をもって導通接続ができる他、高さのばらつきもかな
り許容できるとともに、工程が簡単に構成できるため、
高密度な多端子複合リードフレームを安価に提供でき
る。
【0007】本発明において、上記異方性導電膜4によ
る導通接続とは、リードフレームとプリント配線板との
重なり部分に配置した該異方性導電膜を介在させ、その
中の導電性粒子を加圧子にて加圧圧接することにより接
続することである。
【0008】かかる加熱圧接による導通接続は、異方性
導電膜中の前記導電性粒子6に圧力を加えてこれを変形
させ、この応力を加えたまま樹脂でマトリックスにて固
着する。この導通接続の信頼性を確保するために、樹脂
の熱膨張による寸法変化に対しても、常に一定の圧力が
導電性粒子6と導体パターン, リードの全てに加わるよ
うにすることが必要であると共に、導電性粒子6の弾性
が必要である。一般的に、金属の弾性範囲は狭く塑性変
形しやすいために、樹脂粒子に金属のめっきを施した導
電性粒子6の使用が好ましい。また、接続抵抗の低減を
図るために、めっき被膜には金を使用し、2〜15μm程
度の小さい粒子径のもの, より好ましくは5〜10μmの
ものを使用する。
【0009】図1(a) は、該異方性導電膜4を介してリ
ードフレーム1とプリント配線板2とを導通接続する概
念工程図である。この図に示すとおり、リードフレーム
1のリード1aに異方性導電膜4を後付けし、次いで加圧
子14を該リードフレーム1のリード1a部分上方から繰り
下げて加圧すると、図1(b) に示すように、該異方性導
電膜4が圧縮され、その結果として、該膜中の導電粒子
6がリード1aと導体パターン3との間に残留して両者を
橋渡しする結果、この位置においてのみ導通接続を果た
すことになり、他の個所はなお絶縁状態のままである。
【0010】本発明において用いる上記プリント配線板
は、リジッドなものを用いる。この理由は、半導体素子
とプリント配線板とに設けられたインナーリードとの接
続はワイヤーボンド法によるため、インナーリードが形
成されているプリント配線板がリジッドなものでない
と、ワイヤーボンディング作業が極めて困難となるから
である。
【0011】なお、このような導通接続においては、異
方性導電膜を利用して確実な接続,絶縁を得るために、
該異方性導電膜4中の導電粒子の含有率を適当なものに
することが重要であり、およそ 2.5〜12.5 vol%の導電
粒子含有率とすることが好ましい。
【0012】
【実施例】図2〜図4は、本発明にかかる多端子複合リ
ードフレームの各種の適合例を示すものである。これら
の図において、リードフレーム1は、厚さ 150μmの42
アロイ材をエッチングして、208 本のリードおよび位置
決め穴11を一体形成してなるもので、リード先端部は
0.3μmのAuめっきを施したものである。これに対して
プリント配線板2は、厚さ18μmの銅箔が貼り合わされ
た厚さ0.24mmのリジッドのガラスエポキシ板(G−10グ
レード) に感光性ドライフィルムを用いてエッチングし
て、導体パターン3およびダイパッド5を形成し、導体
パターン上にNiめっきと厚さ 0.3μmのAuめっきを施し
てなるものである。
【0013】上記プリント配線板は、インナーリードと
なる導体パターンとの関係において、それの側端面のう
ちの少なくとも2辺が、直角度と真直度に優れた高精度
に仕上げられている。そのために、後述する精密仕上げ
した隣り合う2辺を有する位置決め治具12中に、このプ
リント配線板をセットする必要があるときに、その精密
仕上げした直角度を出したコーナー部を合わせるだけ
で、両者の高精度接続が実現できる。
【0014】上記リードフレーム1と上記プリント配線
板2との接続は、導体パターン3の外側端部(上記リー
ドフレームのリード1aと重なり合う部分)に、異方性導
電膜4(日立化成(株)製, アニソルム)をテープ接着
によって4辺とも仮付けし、次いで80℃に加熱された額
縁状の加圧子14にて、1MPa の荷重を 0.5秒間かける方
法で、4辺の上記接着剤を同時に加熱圧着して異方性導
電膜を形成した。なお、異方性導電膜の仮付けする側と
しては、リードフレーム1の内側端部(プリント配線板
2の導体パターン3と重なり合う部分)の側でも良い。
また、リード1aと導体パターン3の重なり合う部分への
異方性導電膜4の仮付けにおいて、その位置合わせは、
とくには不要である。
【0015】次に、リードフレームとプリント配線板2
の導体パターン3の接続方法について図5に基づいて説
明する。(a) はじめに、配線板2を位置決め治具12中に
セットする。この位置決め治具12は、リードフレーム1
に設けた位置決め穴11に見合う位置に位置決めピン13を
立設してなり、その中央部にはこの位置決めピン13によ
り位置決めされたリードフレーム1を収容する凹部が設
けられており、そしてこの凹部を利用してセットされた
とプリント配線板2は、その導体パターン3がリードに
対して自動的に位置決めされるようになっている。した
がって、この凹部は、内部の少なくとも隣接する2辺
が、直角度, 真直度がともに高精度に仕上られている。
そして、リードフレーム1と導体パターン3の相対的な
位置決めは、これによって高精度に行われるのである。
【0016】この工程においては、上記位置決め治具12
の中央凹部に、異方性導電膜4が仮熱圧着されたプリン
ト配線板2をセットする。すなわち、プリント配線板
を、上記位置決め治具12の中央凹部の高精度加工された
少なくとも隣接する2辺に押し付けるだけで位置合わせ
ができる。なお、位置決め治具12の中央凹部の深さは、
リードフレー ム1と異方性導電膜4を介して、プリン
ト配線板2の導体パターン3を熱圧着したときに、リー
ドフレーム1の下面が、位置決め治具12の上面と同一高
さになるようにするのが好ましい。
【0017】(b) 次に、図5(b) に示すように、リード
フレーム1をプリント配線板2が収容された位置決め治
具12の上方から、位置決め穴11を介して、位置決めピン
13を利用して搭載する。上述したように、本発明におけ
る上記のような搭載方法の特徴は、リードフレーム1の
リード1aとプリント配線板2の導体パターン3とを位置
決め治具12を使うことによって、相対的にかつ高精度に
位置決めするようにしたことにある。
【0018】(c) 次に、図5(c) に示すように、リード
フレーム1のリード1aとプリント配線板2の導体パター
ン3の重なり合う部分の上方より、 170℃に加熱した加
圧子14にて、2Mpa の荷重を20秒間かける方法で、1辺
づつ熱圧着した。なお、この熱加圧方法は、上記の重な
り部分を1個所づつ加圧しても良く、また、額縁状の加
圧子により、4辺を同時に加圧してもよい。また、異方
性導電膜4中の導電粒子6の接続時の変位量は、樹脂の
熱膨張係数を考慮して、10%程度にする。なお、使用し
た接着剤中の導電粒子6の含有率は5 vol%のものを用
いた。
【0019】上記のようにして接続した両者の接続抵抗
は、20℃にて2Ω、絶縁抵抗は20℃にて1012Ω、剥離接
着強度においては、リードフレーム1のリード側面の面
粗度をRmax 1.2 μmとし、リード面側の異方性導電膜
4の接着剤との接触深さを20μm程度とし、20℃にて1.
1KN/m を確認した。なお、高い接続強度を得るために
は、リードフレーム1のリード断面形状を下広状の台形
にすることが好ましい実施形態である。また、リードフ
レーム1のリード1aの側面と上面にカップリング処理を
施しておき、補強用の樹脂をリードフレーム1の上方よ
り塗布して硬化させ、高強度を得ることも好ましい実施
形態である。さらには、半導体素子7、プリント配線板
2および周辺の発熱が考えられるが、この場合、図4に
示すように放熱板9を設けてもよいが、本発明の場合、
構造上もリードフレーム1が放熱体となり、熱を外部へ
逃がすのに好都合になっている。
【0020】なお、この図4に示す実施形態は、プリン
ト配線板2の中央部分を中抜きし、接着剤10を用いて放
熱板9を取付け、この放熱板9の上に半導体素子7を搭
載した半導体部品である。
【0021】
【発明の効果】以上説明したように本発明によれば、低
コスト高密度実装に好適なリードフレームと配線板との
導通接続を極めて簡単にかつ高精度に行うことができ
る。しかも、本発明によれば、位置決め治具を使うの
で、接続時のリードフレームと配線板との位置合わせが
容易にできる他、接続処理に当たって重ね合わせる両端
片に高さに差があるような場合でもその吸収を容易に行
うことができる。
【図面の簡単な説明】
【図1】図1(a),(b) は、異方性導電接着剤による導通
接続の形態を説明する説明図。
【図2】図2は、複合リードフレームの接続態様の1例
を示す切断端面図。
【図3】図3は、複合リードフレームの接続態様の他の
例を示す切断端面図。
【図4】図4は、複合リードフレームの接続態様の他の
例を示す切断端面図。
【図5】図5(a) 〜(d) は、リードフレームとプリント
配線板との接続工程の説明図。
【符号の説明】
1 リードフレーム、 2 プリント配線板、3 導体
パターン、 4 異方性導電膜、5 ダイパッド、
6 導電粒子、7 半導体素子、 8 ボンデ
ィングワイヤ、9 放熱板、 10 接着剤、11
位置決め穴、 12 位置決め治具、12a 位置決め
治具の凹部、13 位置決めピン、

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 アウターリード部を構成するリードフレ
    ームとインナーリード部を構成するリジッドなプリント
    配線板とを、それぞれの内・外側端部を重ねて導通接続
    してなる多端子複合リードフレームにおいて、 前記リードフレームのリード内側端部と前記プリント配
    線板の導体パターン外側端部との重なり部分に、熱圧着
    した異方性導電膜を介在させて導通接続してなる多端子
    複合リードフレーム。
  2. 【請求項2】 前記プリント配線板は、インナーリード
    となる導体パターンとの対応において、その側端面の少
    なくとも隣接する2辺が、高精度に形成されたものであ
    る請求項1記載の多端子複合リードフレーム。
  3. 【請求項3】 アウターリード部を構成するリードフレ
    ームとインナーリード部を構成するリジットなプリント
    配線板とを、それぞれの内・外側端部を重ねて導通接続
    してなる多端子複合リードフレームの製造に当たり、 該プリント配線板をセットするための、少なくとも隣接
    する2辺の直角度と真直度を出した凹部と該リードフレ
    ームの位置決め孔に対応して設けた位置決めピンを有す
    る位置決め治具に、インナーリードとなる導体パターン
    との対応においてその側端面の少なくとも隣接する2辺
    が、高精度に形成されたプリント配線板をセットし、 前記プリント配線板の導体パターンの外側端部と、前記
    リードフレームのリード内側端部の重なり部分のいずれ
    か少なくとも一方に、異方性導電膜を介在させて位置決
    めピンを用いて該リードフレームをセットし、 次いで、前記リードフレームのリード部上方から熱加圧
    子を押しつけて加熱加圧することにより、リード部と導
    体パターンとの導通接続を行うことを特徴とする多端子
    複合リードフレームの製造方法。
JP5146363A 1993-06-17 1993-06-17 多端子複合リードフレームとその製造方法 Pending JPH0714966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5146363A JPH0714966A (ja) 1993-06-17 1993-06-17 多端子複合リードフレームとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146363A JPH0714966A (ja) 1993-06-17 1993-06-17 多端子複合リードフレームとその製造方法

Publications (1)

Publication Number Publication Date
JPH0714966A true JPH0714966A (ja) 1995-01-17

Family

ID=15406032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146363A Pending JPH0714966A (ja) 1993-06-17 1993-06-17 多端子複合リードフレームとその製造方法

Country Status (1)

Country Link
JP (1) JPH0714966A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129779A (ja) * 1995-10-19 1997-05-16 Lg Semicon Co Ltd 超微細電導極を有する半導体パッケージ
JPH09300632A (ja) * 1996-05-09 1997-11-25 Ricoh Co Ltd インクジェット記録装置
KR100716809B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129779A (ja) * 1995-10-19 1997-05-16 Lg Semicon Co Ltd 超微細電導極を有する半導体パッケージ
JPH09300632A (ja) * 1996-05-09 1997-11-25 Ricoh Co Ltd インクジェット記録装置
KR100716809B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US6815252B2 (en) Method of forming flip chip interconnection structure
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
US6207550B1 (en) Method for fabricating bump electrodes with a leveling step for uniform heights
EP0969503A2 (en) Electronic circuit device
JP2003273160A (ja) 半導体実装モジュール
JPH0636852A (ja) プリント配線板への端子の接続法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JPH0714966A (ja) 多端子複合リードフレームとその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JPH06216505A (ja) プリント配線板への端子の接続方法
JPH03129745A (ja) 半導体装置の実装方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JPH09232385A (ja) 電子部品接合方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method
JP3915325B2 (ja) 半導体装置の製造方法
JPH08139138A (ja) 電子部品の接続方法
JP3598058B2 (ja) 回路基板
JPH0613748A (ja) 電子部品の組立方法
JPH1064954A (ja) 半導体装置の製造方法および製造装置
JP2000012626A (ja) 半導体装置及びその製造方法
JP2000183109A (ja) 配線基板の製造方法
JPH08222600A (ja) 半導体装置の製造方法
JPH06268134A (ja) 電子部品搭載装置