JPH07117744B2 - ダイシングラインの形成方法 - Google Patents
ダイシングラインの形成方法Info
- Publication number
- JPH07117744B2 JPH07117744B2 JP8821588A JP8821588A JPH07117744B2 JP H07117744 B2 JPH07117744 B2 JP H07117744B2 JP 8821588 A JP8821588 A JP 8821588A JP 8821588 A JP8821588 A JP 8821588A JP H07117744 B2 JPH07117744 B2 JP H07117744B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- pattern
- wafer
- reticle
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 239000000428 dust Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 〔概要〕 ダイシングラインの形成方法に係わり、より詳細には、
LSIパターンをウエハに形成する際の未露光部分すなわ
ちウエハの端部にダイシング領域（ライン）形成図のレ
チクルを用いてダイシングラインパターンを形成する方
法に関し、 LSIパターンをウエハに形成する際に、ウエハの端部に
おいてダイシング処理を効率よくできるとともにごみの
発生を防止するダイシングラインを形成する方法を提供
することを目的とし、 デバイスパターンと同じ大きさで形成したパターン領域
の周囲にダイシング領域を形成したダイシングライン用
レチクルを用いて、デバイスパターンが形成されないウ
エハの端部を露光することを特徴とするダイシングライ
ンの形成方法を含み構成する。
LSIパターンをウエハに形成する際の未露光部分すなわ
ちウエハの端部にダイシング領域（ライン）形成図のレ
チクルを用いてダイシングラインパターンを形成する方
法に関し、 LSIパターンをウエハに形成する際に、ウエハの端部に
おいてダイシング処理を効率よくできるとともにごみの
発生を防止するダイシングラインを形成する方法を提供
することを目的とし、 デバイスパターンと同じ大きさで形成したパターン領域
の周囲にダイシング領域を形成したダイシングライン用
レチクルを用いて、デバイスパターンが形成されないウ
エハの端部を露光することを特徴とするダイシングライ
ンの形成方法を含み構成する。
本発明は、ダイシングラインの形成方法に係わり、より
詳細には、LSIパターンをウエハに形成する際の未露光
部分すなわちウエハの端部にダイシング領域（ライン）
形成図のレチクルを用いてダイシングラインパターンを
形成する方法に関する。
詳細には、LSIパターンをウエハに形成する際の未露光
部分すなわちウエハの端部にダイシング領域（ライン）
形成図のレチクルを用いてダイシングラインパターンを
形成する方法に関する。
従来、半導体製造のプロセスにおいて、投影露光法によ
りウエハ上に回路などのパターンを形成するために、レ
チクル（またはマスク）が用いられている。このレチク
ル上には製品パターンが形成され、そのパターンをウエ
ハ上に繰り返しステップして露光する。このレチクルに
よるパターン形成の際に、ウエハを個々のチップに分割
するためのダイシング（またはスクライブ）領域（ライ
ン）を同時に露光している。
りウエハ上に回路などのパターンを形成するために、レ
チクル（またはマスク）が用いられている。このレチク
ル上には製品パターンが形成され、そのパターンをウエ
ハ上に繰り返しステップして露光する。このレチクルに
よるパターン形成の際に、ウエハを個々のチップに分割
するためのダイシング（またはスクライブ）領域（ライ
ン）を同時に露光している。
第５図は従来のレチクルの平面図である。このレチクル
１は、中央部に回路パターンなどの製品パターン領域２
が形成され（図においては、Ｆ字状のパターンであ
る）、この製品パターン領域２の周囲に所定の幅を持つ
ダイシング領域３がほぼロの字状に形成されている。ま
た、通常、ダイシング領域３の一部には位置合わせ用パ
ターン４などが形成され、この位置合わせ用パターン４
に対応する位置に露光から保護するいわゆるマージンパ
ターン５が形成されている。このようなレチクル１を用
いることにより、第６図に示す如く、１ショットごとに
ダイシング領域３を重ね合わせる露光によって、ウエハ
上にパターンを形成していく。
１は、中央部に回路パターンなどの製品パターン領域２
が形成され（図においては、Ｆ字状のパターンであ
る）、この製品パターン領域２の周囲に所定の幅を持つ
ダイシング領域３がほぼロの字状に形成されている。ま
た、通常、ダイシング領域３の一部には位置合わせ用パ
ターン４などが形成され、この位置合わせ用パターン４
に対応する位置に露光から保護するいわゆるマージンパ
ターン５が形成されている。このようなレチクル１を用
いることにより、第６図に示す如く、１ショットごとに
ダイシング領域３を重ね合わせる露光によって、ウエハ
上にパターンを形成していく。
また、他の方法では、第７図に示す如く、レチクル６
が、ショット方向によって、ダイシング領域３を製品パ
ターン領域２の片側にほぼＬ字状（Ｘ方向とＹ方向）に
形成されている。このマスク６を用いることにより、第
８図に示す如く、マスクパターンが１ショットごとに互
いに重ならないよう隣接させて露光し、ウエハ上にパタ
ーンを形成していく。
が、ショット方向によって、ダイシング領域３を製品パ
ターン領域２の片側にほぼＬ字状（Ｘ方向とＹ方向）に
形成されている。このマスク６を用いることにより、第
８図に示す如く、マスクパターンが１ショットごとに互
いに重ならないよう隣接させて露光し、ウエハ上にパタ
ーンを形成していく。
すなわち、レチクルによる露光では、ウエハ上に製品パ
ターン領域２の周囲にダイサーによってウエハを切る領
域が形成されるよう製品パターン領域とダイシング領域
とを露光していた。
ターン領域２の周囲にダイサーによってウエハを切る領
域が形成されるよう製品パターン領域とダイシング領域
とを露光していた。
従来のレチクルはLSIパターンが小さかったため、チッ
プ自体が小さく、ウエハ全面に露光できるようになって
おり、ダイシング領域がウエハ全面に形成されていた。
しかし、近年、チップが大きくなり、露光装置によって
はウエハの端部が露光領域の限界にきており、ウエハの
端部は有効領域でないためチップ自体が不要であり、そ
の部分の露光がなされず、ダイシング領域が完全につな
がって形成されないことがあった。第２図を参照する
と、ウエハ14の斜線を付けてない端部ではパターンの露
光がなされないので、そのままにしておくと、図に白地
でしめされる端部に例えば配線用のアルミニウムが全面
に残されるようになる。また、ロの字状にダイシング領
域３を形成したレチクル１を用いた場合では、ウエハ端
部において２重露光ができずにマージンパターン５が残
ってしまい、また、Ｌ字状にダイシング領域３を形成し
たレチクル６では、方向によってウエハ端部の一方側に
ダイシング領域３の形成されない部分ができる。このよ
うにウエハの端部にダイシング領域３の形成されない部
分があったり、またダイシング領域３上にマージンパタ
ーンなどの不要パターンが残ったときには、LSIのチッ
プのダイシング時に、残されたアルミニウムなどによっ
てダイサーを損傷したり、アルミニウムのごみが飛散し
たりする問題があった。また、不要パターンは、後の洗
浄工程などにより剥がされてごみの原因となることもあ
った。
プ自体が小さく、ウエハ全面に露光できるようになって
おり、ダイシング領域がウエハ全面に形成されていた。
しかし、近年、チップが大きくなり、露光装置によって
はウエハの端部が露光領域の限界にきており、ウエハの
端部は有効領域でないためチップ自体が不要であり、そ
の部分の露光がなされず、ダイシング領域が完全につな
がって形成されないことがあった。第２図を参照する
と、ウエハ14の斜線を付けてない端部ではパターンの露
光がなされないので、そのままにしておくと、図に白地
でしめされる端部に例えば配線用のアルミニウムが全面
に残されるようになる。また、ロの字状にダイシング領
域３を形成したレチクル１を用いた場合では、ウエハ端
部において２重露光ができずにマージンパターン５が残
ってしまい、また、Ｌ字状にダイシング領域３を形成し
たレチクル６では、方向によってウエハ端部の一方側に
ダイシング領域３の形成されない部分ができる。このよ
うにウエハの端部にダイシング領域３の形成されない部
分があったり、またダイシング領域３上にマージンパタ
ーンなどの不要パターンが残ったときには、LSIのチッ
プのダイシング時に、残されたアルミニウムなどによっ
てダイサーを損傷したり、アルミニウムのごみが飛散し
たりする問題があった。また、不要パターンは、後の洗
浄工程などにより剥がされてごみの原因となることもあ
った。
そこで、本発明は、LSIパターンをウエハに形成する際
に、ウエハの端部においてダイシング処理を効率よくで
きるとともにごみの発生を防止するダイシングラインを
形成する方法を提供することを目的とする。
に、ウエハの端部においてダイシング処理を効率よくで
きるとともにごみの発生を防止するダイシングラインを
形成する方法を提供することを目的とする。
上記の課題は、デバイスパターン及びダイシングライン
領域を形成するレチクルを用いて、露光によりウエハ上
に該デバイスパターン及び該ダイシングライン領域を形
成する工程と、前記デバイスパターンは形成しないが、
前記ダイシングライン領域を形成するダイシングライン
用レチクルを用いて、前記ウエハの端部を露光し、該ウ
エハ上に該ダイシングライン領域を形成することを特徴
とするダイシングラインの形成方法を提供することによ
って解決される。
領域を形成するレチクルを用いて、露光によりウエハ上
に該デバイスパターン及び該ダイシングライン領域を形
成する工程と、前記デバイスパターンは形成しないが、
前記ダイシングライン領域を形成するダイシングライン
用レチクルを用いて、前記ウエハの端部を露光し、該ウ
エハ上に該ダイシングライン領域を形成することを特徴
とするダイシングラインの形成方法を提供することによ
って解決される。
すなわち、本発明では、黒または白のパターン領域の周
囲に白または黒のダイシング領域を形成したダイシング
ライン用レチクルを用いて露光することにより、ウエハ
周縁まで完全にダイシングラインを形成することがで
き、またダイシングライン上に形成された不要パターン
を除去することができる。これにより、チップのダイシ
ング時に、ダイサーを損傷したり、ごみが飛散したりす
ることがなくダイシング処理を効率よくなすことがで
き、ごみの発生も防止される。
囲に白または黒のダイシング領域を形成したダイシング
ライン用レチクルを用いて露光することにより、ウエハ
周縁まで完全にダイシングラインを形成することがで
き、またダイシングライン上に形成された不要パターン
を除去することができる。これにより、チップのダイシ
ング時に、ダイサーを損傷したり、ごみが飛散したりす
ることがなくダイシング処理を効率よくなすことがで
き、ごみの発生も防止される。
以下、本発明を図示の一実施例により具体的に説明す
る。
る。
第１図は本発明第１実施例のダイシング用レチクルの平
面図である。同図において、ダイシング用レチクル11
は、中央部にLSIのデバイス用レチクルの製品パターン
領域と同じ大きさで黒のパターン領域12が形成され、こ
のパターン領域12の周囲に所定の幅を持つ白のダイシン
グ領域13がほぼロの字状に形成されている。このダイシ
ング領域13は、デバイス用レチクルに形成されたダイシ
ング領域と同じ大きさのものであり、ダイシング時にダ
イサーの刃が充分に通過できる程度の寸法で形成されて
いる。
面図である。同図において、ダイシング用レチクル11
は、中央部にLSIのデバイス用レチクルの製品パターン
領域と同じ大きさで黒のパターン領域12が形成され、こ
のパターン領域12の周囲に所定の幅を持つ白のダイシン
グ領域13がほぼロの字状に形成されている。このダイシ
ング領域13は、デバイス用レチクルに形成されたダイシ
ング領域と同じ大きさのものであり、ダイシング時にダ
イサーの刃が充分に通過できる程度の寸法で形成されて
いる。
このようなダイシング用レチクル11を用いて１ショット
ごとに露光することにより、デバイス用レチクルの製品
パターン領域の周囲に、ダイシングラインを形成し、ま
たはダイシングライン上の不要パターンを除去すること
ができる。
ごとに露光することにより、デバイス用レチクルの製品
パターン領域の周囲に、ダイシングラインを形成し、ま
たはダイシングライン上の不要パターンを除去すること
ができる。
第２図はウエハ端部のダイシングラインの形成を説明す
る図である。同図において、ウエハ14上の周縁にかから
ない中側の領域には、斜線で示す如く、ダイシングライ
ンで区画されたデバイスパターン15が形成される。そし
て、ウエハ14上の周縁は、上記ダイシング用レチクル11
を用いて露光することにより、○印で示す部分にダイシ
ングライン16を形成することができる。従って、LSIの
層がウエハ周縁に部分的に形成されることがなく○印の
部分には外になにも形成されていないので、チップのダ
イシング時に、ダイサーを損傷したり、ごみが飛散した
りすることがない。また、不要パターンが後の洗浄工程
などにより剥がされ、ごみとしてデバイスに付着したり
することもなくなる。
る図である。同図において、ウエハ14上の周縁にかから
ない中側の領域には、斜線で示す如く、ダイシングライ
ンで区画されたデバイスパターン15が形成される。そし
て、ウエハ14上の周縁は、上記ダイシング用レチクル11
を用いて露光することにより、○印で示す部分にダイシ
ングライン16を形成することができる。従って、LSIの
層がウエハ周縁に部分的に形成されることがなく○印の
部分には外になにも形成されていないので、チップのダ
イシング時に、ダイサーを損傷したり、ごみが飛散した
りすることがない。また、不要パターンが後の洗浄工程
などにより剥がされ、ごみとしてデバイスに付着したり
することもなくなる。
第３図は本発明第２実施例のダイシング用レチクルの平
面図である。このダイシング用レチクル21は、中央部に
LSIのデバイス用レチクルの製品パターン領域と同じ大
きさで黒のパターン領域22が形成され、このパターン領
域22の片側に、所定の幅でほぼＬ字状（Ｘ方向とＹ方
向）のダイシング領域23が形成されている。
面図である。このダイシング用レチクル21は、中央部に
LSIのデバイス用レチクルの製品パターン領域と同じ大
きさで黒のパターン領域22が形成され、このパターン領
域22の片側に、所定の幅でほぼＬ字状（Ｘ方向とＹ方
向）のダイシング領域23が形成されている。
このようなダイシング用レチクル21を用いて１ショット
ごとに露光することにより、第１実施例の場合と同様、
にデバイス用レチクルのデバイスパターン領域の周囲
に、ダイシングラインを形成しまたは、ダイシングライ
ン上の不要パターンを除去することができる。
ごとに露光することにより、第１実施例の場合と同様、
にデバイス用レチクルのデバイスパターン領域の周囲
に、ダイシングラインを形成しまたは、ダイシングライ
ン上の不要パターンを除去することができる。
第４図はウエハ端部のダイシングラインの形成を説明す
る図である。同図において、第１実施例と同様に、ウエ
ハ14上の周縁にかからない中側の領域には、斜線で示す
如く、ダイシングラインで区画されたデバイスパターン
15が形成され、ウエハ14上の周縁は、上記ダイシング用
レチクル21を用いて露光することにより、△印で示す部
分にダイシングライン16を形成できる。従って、第１実
施例の場合と同様にチップのダイシング時に、ダイサー
を損傷したり、ごみが飛散したりすることがなく、ま
た、不要パターンが後の洗浄工程などにより剥がされ、
ごみとしてデバイスに付着したりすることもなくなる。
る図である。同図において、第１実施例と同様に、ウエ
ハ14上の周縁にかからない中側の領域には、斜線で示す
如く、ダイシングラインで区画されたデバイスパターン
15が形成され、ウエハ14上の周縁は、上記ダイシング用
レチクル21を用いて露光することにより、△印で示す部
分にダイシングライン16を形成できる。従って、第１実
施例の場合と同様にチップのダイシング時に、ダイサー
を損傷したり、ごみが飛散したりすることがなく、ま
た、不要パターンが後の洗浄工程などにより剥がされ、
ごみとしてデバイスに付着したりすることもなくなる。
なお、本発明において、レチクル11,21のダイシング領
域12,22はポジ又はネガにより使い分けて白又は黒のい
ずれであってもよい。
域12,22はポジ又はネガにより使い分けて白又は黒のい
ずれであってもよい。
また、第２実施例のダイシング領域22は、ショット方向
によってパターン領域22の片側にＬ字状に形成されてい
ればよい。
によってパターン領域22の片側にＬ字状に形成されてい
ればよい。
以上のように本発明によれば、LSIパターン形成の際
に、製品パターン領域の周囲に白または黒のダイシング
領域を形成したダイシングライン用レチクルを用いて露
光することにより、ウエハ周縁まで完全にダイシングラ
インを形成することができ、また、ダイシングライン上
の不要パターンを除去することができる。これにより、
チップのダイシング時に、ダイサーを損傷したり、ごみ
が飛散したりすることがなくダイシング処理を効率よく
でき、ごみの発生も防止できる。
に、製品パターン領域の周囲に白または黒のダイシング
領域を形成したダイシングライン用レチクルを用いて露
光することにより、ウエハ周縁まで完全にダイシングラ
インを形成することができ、また、ダイシングライン上
の不要パターンを除去することができる。これにより、
チップのダイシング時に、ダイサーを損傷したり、ごみ
が飛散したりすることがなくダイシング処理を効率よく
でき、ごみの発生も防止できる。
第１図は本発明第１実施例のダイシング用レチクルの平
面図、 第２図は本発明第１実施例によるウエハ端部のダイシン
グラインの形成を説明する図、 第３図は本発明第２実施例のダイシング用レチクルの平
面図、 第４図は本発明第２実施例によるウエハ端部のダイシン
グラインの形成を説明する図、 第５図は従来のレチクルの平面図、 第６図は第５図のレチクルを用いて露光した状態を示す
図、 第７図は従来のレチクルの平面図、 第８図は第７図のレチクルを用いて露光した状態を示す
図である。 図中、 11,21はダイシング用レチクル、12,22はパターン領域1
2、13,23はダイシング領域、14はウエハ、15はデバイス
パターン、16はダイシングライン を示す。
面図、 第２図は本発明第１実施例によるウエハ端部のダイシン
グラインの形成を説明する図、 第３図は本発明第２実施例のダイシング用レチクルの平
面図、 第４図は本発明第２実施例によるウエハ端部のダイシン
グラインの形成を説明する図、 第５図は従来のレチクルの平面図、 第６図は第５図のレチクルを用いて露光した状態を示す
図、 第７図は従来のレチクルの平面図、 第８図は第７図のレチクルを用いて露光した状態を示す
図である。 図中、 11,21はダイシング用レチクル、12,22はパターン領域1
2、13,23はダイシング領域、14はウエハ、15はデバイス
パターン、16はダイシングライン を示す。
Claims (1)
- 【請求項１】デバイスパターン及びダイシングライン領
域を形成するレチクルを用いて、露光によりウエハ上に
該デバイスパターン及び該ダイシングライン領域を形成
する工程と、 前記デバイスパターンは形成しないが、前記ダイシング
ライン領域を形成するダイシングライン用レチクルを用
いて、前記ウエハの端部を露光し、該ウエハ上に該ダイ
シングライン領域を形成することを特徴とするダイシン
グラインの形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821588A JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
| US07/333,414 US4967229A (en) | 1988-04-12 | 1989-04-05 | Process for forming dicing lines on wafer |
| EP89400993A EP0338889B1 (en) | 1988-04-12 | 1989-04-11 | Process for forming dicing lines on wafer |
| DE68921232T DE68921232D1 (de) | 1988-04-12 | 1989-04-11 | Herstellungsverfahren von Rasterlinien auf einem wafer. |
| KR1019890004760A KR930000196B1 (ko) | 1988-04-12 | 1989-04-11 | 웨이퍼 위에 다이싱 라인을 형성하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821588A JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01260451A JPH01260451A (ja) | 1989-10-17 |
| JPH07117744B2 true JPH07117744B2 (ja) | 1995-12-18 |
Family
ID=13936679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8821588A Expired - Fee Related JPH07117744B2 (ja) | 1988-04-12 | 1988-04-12 | ダイシングラインの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4967229A (ja) |
| EP (1) | EP0338889B1 (ja) |
| JP (1) | JPH07117744B2 (ja) |
| KR (1) | KR930000196B1 (ja) |
| DE (1) | DE68921232D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654204A (en) * | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
| US6130173A (en) * | 1998-03-19 | 2000-10-10 | Lsi Logic Corporation | Reticle based skew lots |
| JP2001250799A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体ウェハおよび半導体装置 |
| JP4837971B2 (ja) * | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6248401B2 (ja) | 2013-03-19 | 2017-12-20 | 富士電機株式会社 | 半導体装置の製造方法およびそれに用いられる露光マスク |
| JP6176627B2 (ja) * | 2013-10-01 | 2017-08-09 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP6161496B2 (ja) * | 2013-10-01 | 2017-07-12 | 株式会社ディスコ | フォトマスクの製造方法 |
| JP6375586B2 (ja) * | 2014-06-25 | 2018-08-22 | 昭和電工株式会社 | 半導体デバイスの製造方法 |
| JP2018036567A (ja) * | 2016-09-01 | 2018-03-08 | 株式会社ディスコ | ウエーハ加工用フォトマスクの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156568A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Photo mask |
| GB2066507B (en) * | 1980-12-18 | 1983-08-17 | Dainippon Screen Mfg | Method of photographic printing and a photographic original plate for use therein |
| JPS58193548A (ja) * | 1982-05-07 | 1983-11-11 | Hitachi Ltd | 露光方法およびそれに用いるマスク |
| US4542397A (en) * | 1984-04-12 | 1985-09-17 | Xerox Corporation | Self aligning small scale integrated circuit semiconductor chips to form large area arrays |
-
1988
- 1988-04-12 JP JP8821588A patent/JPH07117744B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-05 US US07/333,414 patent/US4967229A/en not_active Expired - Lifetime
- 1989-04-11 KR KR1019890004760A patent/KR930000196B1/ko not_active IP Right Cessation
- 1989-04-11 EP EP89400993A patent/EP0338889B1/en not_active Expired - Lifetime
- 1989-04-11 DE DE68921232T patent/DE68921232D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0338889B1 (en) | 1995-02-22 |
| DE68921232D1 (de) | 1995-03-30 |
| US4967229A (en) | 1990-10-30 |
| KR900017114A (ko) | 1990-11-15 |
| EP0338889A2 (en) | 1989-10-25 |
| EP0338889A3 (en) | 1991-03-06 |
| JPH01260451A (ja) | 1989-10-17 |
| KR930000196B1 (ko) | 1993-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| US7601485B2 (en) | Exposure method | |
| JPH0982634A (ja) | 半導体デバイスのパターン形成方法 | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JPS6223862B2 (ja) | ||
| JPH07106242A (ja) | 半導体露光装置 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JP2006032482A (ja) | 半導体装置の製造方法 | |
| JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| KR100537423B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
| JPS6118955A (ja) | レテイクルマスク | |
| JPH0414812A (ja) | パターン形成方法 | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| KR100734084B1 (ko) | 반도체웨이퍼의 후면연마시의 오염방지용 레티클 및 이를이용한 오염 방지방법 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62128121A (ja) | 半導体装置の製造方法 | |
| JPH0461314A (ja) | 半導体ウエハのパターン形成方法 | |
| JPH0193127A (ja) | 半導体装置の製造方法 | |
| JPH0697066A (ja) | 半導体装置製造用フォトマスク | |
| JPS60170935A (ja) | 集積回路用ホトマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |