JPS62128121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62128121A JPS62128121A JP26873385A JP26873385A JPS62128121A JP S62128121 A JPS62128121 A JP S62128121A JP 26873385 A JP26873385 A JP 26873385A JP 26873385 A JP26873385 A JP 26873385A JP S62128121 A JPS62128121 A JP S62128121A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resist film
- film pattern
- stage
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
フォトプロセスにおいて、レジスト膜パターンを形成す
る際、半導体ウェハー周縁のレジスト膜を除去しておき
、そのレジスト膜パターンを保護膜にしてエツチング等
の処理をおこなう。そうすれば、処理中のゴミの発生が
少な（なる。
る際、半導体ウェハー周縁のレジスト膜を除去しておき
、そのレジスト膜パターンを保護膜にしてエツチング等
の処理をおこなう。そうすれば、処理中のゴミの発生が
少な（なる。
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に、半導体ウ
ェハーのフォトプロセスに関する。
ェハーのフォトプロセスに関する。
半導体装置のウェハープロセスには、微細パターンを写
真食刻法で形成する、所謂フォトプロセスがあり、この
フォトプロセスはＩＣなどの半導体装置の品質や歩留に
致命的な影響をあたえる重要な工程である。
真食刻法で形成する、所謂フォトプロセスがあり、この
フォトプロセスはＩＣなどの半導体装置の品質や歩留に
致命的な影響をあたえる重要な工程である。
従って、フォトプロセスにおける塵埃やゴミの付着は出
来る限り避けなければならない。
来る限り避けなければならない。
［従来の技術と発明が解決しようとする問題点コ従前、
フォトプロセスは半導体ウェハー（以下、ウェハーと略
称する）の表面にレジスト膜を塗布し、その上に等倍の
フォトマスク（ウェハーと同等の大きさをもち、且つ、
等倍のパターンをもったマスク）を密着して露光し、ウ
ェハー全面にレジスト膜パターンを一括形成し、このレ
ジスト膜パターンを保護膜にして、ウェハーをエツチン
グなどの加工処理する方法が採られていた。
フォトプロセスは半導体ウェハー（以下、ウェハーと略
称する）の表面にレジスト膜を塗布し、その上に等倍の
フォトマスク（ウェハーと同等の大きさをもち、且つ、
等倍のパターンをもったマスク）を密着して露光し、ウ
ェハー全面にレジスト膜パターンを一括形成し、このレ
ジスト膜パターンを保護膜にして、ウェハーをエツチン
グなどの加工処理する方法が採られていた。
しかし、最近では、縮小投影露光装置（ステッパ）を用
い、レチクル（５〜１０倍の拡大パターンをもったマス
ク）によって、ウェハーの位置を移動させながら、繰り
返してウェハー面のレジスト膜を露光する、所謂、ステ
ップアンドレピートによる縮小投影露光法が汎用されて
おり、このようにして作成したレジスト膜パターンを保
護膜にして、ウェハーを加工処理する方法が採られてい
る。
い、レチクル（５〜１０倍の拡大パターンをもったマス
ク）によって、ウェハーの位置を移動させながら、繰り
返してウェハー面のレジスト膜を露光する、所謂、ステ
ップアンドレピートによる縮小投影露光法が汎用されて
おり、このようにして作成したレジスト膜パターンを保
護膜にして、ウェハーを加工処理する方法が採られてい
る。
これは、縮小投影露光法の方が微細パターンを形成する
に適しており、また、光学系の進歩によって、このよう
な縮小投影露光法が可能になってきたからである。
に適しており、また、光学系の進歩によって、このよう
な縮小投影露光法が可能になってきたからである。
一方、レジストは、従前はネガ型が主体であつたが、最
近では、縮小投影露光装置を使用する関係上、この装置
は一般にｇラインやｉラインの波長で露光するため、ま
た、ポジ型が高解像力が得られるために、微細パターン
形成に適したポジ型レジストが常用されている。
近では、縮小投影露光装置を使用する関係上、この装置
は一般にｇラインやｉラインの波長で露光するため、ま
た、ポジ型が高解像力が得られるために、微細パターン
形成に適したポジ型レジストが常用されている。
即ち、最近のフォトプロセスの主体は、縮小投影露光法
によってポジ型レジスト膜パターンを形成する方法とな
っているわけである。
によってポジ型レジスト膜パターンを形成する方法とな
っているわけである。
ところが、ポジ型レジストはノボラック型フェノール樹
脂が主流で、これは機械的に弱く、ハガレやクラックが
生じ易い欠点がある。特に、ポジ型レジストは露光部が
現像で溶解される性質のレジストであるから、パターン
ニングされないウェハーの周縁部（周縁部分はハンドリ
ングで傷つき易いため、殆ど素子が形成されない）は、
未露光のレジスト膜がそのまま残存することが多い。そ
うす′ると、その周縁部分の残存レジスト膜が、後工程
のエツチング処理の際に、処理装置へのウェハーの搬送
時の摩擦などによって擦られてゴミとなり、それがウェ
ハー面に付着して歩留や品質を低下する。
脂が主流で、これは機械的に弱く、ハガレやクラックが
生じ易い欠点がある。特に、ポジ型レジストは露光部が
現像で溶解される性質のレジストであるから、パターン
ニングされないウェハーの周縁部（周縁部分はハンドリ
ングで傷つき易いため、殆ど素子が形成されない）は、
未露光のレジスト膜がそのまま残存することが多い。そ
うす′ると、その周縁部分の残存レジスト膜が、後工程
のエツチング処理の際に、処理装置へのウェハーの搬送
時の摩擦などによって擦られてゴミとなり、それがウェ
ハー面に付着して歩留や品質を低下する。
第４図はそれを示した図で、同図（ａｌおよび（ｂｌは
従来のポジ型レジスト膜パターンを形成したウェハーの
平面図と断面図で、１はウェハー、２はレジスト膜パタ
ーンである。なお、同図（ｂ）の断面図は同図（ａｌの
平面図のＡＡ’断面を示している。図のように、ウェハ
ーの周縁部分までレジスト膜が被覆されていると、処理
装置に接触し易いウェハー周縁部Ｓのレジスト膜が剥れ
て、ゴミとなるものである。
従来のポジ型レジスト膜パターンを形成したウェハーの
平面図と断面図で、１はウェハー、２はレジスト膜パタ
ーンである。なお、同図（ｂ）の断面図は同図（ａｌの
平面図のＡＡ’断面を示している。図のように、ウェハ
ーの周縁部分までレジスト膜が被覆されていると、処理
装置に接触し易いウェハー周縁部Ｓのレジスト膜が剥れ
て、ゴミとなるものである。
本発明は、このような歩留や品質に悪影響のあるゴミを
なくするための処理方法を提案するものである。
なくするための処理方法を提案するものである。
［問題点を解決するための手段］
その目的は、半導体ウェハーの周縁部のレジス１−膜を
除去したレジスト膜パターンを形成し、該レジスト膜パ
ターンを保護膜にして加工処理するようにした半導体装
置の製造方法によって解決される。
除去したレジスト膜パターンを形成し、該レジスト膜パ
ターンを保護膜にして加工処理するようにした半導体装
置の製造方法によって解決される。
［作用コ
即ち、本発明は、半導体ウェハー周縁のレジスト膜を除
去し、且つ、中央部分にレジスト膜パターンを形成し、
そのレジスト膜パターンを保護膜にしてウェハー面の処
理を行なう。そうすれば、ゴミ発生は非常に減少する。
去し、且つ、中央部分にレジスト膜パターンを形成し、
そのレジスト膜パターンを保護膜にしてウェハー面の処
理を行なう。そうすれば、ゴミ発生は非常に減少する。
［実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌおよび（ｂ）は本発明にがかるポジ型レジ
スト膜パターンを形成したウェハーの平面図と断面図と
を示しており、１はウェハー、２０はレジスト膜パター
ンである。なお、同図（ｂ）の断面図は同図（ａｌの平
面図のＢＢ’断面を示している。このように、ウェハー
周縁部のレジスト膜を除去したレジスト膜パターンを形
成しておくと、処理装置にウェハーの周縁部が接触して
も、レジスト膜のハガレがなくなり、ゴミの発生が減少
する。
スト膜パターンを形成したウェハーの平面図と断面図と
を示しており、１はウェハー、２０はレジスト膜パター
ンである。なお、同図（ｂ）の断面図は同図（ａｌの平
面図のＢＢ’断面を示している。このように、ウェハー
周縁部のレジスト膜を除去したレジスト膜パターンを形
成しておくと、処理装置にウェハーの周縁部が接触して
も、レジスト膜のハガレがなくなり、ゴミの発生が減少
する。
第２図はその形成方法の一実施例を示し、本例は自動ス
テッパの概要図である。図において、１）゜１）’はウ
ェハー１０ （レジスト膜を塗布したウェハー）を収容
したカセット、１２はステッパ、１３はロードステージ
、１４は露光処理ステージ、１５はアンロードステージ
で、ステッパには光源１２Ｌ、レチクル１２Ｒ２縮小レ
ンズ１２Ｅが設けられている。且つ、ウェハー１０は図
示していない搬送系、例えばエヤーシュートなどによっ
て自動的にステージ上を移動し、搬送される構造である
。
テッパの概要図である。図において、１）゜１）’はウ
ェハー１０ （レジスト膜を塗布したウェハー）を収容
したカセット、１２はステッパ、１３はロードステージ
、１４は露光処理ステージ、１５はアンロードステージ
で、ステッパには光源１２Ｌ、レチクル１２Ｒ２縮小レ
ンズ１２Ｅが設けられている。且つ、ウェハー１０は図
示していない搬送系、例えばエヤーシュートなどによっ
て自動的にステージ上を移動し、搬送される構造である
。
この装置によって、露光処理する際、従来はカセット１
）からウェハー１０をロードステージエ３に搬送し、次
にステッパ１２の下部の露光処理ステージ１４に載せて
、処理ステージ１４をＸＹ方向に操作してステップアン
ドレピートで露光をおこない、終了すればアンロードス
テージ１５を通じてカセット１）′に収納していた。
）からウェハー１０をロードステージエ３に搬送し、次
にステッパ１２の下部の露光処理ステージ１４に載せて
、処理ステージ１４をＸＹ方向に操作してステップアン
ドレピートで露光をおこない、終了すればアンロードス
テージ１５を通じてカセット１）′に収納していた。
本発明にかかる形成方法は、それに加えて、カセット１
）からウェハー１０をロードステージ１３に搬送し、ロ
ードステージ１３に載置した時、ウェハーの周縁部に径
１０鰭φの光を照射して、ウェハー１０を載せたロード
ステージ１３を回転させる。そうすれば、ウェハーの周
縁部は幅１０ｍ程度の帯状に露光される。且つ、その照
射光はステッパ１２の光源１２Ｌから光ファイバ１６に
よって導出させる。
）からウェハー１０をロードステージ１３に搬送し、ロ
ードステージ１３に載置した時、ウェハーの周縁部に径
１０鰭φの光を照射して、ウェハー１０を載せたロード
ステージ１３を回転させる。そうすれば、ウェハーの周
縁部は幅１０ｍ程度の帯状に露光される。且つ、その照
射光はステッパ１２の光源１２Ｌから光ファイバ１６に
よって導出させる。
このようにして、予め、ウェハー１０の周縁部を露光し
ておき、次に、露光処理ステージ１４に搬送し、ステッ
パ１２によってパターン形成の露光をおこなう。しかる
後、次の現像工程を終了すると、第１図に示すレジスト
膜パターン２０を形成したウェハーが得られる。
ておき、次に、露光処理ステージ１４に搬送し、ステッ
パ１２によってパターン形成の露光をおこなう。しかる
後、次の現像工程を終了すると、第１図に示すレジスト
膜パターン２０を形成したウェハーが得られる。
また、ウェハー１にレジスト膜パターン２０を形成する
他の方法として、第３図に示しているように、ウェハー
１０の周縁部にレジスト膜の溶剤を含有させたローラ１
７を載せて回転し、周縁部のレジスト膜を溶解除去する
方法を採ってもよい。そのように、周縁部のレジスト膜
を溶剤に溶かして除去する方法の自動化は、余り困難な
ものではない。
他の方法として、第３図に示しているように、ウェハー
１０の周縁部にレジスト膜の溶剤を含有させたローラ１
７を載せて回転し、周縁部のレジスト膜を溶解除去する
方法を採ってもよい。そのように、周縁部のレジスト膜
を溶剤に溶かして除去する方法の自動化は、余り困難な
ものではない。
以上のようにして、ウェハー周縁のレジスト膜を除去し
たレジスト膜パターンを形成し、そのレジスト膜パター
ンを保護膜にして、ウェハーのエツチングなどの加工処
理を行えば、ゴミの発生が少なくなって、歩留や品質が
改善される。
たレジスト膜パターンを形成し、そのレジスト膜パター
ンを保護膜にして、ウェハーのエツチングなどの加工処
理を行えば、ゴミの発生が少なくなって、歩留や品質が
改善される。
［発明の効果コ
上記の説明から明らかなように、本発明による製造方法
によればＩＣなど半導体装置の歩留・品質の向上に顕著
に役立つものである。
によればＩＣなど半導体装置の歩留・品質の向上に顕著
に役立つものである。
第１図（ａ）および（ｂ）は本発明にかかるレジスト膜
パターンを形成したウェハーの平面図と断面図、第２図
および第３図はその形成方法を示す図、第４図（ａ）お
よび（ｂ）は従来のレジスト膜パターンを形成したウェ
ハーの平面図と断面図である。 図において、 １．１０はウェハー、 ２．２０はレジスト膜パターン １）．１）’はカセット、 １２はステッパ、１３はロ
ードステージ、 １４は露光処理ステージ、１５はアン
ロードステージ、 １２Ｌは光源、 １２Ｒはレチクル、１２Ｅは
縮小レンズ、 １６は光ファイバ、 １７はローラ、苓イとＦ３耳
ｌ；かか３しジズトＩ４鉛マク−ηが５八゛しＲケ幻＼
−第１図 半ナゴθＩ＋１＝５１・■ジｚｌ−膜ハ０７−シりがり
賊゛方シ芝台ｑ図第 ２ 図 従来のしｙスト１灸ｗター＞ｔ−万う次しにクエハー＠
４ 図 第３図
パターンを形成したウェハーの平面図と断面図、第２図
および第３図はその形成方法を示す図、第４図（ａ）お
よび（ｂ）は従来のレジスト膜パターンを形成したウェ
ハーの平面図と断面図である。 図において、 １．１０はウェハー、 ２．２０はレジスト膜パターン １）．１）’はカセット、 １２はステッパ、１３はロ
ードステージ、 １４は露光処理ステージ、１５はアン
ロードステージ、 １２Ｌは光源、 １２Ｒはレチクル、１２Ｅは
縮小レンズ、 １６は光ファイバ、 １７はローラ、苓イとＦ３耳
ｌ；かか３しジズトＩ４鉛マク−ηが５八゛しＲケ幻＼
−第１図 半ナゴθＩ＋１＝５１・■ジｚｌ−膜ハ０７−シりがり
賊゛方シ芝台ｑ図第 ２ 図 従来のしｙスト１灸ｗター＞ｔ−万う次しにクエハー＠
４ 図 第３図
Claims (3)
- （１）半導体ウェハーの周縁部のレジスト膜を除去した
レジスト膜パターンを形成し、該レジスト膜パターンを
保護膜にして加工処理するようにしたことを特徴とする
半導体装置の製造方法。 - （２）上記半導体ウェハーに塗布したポジ型レジスト膜
の周縁部を露光し、現像して、該ポジ型レジスト膜を除
去するようにしたことを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - （３）上記半導体ウェハーに塗布したポジ型レジスト膜
の周縁部をレジスト溶剤に溶解して、該ポジ型レジスト
膜を除去するようにしたことを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26873385A JPS62128121A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26873385A JPS62128121A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128121A true JPS62128121A (ja) | 1987-06-10 |
Family
ID=17462589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26873385A Pending JPS62128121A (ja) | 1985-11-28 | 1985-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128121A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261821A (ja) * | 1988-04-13 | 1989-10-18 | Nec Corp | 縮小投影露光装置 |
| DE10050050A1 (de) * | 2000-10-10 | 2002-04-25 | Promos Technologies Inc | Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892221A (ja) * | 1981-11-27 | 1983-06-01 | Nec Kyushu Ltd | 半導体基板露光装置 |
| JPS59138335A (ja) * | 1983-01-28 | 1984-08-08 | Toshiba Corp | ウエハ端部のレジスト露光装置 |
| JPS59158520A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 照射装置 |
| JPS6060724A (ja) * | 1983-09-14 | 1985-04-08 | Toshiba Corp | 半導体露光装置 |
-
1985
- 1985-11-28 JP JP26873385A patent/JPS62128121A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892221A (ja) * | 1981-11-27 | 1983-06-01 | Nec Kyushu Ltd | 半導体基板露光装置 |
| JPS59138335A (ja) * | 1983-01-28 | 1984-08-08 | Toshiba Corp | ウエハ端部のレジスト露光装置 |
| JPS59158520A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 照射装置 |
| JPS6060724A (ja) * | 1983-09-14 | 1985-04-08 | Toshiba Corp | 半導体露光装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261821A (ja) * | 1988-04-13 | 1989-10-18 | Nec Corp | 縮小投影露光装置 |
| DE10050050A1 (de) * | 2000-10-10 | 2002-04-25 | Promos Technologies Inc | Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben |
| DE10050050B4 (de) * | 2000-10-10 | 2006-06-14 | Promos Technologies, Inc. | Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614507B2 (en) | Apparatus for removing photoresist edge beads from thin film substrates | |
| US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| EP1292864B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of multiple development/rinse cycles | |
| JPS62128121A (ja) | 半導体装置の製造方法 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPS6344824Y2 (ja) | ||
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| JP2003156836A (ja) | フォトマスク構造体、露光方法及び露光装置 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| WO2004088421A1 (ja) | マスクブランクス、マスクブランクスの製造方法、転写マスクの製造方法及び半導体装置の製造方法 | |
| JPH0290170A (ja) | パターン形成方法 | |
| JPH036014A (ja) | 既被露光域を有するレジスト塗布基板、その製造方法および製造装置 | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| KR100219399B1 (ko) | 반도체용 포토마스크제조방법 | |
| JPH06260382A (ja) | 半導体装置の製造方法 | |
| JPH0697066A (ja) | 半導体装置製造用フォトマスク | |
| JPH0530348Y2 (ja) | ||
| JPS63234530A (ja) | レジスト周辺除去装置 | |
| JP2610601B2 (ja) | ウエハ周辺露光装置 | |
| JPH06188187A (ja) | 半導体装置製造方法 | |
| JPH0462553A (ja) | ホトマスク | |
| JPH01125828A (ja) | レジスト現像装置 | |
| JPH01134917A (ja) | パターンの形成方法 | |
| JPH05224395A (ja) | レジスト塗布装置 |