JP4837971B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4837971B2 JP4837971B2 JP2005294926A JP2005294926A JP4837971B2 JP 4837971 B2 JP4837971 B2 JP 4837971B2 JP 2005294926 A JP2005294926 A JP 2005294926A JP 2005294926 A JP2005294926 A JP 2005294926A JP 4837971 B2 JP4837971 B2 JP 4837971B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- pattern
- exposure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
12 ミラーチップ
14 半導体チップ
16 スクライブライン領域
18 パターン
19 パターン
20 レチクル
26 開口
30 ブラインド
101 半導体チップ
102 ターゲットチップ
Claims (5)
- 複数の半導体チップが形成された半導体ウエハ上にカバーフォトレジストを形成するレジスト形成工程と、
少なくとも前記半導体ウエハにおけるスクライブライン領域を選択的に露光するようなパターンを有するレチクルを用いて前記カバーフォトレジストを露光することにより、前記パターンを前記カバーフォトレジストに転写する第1露光工程と、
前記第1露光工程と同一の前記レチクルを用いて前記カバーフォトレジストを露光することにより、前記スクライブライン領域の一部分の形状を、良品チップの位置の識別に用いられ、かつウエハアライメント用のマークとなる所定のパターンとして、前記半導体ウエハの一部領域に転写する第2露光工程であって、前記所定のパターンを、前記一部領域としての前記半導体チップ上、又は、前記一部領域としての、前記半導体ウエハにおける前記半導体チップが形成されていない領域のうち前記スクライブライン領域以外の領域、に転写する第2露光工程と、
前記カバーフォトレジストを現像して前記第1及び第2露光工程にて露光された領域の前記カバーフォトレジストを除去することにより、カバーフォトレジストパターンを形成する現像工程と、
前記カバーフォトレジストパターンに基づいて、カバー層をパターニングするパターニング工程と、
前記パターニング工程よりも後に、前記スクライブライン領域に沿って前記半導体ウエハをダイシングするダイシング工程と、
前記ダイシング工程よりも後に、前記複数の半導体チップの中から良品チップをピックアップするピックアップ工程と、を含み、
前記ピックアップ工程においては、前記第2露光工程において転写された前記所定のパターンの位置を基準として、前記良品チップの位置を識別し、前記良品チップをピックアップすることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2露光工程においては、当該露光に用いられる露光装置のブラインドを利用することにより、前記半導体ウエハにおける前記一部領域以外の領域上に形成された前記カバーフォトレジストへの露光を遮断する、半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第2露光工程においては、前記半導体ウエハの端部に位置する半導体チップ上に前記所定のパターンを転写する半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記第2露光工程においては、前記所定のパターンとして、十字型のパターンを転写する半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記第2露光工程においては、前記所定のパターンとして、L字型のパターンを転写する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294926A JP4837971B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置の製造方法 |
US11/543,083 US7880273B2 (en) | 2005-10-07 | 2006-10-05 | Method of manufacturing semiconductor device from semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294926A JP4837971B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103851A JP2007103851A (ja) | 2007-04-19 |
JP4837971B2 true JP4837971B2 (ja) | 2011-12-14 |
Family
ID=37945087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294926A Expired - Fee Related JP4837971B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7880273B2 (ja) |
JP (1) | JP4837971B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
KR101015598B1 (ko) | 2008-12-18 | 2011-02-17 | 세크론 주식회사 | 웨이퍼의 위치 보정 방법 및 이를 이용한 반도체 칩 분리 방법 |
JP5814554B2 (ja) * | 2011-02-02 | 2015-11-17 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP6003272B2 (ja) * | 2012-06-15 | 2016-10-05 | 富士通セミコンダクター株式会社 | 露光方法および露光装置 |
CN103811298B (zh) * | 2012-11-15 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 测试对准使用芯片的制作方法 |
WO2014129351A1 (ja) * | 2013-02-21 | 2014-08-28 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置とその製造方法 |
JP6176627B2 (ja) * | 2013-10-01 | 2017-08-09 | 株式会社ディスコ | フォトマスクの製造方法 |
CN113097245A (zh) * | 2021-03-11 | 2021-07-09 | 长江先进存储产业创新中心有限责任公司 | 一种半导体芯片的形成方法及半导体芯片 |
CN116507196A (zh) * | 2022-01-21 | 2023-07-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07117744B2 (ja) * | 1988-04-12 | 1995-12-18 | 富士通株式会社 | ダイシングラインの形成方法 |
JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
JPH0414812A (ja) * | 1990-05-08 | 1992-01-20 | Fujitsu Ltd | パターン形成方法 |
EP0502679B1 (en) * | 1991-03-04 | 2001-03-07 | AT&T Corp. | Semiconductor integrated circuit fabrication utilizing latent imagery |
JPH06232270A (ja) * | 1993-02-02 | 1994-08-19 | Hitachi Ltd | 半導体集積回路装置 |
JP3034428B2 (ja) * | 1993-06-22 | 2000-04-17 | 株式会社東芝 | 半導体装置及びその製造方法並びにアライメント方法 |
KR0154158B1 (ko) * | 1994-07-14 | 1998-12-01 | 김주용 | 반도체소자의 공정결함 검사방법 |
JP2666761B2 (ja) * | 1995-03-28 | 1997-10-22 | 日本電気株式会社 | 半導体ウェハ |
JPH0950945A (ja) | 1995-08-08 | 1997-02-18 | Sony Corp | 半導体装置の製造方法 |
US5824457A (en) * | 1996-10-02 | 1998-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Use of WEE (wafer edge exposure) to prevent polyimide contamination |
JPH10207038A (ja) * | 1997-01-28 | 1998-08-07 | Matsushita Electric Ind Co Ltd | レチクル及びパターン形成方法 |
JP3169068B2 (ja) * | 1997-12-04 | 2001-05-21 | 日本電気株式会社 | 電子線露光方法及び半導体ウエハ |
US6404660B1 (en) * | 1999-12-23 | 2002-06-11 | Rambus, Inc. | Semiconductor package with a controlled impedance bus and method of forming same |
JP3645142B2 (ja) * | 2000-01-18 | 2005-05-11 | セイコーエプソン株式会社 | 半導体ウエハの処理方法ならびに半導体装置の製造方法 |
JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
KR100500934B1 (ko) * | 2000-05-31 | 2005-07-14 | 주식회사 하이닉스반도체 | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 |
US6417076B1 (en) * | 2000-06-05 | 2002-07-09 | Micron Technology, Inc. | Automated combi deposition apparatus and method |
US6577020B2 (en) * | 2001-10-11 | 2003-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd | High contrast alignment marks having flexible placement |
TW541642B (en) * | 2002-05-10 | 2003-07-11 | Nanya Technology Corp | Wafer alignment method |
JP2004172196A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
US7087452B2 (en) * | 2003-04-22 | 2006-08-08 | Intel Corporation | Edge arrangements for integrated circuit chips |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
US20040219443A1 (en) * | 2003-05-01 | 2004-11-04 | Spears Kurt E. | Method for wafer dicing |
US20040238973A1 (en) * | 2003-05-26 | 2004-12-02 | Casio Computer Co., Ltd. | Semiconductor device having alignment post electrode and method of manufacturing the same |
JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
US20050112474A1 (en) * | 2003-11-20 | 2005-05-26 | Micronic Laser Systems Ab | Method involving a mask or a reticle |
JP2005166890A (ja) * | 2003-12-02 | 2005-06-23 | Seiko Instruments Inc | 半導体ウエハ |
JP2005285853A (ja) * | 2004-03-26 | 2005-10-13 | Nec Electronics Corp | 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法 |
JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
US7368302B2 (en) * | 2005-04-28 | 2008-05-06 | International Business Machines Corporation | Dynamic metal fill for correcting non-planar region |
US7265567B2 (en) * | 2005-05-31 | 2007-09-04 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
US7353077B2 (en) * | 2005-07-29 | 2008-04-01 | Taiwan Semiconductor Manufacturing Company | Methods for optimizing die placement |
US7501227B2 (en) * | 2005-08-31 | 2009-03-10 | Taiwan Semiconductor Manufacturing Company | System and method for photolithography in semiconductor manufacturing |
-
2005
- 2005-10-07 JP JP2005294926A patent/JP4837971B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-05 US US11/543,083 patent/US7880273B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007103851A (ja) | 2007-04-19 |
US7880273B2 (en) | 2011-02-01 |
US20070082298A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837971B2 (ja) | 半導体装置の製造方法 | |
US20060097356A1 (en) | Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device | |
JP2007214243A (ja) | 半導体装置の製造方法 | |
JP4299420B2 (ja) | 逐次露光方法 | |
KR100439388B1 (ko) | 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼 | |
US6828071B2 (en) | Method of aligning a wafer and masks | |
US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
US6577020B2 (en) | High contrast alignment marks having flexible placement | |
JP2000228341A (ja) | 半導体集積回路 | |
US7601485B2 (en) | Exposure method | |
JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
US20120308788A1 (en) | Overlay mark set and method for positioning two different layout patterns | |
JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
KR100755353B1 (ko) | 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법 | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
JPH03209711A (ja) | 半導体装置の製造方法 | |
EP1037109A2 (en) | Reticle having discriminative pattern narrower in pitch than the minimum pattern width but wider than minimum width in the pattern recognition | |
JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
JP4679115B2 (ja) | 半導体装置の製造方法 | |
JPH0219976B2 (ja) | ||
JP2004172196A (ja) | 半導体装置の製造方法 | |
JP4648745B2 (ja) | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ | |
JP5341390B2 (ja) | 半導体チップ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4837971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |