JPH07106561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07106561A JPH07106561A JP26798393A JP26798393A JPH07106561A JP H07106561 A JPH07106561 A JP H07106561A JP 26798393 A JP26798393 A JP 26798393A JP 26798393 A JP26798393 A JP 26798393A JP H07106561 A JPH07106561 A JP H07106561A
- Authority
- JP
- Japan
- Prior art keywords
- pmosfet
- type
- region
- channel
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＰＭＯＳＦＥＴのＰ型低濃度不純物拡散領域
の接合深さ浅くして短チャネル効果を起こりにくくす
る。 【構成】 Ｎ型シリコン基板３２のチャネル領域３３を
挾んで、ボロンが高濃度に導入されてソース領域３４と
ドレイン領域３６が形成され、ソース・ドレイン領域３
４，３６よりもチャネル領域側にはインジウムが低濃度
に導入されたＰ型不純物低濃度拡散領域３８．４０が形
成されてＬＤＤ構造のＰＭＯＳＦＥＴが形成されてい
る。チャネル領域上にはゲート酸化膜４２を介してポリ
シリコンゲート電極４４が形成されている。
の接合深さ浅くして短チャネル効果を起こりにくくす
る。 【構成】 Ｎ型シリコン基板３２のチャネル領域３３を
挾んで、ボロンが高濃度に導入されてソース領域３４と
ドレイン領域３６が形成され、ソース・ドレイン領域３
４，３６よりもチャネル領域側にはインジウムが低濃度
に導入されたＰ型不純物低濃度拡散領域３８．４０が形
成されてＬＤＤ構造のＰＭＯＳＦＥＴが形成されてい
る。チャネル領域上にはゲート酸化膜４２を介してポリ
シリコンゲート電極４４が形成されている。
Description
【０００１】
【産業上の利用分野】本発明はＬＤＤ（Lightly-Doped
Drain）構造のＰＭＯＳＦＥＴ（Ｐチャネル型ＭＯＳＦ
ＥＴ）やＮ型ポリシリコンゲートＰＭＯＳＦＥＴのよう
に、低不純物濃度で接合深さの浅いＰ型不純物拡散領域
を有するＰＭＯＳＦＥＴを有する半導体装置に関するも
のである。
Drain）構造のＰＭＯＳＦＥＴ（Ｐチャネル型ＭＯＳＦ
ＥＴ）やＮ型ポリシリコンゲートＰＭＯＳＦＥＴのよう
に、低不純物濃度で接合深さの浅いＰ型不純物拡散領域
を有するＰＭＯＳＦＥＴを有する半導体装置に関するも
のである。
【０００２】
【従来の技術】ホットエレクトロンが問題となるＮＭＯ
ＳＦＥＴ（Ｎチャネル型ＭＯＳＦＥＴ）において、ドレ
イン近傍における高電界を緩和するためにＬＤＤ構造が
用いられている。ＬＤＤ構造のＮＭＯＳＦＥＴは、高濃
度不純物拡散領域のソース・ドレイン領域のチャネル側
にドナー濃度の低いＮ型不純物拡散領域が設けられてお
り、ピンチオフ状態で発生するドレイン空乏層をドレイ
ン側へも引き延ばすことによりドレイン空乏層における
高電界を緩和するものである。
ＳＦＥＴ（Ｎチャネル型ＭＯＳＦＥＴ）において、ドレ
イン近傍における高電界を緩和するためにＬＤＤ構造が
用いられている。ＬＤＤ構造のＮＭＯＳＦＥＴは、高濃
度不純物拡散領域のソース・ドレイン領域のチャネル側
にドナー濃度の低いＮ型不純物拡散領域が設けられてお
り、ピンチオフ状態で発生するドレイン空乏層をドレイ
ン側へも引き延ばすことによりドレイン空乏層における
高電界を緩和するものである。
【０００３】ＰＭＯＳＦＥＴではドレイン接合部分の不
純物濃度分布が砒素を用いたＮＭＯＳＦＥＴに比べて緩
やかであるため、ピンチオフ状態でドレイン空乏層にか
かる電界はそれほど高くならないため、ＬＤＤ構造は必
要とされていなかった。しかし、素子の微細化が進むに
つれてホットキャリア対策や、浅いソース・ドレイン接
合、横方向拡散の低減などに有利なＬＤＤ構造のＰＭＯ
ＳＦＥＴが採用されつつある。ＰＭＯＳＦＥＴではＰ型
拡散領域を形成するＰ型不純物としてボロンが用いられ
ている。
純物濃度分布が砒素を用いたＮＭＯＳＦＥＴに比べて緩
やかであるため、ピンチオフ状態でドレイン空乏層にか
かる電界はそれほど高くならないため、ＬＤＤ構造は必
要とされていなかった。しかし、素子の微細化が進むに
つれてホットキャリア対策や、浅いソース・ドレイン接
合、横方向拡散の低減などに有利なＬＤＤ構造のＰＭＯ
ＳＦＥＴが採用されつつある。ＰＭＯＳＦＥＴではＰ型
拡散領域を形成するＰ型不純物としてボロンが用いられ
ている。
【０００４】ポリシリコンゲートを用いたＣＭＯＳ半導
体装置にはＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとで同一の
Ｎ型ポリシリコンゲートを使用したものが採用されてい
る。両ＦＥＴでゲート導電材を同一にすることによりプ
ロセスが簡略化されるとともに、移動度の小さいＰＭＯ
ＳＦＥＴが埋め込みチャネルになり、移動度を大きくす
ることができる利点がある。Ｎ型ポリシリコンゲートＰ
ＭＯＳＦＥＴでは、しきい値電圧を調整するためにチャ
ネル領域の基板表面にＰ型不純物としてボロンが導入さ
れている。
体装置にはＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとで同一の
Ｎ型ポリシリコンゲートを使用したものが採用されてい
る。両ＦＥＴでゲート導電材を同一にすることによりプ
ロセスが簡略化されるとともに、移動度の小さいＰＭＯ
ＳＦＥＴが埋め込みチャネルになり、移動度を大きくす
ることができる利点がある。Ｎ型ポリシリコンゲートＰ
ＭＯＳＦＥＴでは、しきい値電圧を調整するためにチャ
ネル領域の基板表面にＰ型不純物としてボロンが導入さ
れている。
【０００５】図１はＮＭＯＳＦＥＴとＰＭＯＳＦＥＴと
で共通のＮ型ポリシリコンゲート電極を用いたＣＭＯＳ
半導体装置を製造方法とともに示したものである。 （Ａ）比抵抗が約２０ΩｃｍのＰ型シリコン基板２にＰ
ウエル４とＮウエル６を形成する。Ｐウエル４の形成に
はボロンを注入し、Ｎウエル６の形成にはリンを注入
し、１１００℃程度の高温熱処理により、深さが約３μ
ｍのＰウエル４とＮウエル６が形成される。このような
方式はツインタブ方式とよばれ、ＰＭＯＳＦＥＴとＮＭ
ＯＳＦＥＴをともにバランスよく作ることができる。
で共通のＮ型ポリシリコンゲート電極を用いたＣＭＯＳ
半導体装置を製造方法とともに示したものである。 （Ａ）比抵抗が約２０ΩｃｍのＰ型シリコン基板２にＰ
ウエル４とＮウエル６を形成する。Ｐウエル４の形成に
はボロンを注入し、Ｎウエル６の形成にはリンを注入
し、１１００℃程度の高温熱処理により、深さが約３μ
ｍのＰウエル４とＮウエル６が形成される。このような
方式はツインタブ方式とよばれ、ＰＭＯＳＦＥＴとＮＭ
ＯＳＦＥＴをともにバランスよく作ることができる。
【０００６】（Ｂ）ＬＯＣＯＳ法を用いて素子分離用の
フィールド酸化膜８を約５０００Åの厚さに形成する。
このとき、寄生トランジスタの形成を防止するために、
フィールド酸化膜８の下のＰウエル部分には反転防止用
不純物拡散層１０としてボロンを導入しておく。
フィールド酸化膜８を約５０００Åの厚さに形成する。
このとき、寄生トランジスタの形成を防止するために、
フィールド酸化膜８の下のＰウエル部分には反転防止用
不純物拡散層１０としてボロンを導入しておく。
【０００７】（Ｃ）基板表面に約１５０Åの厚さのゲー
ト酸化膜１２を形成し、しきい値電圧調整のために基板
表面にイオン注入を行なう。イオン注入はＰＭＯＳＦＥ
ＴとＮＭＯＳＦＥＴとでともにボロンを用い、約０.７
Ｖのしきい値電圧になるように注入量を決定する。
ト酸化膜１２を形成し、しきい値電圧調整のために基板
表面にイオン注入を行なう。イオン注入はＰＭＯＳＦＥ
ＴとＮＭＯＳＦＥＴとでともにボロンを用い、約０.７
Ｖのしきい値電圧になるように注入量を決定する。
【０００８】（Ｄ）ゲート電極となるポリシリコン膜を
約３０００Åの厚さに堆積し、リン拡散によりＮ型にし
て低抵抗化した後、電極形状にパターン化してゲート電
極１６を形成する。
約３０００Åの厚さに堆積し、リン拡散によりＮ型にし
て低抵抗化した後、電極形状にパターン化してゲート電
極１６を形成する。
【０００９】（Ｅ）次に、ＮＭＯＳＦＥＴとＰＭＯＳＦ
ＥＴ用にそれぞれソース・ドレイン領域２０，２２と２
４，２６を形成する。その後、層間絶縁膜２８を堆積
し、コンタクトホールを開け、メタル配線３０を形成し
てＣＭＯＳ半導体装置を形成する。ソース・ドレイン領
域は特にＮＭＯＳＦＥＴではＬＤＤ構造が採用される
が、図１では簡単のためにシングルドレイン構造として
示している。
ＥＴ用にそれぞれソース・ドレイン領域２０，２２と２
４，２６を形成する。その後、層間絶縁膜２８を堆積
し、コンタクトホールを開け、メタル配線３０を形成し
てＣＭＯＳ半導体装置を形成する。ソース・ドレイン領
域は特にＮＭＯＳＦＥＴではＬＤＤ構造が採用される
が、図１では簡単のためにシングルドレイン構造として
示している。
【００１０】
【発明が解決しようとする課題】素子の微細化が進み、
チャネル長が短くなるにつれて、ＬＤＤ構造のＰＭＯＳ
ＦＥＴにおいても短チャネル効果が起こり始める。ま
た、浅いソース・ドレイン接合や、横方向拡散の低減が
望まれるようになってきた。ＬＤＤ構造のＰＭＯＳＦＥ
Ｔにおいて、短チャネル効果を抑制するには、Ｐ型低濃
度不純物拡散領域の接合深さを例えば０.１μｍ以下と
いうように浅くするのが有効である。しかし、Ｐ型低濃
度不純物拡散領域のＰ型不純物としてはボロンが用いら
れており、ボロンは拡散係数が大きいので、Ｐ型低濃度
不純物拡散領域を浅くするのは困難である。
チャネル長が短くなるにつれて、ＬＤＤ構造のＰＭＯＳ
ＦＥＴにおいても短チャネル効果が起こり始める。ま
た、浅いソース・ドレイン接合や、横方向拡散の低減が
望まれるようになってきた。ＬＤＤ構造のＰＭＯＳＦＥ
Ｔにおいて、短チャネル効果を抑制するには、Ｐ型低濃
度不純物拡散領域の接合深さを例えば０.１μｍ以下と
いうように浅くするのが有効である。しかし、Ｐ型低濃
度不純物拡散領域のＰ型不純物としてはボロンが用いら
れており、ボロンは拡散係数が大きいので、Ｐ型低濃度
不純物拡散領域を浅くするのは困難である。
【００１１】そこで、本発明の第１の目的はＬＤＤ構造
のＰＭＯＳＦＥＴを有する半導体装置において、そのＰ
ＭＯＳＦＥＴのＰ型低濃度不純物拡散領域の接合深さ浅
くして短チャネル効果を起こりにくくすることである。
のＰＭＯＳＦＥＴを有する半導体装置において、そのＰ
ＭＯＳＦＥＴのＰ型低濃度不純物拡散領域の接合深さ浅
くして短チャネル効果を起こりにくくすることである。
【００１２】Ｎ型ポリシリコンゲートを用いたＣＭＯＳ
半導体装置では、ＰＭＯＳＦＥＴのチャネル領域の基板
表面にしきい値電圧調整のためにＰ型不純物を導入して
埋込みチャネル型のＭＯＳＦＥＴとしている。しかし、
この場合も微細化が進みチャネル長が短くなるにつれ、
埋込みチャネル型デバイスの大きな問題である短チャネ
ル効果が顕著になってくる。この対策としてはチャネル
表面のＰ型不樹物拡散層の深さを０.１μｍ以下という
ように浅くするのが有効であるが、チャネル領域の基板
表面に導入するＰ型不純物としてボロンを用いているの
で、ボロンは拡散係数が大きくチャネル表面のＰ型不純
物拡散層の深さを浅くするのは困難である。
半導体装置では、ＰＭＯＳＦＥＴのチャネル領域の基板
表面にしきい値電圧調整のためにＰ型不純物を導入して
埋込みチャネル型のＭＯＳＦＥＴとしている。しかし、
この場合も微細化が進みチャネル長が短くなるにつれ、
埋込みチャネル型デバイスの大きな問題である短チャネ
ル効果が顕著になってくる。この対策としてはチャネル
表面のＰ型不樹物拡散層の深さを０.１μｍ以下という
ように浅くするのが有効であるが、チャネル領域の基板
表面に導入するＰ型不純物としてボロンを用いているの
で、ボロンは拡散係数が大きくチャネル表面のＰ型不純
物拡散層の深さを浅くするのは困難である。
【００１３】そこで、本発明の第２の目的はＮ型ポリシ
リコンゲートＰＭＯＳＦＥＴを有する半導体装置におい
て、ＰＭＯＳＦＥＴのチャネル領域の基板表面のＰ型不
樹物拡散層の深さを浅くして短チャネル効果を起こりに
くくすることである。
リコンゲートＰＭＯＳＦＥＴを有する半導体装置におい
て、ＰＭＯＳＦＥＴのチャネル領域の基板表面のＰ型不
樹物拡散層の深さを浅くして短チャネル効果を起こりに
くくすることである。
【００１４】
【課題を解決するための手段】ＬＤＤ構造のＰＭＯＳＦ
ＥＴを有する半導体装置に適用する本発明では、ＰＭＯ
ＳＦＥＴの低濃度不純物拡散領域にはＰ型不純物として
インジウムを単独で、又はインジウムとボロンを導入す
る。
ＥＴを有する半導体装置に適用する本発明では、ＰＭＯ
ＳＦＥＴの低濃度不純物拡散領域にはＰ型不純物として
インジウムを単独で、又はインジウムとボロンを導入す
る。
【００１５】Ｎ型ポリシリコンゲートＰＭＯＳＦＥＴを
有する半導体装置に適用する本発明では、ＰＭＯＳＦＥ
Ｔのチャネル領域の基板表面にはしきい値電圧調整のた
めにＰ型不純物としてインジウムを単独で、又はインジ
ウムとボロンを導入する。
有する半導体装置に適用する本発明では、ＰＭＯＳＦＥ
Ｔのチャネル領域の基板表面にはしきい値電圧調整のた
めにＰ型不純物としてインジウムを単独で、又はインジ
ウムとボロンを導入する。
【００１６】シリコン中にＰ型不純物拡散層を形成する
ときはＰ型不純物としてボロンが用いられている。これ
は、ボロン以外の３族元素はＰ型不純物としての活性値
が約１０18原子／ｃｍ3以下というように低く、ソース
・ドレイン領域のような高濃度で低抵抗のＰ型拡散層を
形成することは不可能なためである。しかし、ＬＤＤ構
造のＰＭＯＳＦＥＴのＰ型低濃度不純物拡散領域の濃度
は、高濃度なソース・ドレイン領域のような高濃度では
なく、１０18原子／ｃｍ3程度である。そのため、本発
明ではこのＰ型低濃度不純物拡散領域にインジウムを用
いる。インジウムは活性化率が低いが、ＬＤＤ構造のＰ
型低濃度不純物拡散領域に必要とされる活性化率は達成
することができる。そして、インジウムは拡散係数が小
さいため、ＬＤＤ構造のＰ型不純物拡散領域の接合深さ
を０.１μｍ以下と浅くすることができる。
ときはＰ型不純物としてボロンが用いられている。これ
は、ボロン以外の３族元素はＰ型不純物としての活性値
が約１０18原子／ｃｍ3以下というように低く、ソース
・ドレイン領域のような高濃度で低抵抗のＰ型拡散層を
形成することは不可能なためである。しかし、ＬＤＤ構
造のＰＭＯＳＦＥＴのＰ型低濃度不純物拡散領域の濃度
は、高濃度なソース・ドレイン領域のような高濃度では
なく、１０18原子／ｃｍ3程度である。そのため、本発
明ではこのＰ型低濃度不純物拡散領域にインジウムを用
いる。インジウムは活性化率が低いが、ＬＤＤ構造のＰ
型低濃度不純物拡散領域に必要とされる活性化率は達成
することができる。そして、インジウムは拡散係数が小
さいため、ＬＤＤ構造のＰ型不純物拡散領域の接合深さ
を０.１μｍ以下と浅くすることができる。
【００１７】インジウムのみによるＰ型不純物拡散領域
の濃度が必要とするＬＤＤ構造のＰ型低濃度不純物拡散
領域の濃度に満たない場合、その満たない分をボロンの
導入によって補う。この場合、ボロンのみによってＰ型
低濃度不純物拡散領域を形成するよりも浅いＰ型低濃度
不純物拡散領域を形成することができる。
の濃度が必要とするＬＤＤ構造のＰ型低濃度不純物拡散
領域の濃度に満たない場合、その満たない分をボロンの
導入によって補う。この場合、ボロンのみによってＰ型
低濃度不純物拡散領域を形成するよりも浅いＰ型低濃度
不純物拡散領域を形成することができる。
【００１８】Ｎ型ポリシリコンゲートＰＭＯＳＦＥＴの
チャネル領域の基板表面に形成されるＰ型不純物低濃度
拡散領域は高々１０18原子／ｃｍ3である。インジウム
は活性化率は低いがこの埋込みチャネル型のＰＭＯＳＦ
ＥＴのチャネル表面のＰ型不純物低濃度拡散領域を形成
するには用いることができる。インジウムは拡散係数が
小さいのでそのＰ型不純物低濃度拡散領域の接合深さを
０.１μｍ以下というように浅くすることができる。
チャネル領域の基板表面に形成されるＰ型不純物低濃度
拡散領域は高々１０18原子／ｃｍ3である。インジウム
は活性化率は低いがこの埋込みチャネル型のＰＭＯＳＦ
ＥＴのチャネル表面のＰ型不純物低濃度拡散領域を形成
するには用いることができる。インジウムは拡散係数が
小さいのでそのＰ型不純物低濃度拡散領域の接合深さを
０.１μｍ以下というように浅くすることができる。
【００１９】この場合もインジウム場合のみによるＰ型
不純物拡散領域の濃度が必要とするチャネル表面のＰ型
不純物拡散領域に必要な濃度に満たない場合は、その満
たない分をボロンの導入によって補う。この場合、ボロ
ンのみによってＰ型低濃度不純物拡散領域を形成するよ
りも浅いＰ型低濃度不純物拡散領域を形成することがで
きる。
不純物拡散領域の濃度が必要とするチャネル表面のＰ型
不純物拡散領域に必要な濃度に満たない場合は、その満
たない分をボロンの導入によって補う。この場合、ボロ
ンのみによってＰ型低濃度不純物拡散領域を形成するよ
りも浅いＰ型低濃度不純物拡散領域を形成することがで
きる。
【００２０】
【実施例】図２は本発明をＬＤＤ構造のＰＭＯＳＦＥＴ
に適用した一実施例を表わす。表面濃度が約１×１０17
原子／ｃｍ3のＮ型シリコン基板又はＮウエル３２のチ
ャネル領域３３を挾んで、ボロンが高濃度に導入されて
ソース領域３４とドレイン領域３６が形成されている。
ソース・ドレイン領域３４，３６よりもチャネル領域側
にはインジウムが低濃度に導入されたＰ型不純物低濃度
拡散領域３８．４０が形成されている。
に適用した一実施例を表わす。表面濃度が約１×１０17
原子／ｃｍ3のＮ型シリコン基板又はＮウエル３２のチ
ャネル領域３３を挾んで、ボロンが高濃度に導入されて
ソース領域３４とドレイン領域３６が形成されている。
ソース・ドレイン領域３４，３６よりもチャネル領域側
にはインジウムが低濃度に導入されたＰ型不純物低濃度
拡散領域３８．４０が形成されている。
【００２１】基板上のチャネル領域上には膜厚が約１０
０Åのゲート酸化膜４２を介して膜厚が約３０００Åの
ポリシリコンゲート電極４４が形成されている。ゲート
電極の側面にはＬＤＤ構造の不純物拡散領域を形成する
のに用いられたシリコン酸化膜のサイドウォール４６が
形成されている。４８は層間絶縁膜であり、層間絶縁膜
４８に開けられたコンタクトホールを介してアルミニウ
ム系メタル配線５０がソース領域、ドレイン領域、ゲー
ト電極とそれぞれ接続されている。
０Åのゲート酸化膜４２を介して膜厚が約３０００Åの
ポリシリコンゲート電極４４が形成されている。ゲート
電極の側面にはＬＤＤ構造の不純物拡散領域を形成する
のに用いられたシリコン酸化膜のサイドウォール４６が
形成されている。４８は層間絶縁膜であり、層間絶縁膜
４８に開けられたコンタクトホールを介してアルミニウ
ム系メタル配線５０がソース領域、ドレイン領域、ゲー
ト電極とそれぞれ接続されている。
【００２２】次に、図３により図２のＰＭＯＳＦＥＴを
製造する方法を説明する。 （Ａ）表面濃度が約１×１０17原子／ｃｍ3のＮ型シリ
コン基板又はＮウエル３２に約１００Åのゲート酸化膜
４２を形成し、その上に約３０００Åのポリシリコン膜
４４を形成する。写真製版とエッチングによりポリシリ
コン膜４４とゲート酸化膜４２をゲート電極形状にパタ
ーン化する。
製造する方法を説明する。 （Ａ）表面濃度が約１×１０17原子／ｃｍ3のＮ型シリ
コン基板又はＮウエル３２に約１００Åのゲート酸化膜
４２を形成し、その上に約３０００Åのポリシリコン膜
４４を形成する。写真製版とエッチングによりポリシリ
コン膜４４とゲート酸化膜４２をゲート電極形状にパタ
ーン化する。
【００２３】（Ｂ）ＬＤＤ構造のＰ型不純物低濃度拡散
領域を形成するためにインジウムイオン注入を行なう。
インジウムの注入はＰ型不純物低濃度拡散領域の接合深
さが約０.０５μｍとなるように、注入エネルギー５０
ｋｅＶ程度、ドーズ量１×１０11〜１×１０14原子／ｃ
ｍ2で行なう。
領域を形成するためにインジウムイオン注入を行なう。
インジウムの注入はＰ型不純物低濃度拡散領域の接合深
さが約０.０５μｍとなるように、注入エネルギー５０
ｋｅＶ程度、ドーズ量１×１０11〜１×１０14原子／ｃ
ｍ2で行なう。
【００２４】（Ｃ）高温酸化膜を形成し、エッチバック
を施すことにより、ゲート電極の側面に約１０００Åの
厚さのシリコン酸化膜のサイドウォール４６を形成す
る。Ｐ型不純物高濃度拡散領域のソース領域とドレイン
領域を形成するために、サイドウォール５６をもつゲー
ト電極４４をマスクとして基板又はウエルにＢＦ2のイ
オン注入を注入エネルギー２０ｋｅＶ、ドーズ量２×１
０15原子／ｃｍ2で行なう。この注入エネルギーやドー
ズ量はこれに限らず、一般に行なわれている値に設定す
ればよい。
を施すことにより、ゲート電極の側面に約１０００Åの
厚さのシリコン酸化膜のサイドウォール４６を形成す
る。Ｐ型不純物高濃度拡散領域のソース領域とドレイン
領域を形成するために、サイドウォール５６をもつゲー
ト電極４４をマスクとして基板又はウエルにＢＦ2のイ
オン注入を注入エネルギー２０ｋｅＶ、ドーズ量２×１
０15原子／ｃｍ2で行なう。この注入エネルギーやドー
ズ量はこれに限らず、一般に行なわれている値に設定す
ればよい。
【００２５】（Ｄ）その後、通常の方法により層間絶縁
膜４８を堆積し、コンタクトホールを開け、メタル配線
５０を形成する。この方法により作成した図２のＬＤＤ
構造のＰＭＯＳＦＥＴは、チャネル長０.４μｍ、しき
い値電圧０.７Ｖで、短チャネル効果のない良好な動作
を示した。なお、図３では図示を省略しているが、ゲー
ト酸化膜の形成の前に素子分離領域は形成しておく。
膜４８を堆積し、コンタクトホールを開け、メタル配線
５０を形成する。この方法により作成した図２のＬＤＤ
構造のＰＭＯＳＦＥＴは、チャネル長０.４μｍ、しき
い値電圧０.７Ｖで、短チャネル効果のない良好な動作
を示した。なお、図３では図示を省略しているが、ゲー
ト酸化膜の形成の前に素子分離領域は形成しておく。
【００２６】本発明をＬＤＤ構造のＰＭＯＳＦＥＴに適
用した他の実施例は、図２においてＰ型不純物低濃度拡
散領域３８，４０としてインジウム及びボロンを導入し
たものである。この場合Ｐ型不純物低濃度拡散領域３
８，４０を形成するためのイオン注入では、インジウム
の注入はＰ型不純物低濃度拡散領域３８，４０の接合深
さが約０.０５μｍとなるように、エネルギー５０ｋｅ
Ｖ程度でドーズ量１×１０11〜１×１０14／ｃｍ2で行
ない、ボロンの注入はエネルギー１〜１０ｋｅＶで、ド
ーズ量１×１０11〜１×１０14／ｃｍ2で行なう。他の
部分の構造及び他の部分の製造工程は図２の実施例と同
じである。
用した他の実施例は、図２においてＰ型不純物低濃度拡
散領域３８，４０としてインジウム及びボロンを導入し
たものである。この場合Ｐ型不純物低濃度拡散領域３
８，４０を形成するためのイオン注入では、インジウム
の注入はＰ型不純物低濃度拡散領域３８，４０の接合深
さが約０.０５μｍとなるように、エネルギー５０ｋｅ
Ｖ程度でドーズ量１×１０11〜１×１０14／ｃｍ2で行
ない、ボロンの注入はエネルギー１〜１０ｋｅＶで、ド
ーズ量１×１０11〜１×１０14／ｃｍ2で行なう。他の
部分の構造及び他の部分の製造工程は図２の実施例と同
じである。
【００２７】Ｐ型不純物低濃度拡散領域にインジウムと
ボロンをともに導入することにより、得られたＰＭＯＳ
ＦＥＴは、チャネル長０.４μｍ、しきい値電圧が０.７
Ｖで、短チャネル効果のない良好な動作を示した。図２
の実施例と比較すると、Ｐ型不純物低濃度拡散領域３
８，４０の抵抗が低くなるため、トランジスタのオン電
流が約１０％向上した。
ボロンをともに導入することにより、得られたＰＭＯＳ
ＦＥＴは、チャネル長０.４μｍ、しきい値電圧が０.７
Ｖで、短チャネル効果のない良好な動作を示した。図２
の実施例と比較すると、Ｐ型不純物低濃度拡散領域３
８，４０の抵抗が低くなるため、トランジスタのオン電
流が約１０％向上した。
【００２８】図４により本発明をＮ型ポリシリコンゲー
トＣＭＯＳ半導体装置に適用した実施例を説明する。比
抵抗が約２０ΩｃｍのＰ型シリコン基板２にＰウエル４
とＮウエル６が形成されている。両ウエルの表面濃度は
約１×１０17原子／ｃｍ3で、深さは約３μｍである。
Ｐウエル４にはＮＭＯＳＦＥＴが形成され、Ｐウエル６
にはＰＭＯＳＦＥＴが形成されている。
トＣＭＯＳ半導体装置に適用した実施例を説明する。比
抵抗が約２０ΩｃｍのＰ型シリコン基板２にＰウエル４
とＮウエル６が形成されている。両ウエルの表面濃度は
約１×１０17原子／ｃｍ3で、深さは約３μｍである。
Ｐウエル４にはＮＭＯＳＦＥＴが形成され、Ｐウエル６
にはＰＭＯＳＦＥＴが形成されている。
【００２９】ＮＭＯＳＦＥＴの構造は図１で示されたＮ
ＭＯＳＦＥＴと同じであり、チャネル領域を挾んでソー
ス領域２０とドレイン領域２２が形成され、チャネル領
域の表面にはしきい値電圧調整のためにボロンが注入さ
れてＰ型不純物低濃度拡散領域１４が形成されている。
チャネル領域上にはゲート酸化膜１２を介してＮ型ポリ
シリコンゲート電極１６が形成されている。
ＭＯＳＦＥＴと同じであり、チャネル領域を挾んでソー
ス領域２０とドレイン領域２２が形成され、チャネル領
域の表面にはしきい値電圧調整のためにボロンが注入さ
れてＰ型不純物低濃度拡散領域１４が形成されている。
チャネル領域上にはゲート酸化膜１２を介してＮ型ポリ
シリコンゲート電極１６が形成されている。
【００３０】ＰＭＯＳＦＥＴは図１の従来のものと比較
すると、チャネル領域にしきい値電圧調整のために形成
されたＰ型不純物低濃度拡散領域１５にはＰ型不純物と
してインジウムが導入されている点で異なる。他の構造
は同じであり、チャネル領域を挾んでＰ型不純物拡散領
域のソース領域２４とドレイン領域２６が形成され、チ
ャネル領域上にはゲート酸化膜１２を介してＮ型ポリシ
リコンゲート電極１６が形成されている。２８は層間絶
縁膜、３０は層間絶縁膜のコンタクトホールを介してＦ
ＥＴのそれぞれの部分と接続されたアルミニウム系メタ
ル配線である。
すると、チャネル領域にしきい値電圧調整のために形成
されたＰ型不純物低濃度拡散領域１５にはＰ型不純物と
してインジウムが導入されている点で異なる。他の構造
は同じであり、チャネル領域を挾んでＰ型不純物拡散領
域のソース領域２４とドレイン領域２６が形成され、チ
ャネル領域上にはゲート酸化膜１２を介してＮ型ポリシ
リコンゲート電極１６が形成されている。２８は層間絶
縁膜、３０は層間絶縁膜のコンタクトホールを介してＦ
ＥＴのそれぞれの部分と接続されたアルミニウム系メタ
ル配線である。
【００３１】図５と図６により図４の実施例を製造する
方法を説明する。 （Ａ）図１と同様に、Ｐ型シリコン基板２の表面にＰウ
エル４とＮウエル６を形成する。 （Ｂ）図１と同様にＬＯＣＯＳ法を用いて素子分離用の
フィールド酸化膜８と反転防止用不純物拡散層１０を形
成する。
方法を説明する。 （Ａ）図１と同様に、Ｐ型シリコン基板２の表面にＰウ
エル４とＮウエル６を形成する。 （Ｂ）図１と同様にＬＯＣＯＳ法を用いて素子分離用の
フィールド酸化膜８と反転防止用不純物拡散層１０を形
成する。
【００３２】（Ｃ）ＰＭＯＳＦＥＴのしきい値電圧調整
のためのイオン注入を行なう。従来は、チャネリング防
止のためにバッファ酸化膜を形成後又は図１（Ｃ）のよ
うにゲート酸化膜１２形成後に、ボロンを注入していた
が、この実施例ではインジウムを注入するためゲート酸
化膜１２を形成する前にインジウムのイオン注入を行な
う。インジウムの注入に当っては、ＮＭＯＳＦＥＴを形
成する領域をレジスト層１１で被い、ＰＭＯＳＦＥＴを
形成する領域のみにインジウムが注入されるようにす
る。インジウムの注入はチャネル表面のＰ型不純物拡散
層の接合深さが約０.０５μｍになるように、エネルギ
ーを５０ＫｅＶ程度、ドーズ量を１×１０10〜１×１０
13／ｃｍ2で行なう。
のためのイオン注入を行なう。従来は、チャネリング防
止のためにバッファ酸化膜を形成後又は図１（Ｃ）のよ
うにゲート酸化膜１２形成後に、ボロンを注入していた
が、この実施例ではインジウムを注入するためゲート酸
化膜１２を形成する前にインジウムのイオン注入を行な
う。インジウムの注入に当っては、ＮＭＯＳＦＥＴを形
成する領域をレジスト層１１で被い、ＰＭＯＳＦＥＴを
形成する領域のみにインジウムが注入されるようにす
る。インジウムの注入はチャネル表面のＰ型不純物拡散
層の接合深さが約０.０５μｍになるように、エネルギ
ーを５０ＫｅＶ程度、ドーズ量を１×１０10〜１×１０
13／ｃｍ2で行なう。
【００３３】（Ｄ）次に、約１００Åのゲート酸化膜１
２を形成する。ＮＭＯＳＦＥＴのしきい値電圧を調整す
るために、ＰＭＯＳＦＥＴ形成領域をレジスト層で被
い、ＮＭＯＳＦＥＴ形成領域にボロンのイオン注入を行
なう。ボロンイオンの注入はエネルギー１０ＫｅＶ、ド
ーズ量１×１０12原子／ｃｍ2程度で行なう。
２を形成する。ＮＭＯＳＦＥＴのしきい値電圧を調整す
るために、ＰＭＯＳＦＥＴ形成領域をレジスト層で被
い、ＮＭＯＳＦＥＴ形成領域にボロンのイオン注入を行
なう。ボロンイオンの注入はエネルギー１０ＫｅＶ、ド
ーズ量１×１０12原子／ｃｍ2程度で行なう。
【００３４】（Ｅ）図１の（Ｄ）と同様に、ゲート電極
１６を形成する。 （Ｆ）その後、図１と同様に、ＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴ用にそれぞれソース・ドレイン領域２０，２２
と２４，２６を形成し、その後、層間絶縁膜２８を堆積
し、コンタクトホールを開け、メタル配線３０を形成し
てＣＭＯＳ半導体装置を形成する。
１６を形成する。 （Ｆ）その後、図１と同様に、ＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴ用にそれぞれソース・ドレイン領域２０，２２
と２４，２６を形成し、その後、層間絶縁膜２８を堆積
し、コンタクトホールを開け、メタル配線３０を形成し
てＣＭＯＳ半導体装置を形成する。
【００３５】この実施例により製造したＣＭＯＳ半導体
装置の最小チャネル長はＰＭＯＳＦＥＴもＮＭＯＳＦＥ
Ｔもともに約０.４μｍで、しきい値電圧はＰＭＯＳＦ
ＥＴが０.８Ｖ、ＮＭＯＳＦＥＴが０.６Ｖであり、特に
ＰＭＯＳＦＥＴは短チャネル効果のない良好な動作を示
した。
装置の最小チャネル長はＰＭＯＳＦＥＴもＮＭＯＳＦＥ
Ｔもともに約０.４μｍで、しきい値電圧はＰＭＯＳＦ
ＥＴが０.８Ｖ、ＮＭＯＳＦＥＴが０.６Ｖであり、特に
ＰＭＯＳＦＥＴは短チャネル効果のない良好な動作を示
した。
【００３６】本発明をＣＭＯＳ半導体装置に適用した他
の実施例は、ＰＭＯＳＦＥＴのしきい値電圧調整のため
のチャネル表面のＰ型低濃度不純物拡散層１５にインジ
ウムとボロンをともに導入したものである。
の実施例は、ＰＭＯＳＦＥＴのしきい値電圧調整のため
のチャネル表面のＰ型低濃度不純物拡散層１５にインジ
ウムとボロンをともに導入したものである。
【００３７】Ｐ型低濃度不純物拡散層１５にインジウム
とボロンをともに導入した実施例の半導体装置を製造す
るには、図５の工程（Ｄ）でＮＭＯＳＦＥＴのしきい値
電圧調整用にボロンを注入した後、ＮＭＯＳＦＥＴ形成
領域をレジスト層で被い、ＰＭＯＳＦＥＴ形成領域にボ
ロンイオンをエネルギー１〜１０ＫｅＶ、ドーズ量１×
１０11〜１×１０14／ｃｍ2で行なう。
とボロンをともに導入した実施例の半導体装置を製造す
るには、図５の工程（Ｄ）でＮＭＯＳＦＥＴのしきい値
電圧調整用にボロンを注入した後、ＮＭＯＳＦＥＴ形成
領域をレジスト層で被い、ＰＭＯＳＦＥＴ形成領域にボ
ロンイオンをエネルギー１〜１０ＫｅＶ、ドーズ量１×
１０11〜１×１０14／ｃｍ2で行なう。
【００３８】ＰＭＯＳＦＥＴのチャネル表面のＰ型低濃
度不純物拡散領域１５にインジウムとボロンをともに導
入した実施例によれば、最小チャネル長はＰＭＯＳＦＥ
ＴもＮＭＯＳＦＥＴともに約０.４μｍで、しきい値電
圧はＰＭＯＳＦＥＴもＮＭＯＳＦＥＴもともに０.６Ｖ
で、特にＰＭＯＳＦＥＴは短チャネル効果のない良好な
動作を示した。なお、図４でソース・ドレイン領域をシ
ングルドレイン構造で示してあるが、特にＮＭＯＳＦＥ
ＴはＬＤＤ構造を採用する方が望ましい。
度不純物拡散領域１５にインジウムとボロンをともに導
入した実施例によれば、最小チャネル長はＰＭＯＳＦＥ
ＴもＮＭＯＳＦＥＴともに約０.４μｍで、しきい値電
圧はＰＭＯＳＦＥＴもＮＭＯＳＦＥＴもともに０.６Ｖ
で、特にＰＭＯＳＦＥＴは短チャネル効果のない良好な
動作を示した。なお、図４でソース・ドレイン領域をシ
ングルドレイン構造で示してあるが、特にＮＭＯＳＦＥ
ＴはＬＤＤ構造を採用する方が望ましい。
【００３９】
【発明の効果】本発明をＬＤＤ構造のＰＭＯＳＦＥＴに
適用した発明では、Ｐ型不純物低濃度拡散領域の形成に
拡散係数の小さなインジウムを用いることにより、ＬＤ
Ｄ構造のＰ型低濃度不純物拡散領域の接合深さを約０.
１μｍ以下と浅くすることができるので、短チャネル効
果の起こりにくいＰＭＯＳＦＥＴを達成することができ
る。ＬＤＤ構造のＰ型不純物低濃度拡散領域の形成にイ
ンジウムとボロンをともに用いることによりＰ型不純物
低濃度拡散領域の接合深さを０．１μｍ以下と浅くする
ことができるとともに、さらにＰ型不純物低濃度拡散領
域の抵抗を低くすることができ、トランジスタのオン電
流を大きくすることができる。
適用した発明では、Ｐ型不純物低濃度拡散領域の形成に
拡散係数の小さなインジウムを用いることにより、ＬＤ
Ｄ構造のＰ型低濃度不純物拡散領域の接合深さを約０.
１μｍ以下と浅くすることができるので、短チャネル効
果の起こりにくいＰＭＯＳＦＥＴを達成することができ
る。ＬＤＤ構造のＰ型不純物低濃度拡散領域の形成にイ
ンジウムとボロンをともに用いることによりＰ型不純物
低濃度拡散領域の接合深さを０．１μｍ以下と浅くする
ことができるとともに、さらにＰ型不純物低濃度拡散領
域の抵抗を低くすることができ、トランジスタのオン電
流を大きくすることができる。
【００４０】本発明をＮ型ポリシリコンゲートＣＭＯＳ
半導体装置に適用した発明では、ＰＭＯＳＦＥＴのしき
い値電圧調整のためのイオン注入にインジウムを用いる
ことにより、埋込みチャネル型のＰＭＯＳＦＥＴのチャ
ネル表面のＰ型層の深さを約０.１μｍと浅くできるた
め、従来は形成が不可能であった最小チャネル長約０.
４μｍの埋込みチャネル型ＰＭＯＳＦＥＴを実現するこ
とができる。また、ＰＭＯＳＦＥＴのしきい値電圧調整
のためのイオン注入にインジウムとボロンをともに用い
ることにより、埋込みチャネル型のＰＭＯＳＦＥＴのチ
ャネル表面のＰ型不純物低濃度拡散領域の深さを約０.
１μｍ以下と浅く保ったまま、低いしきい値電圧の埋込
みチャネル型ＰＭＯＳＦＥＴを実現することができる。
半導体装置に適用した発明では、ＰＭＯＳＦＥＴのしき
い値電圧調整のためのイオン注入にインジウムを用いる
ことにより、埋込みチャネル型のＰＭＯＳＦＥＴのチャ
ネル表面のＰ型層の深さを約０.１μｍと浅くできるた
め、従来は形成が不可能であった最小チャネル長約０.
４μｍの埋込みチャネル型ＰＭＯＳＦＥＴを実現するこ
とができる。また、ＰＭＯＳＦＥＴのしきい値電圧調整
のためのイオン注入にインジウムとボロンをともに用い
ることにより、埋込みチャネル型のＰＭＯＳＦＥＴのチ
ャネル表面のＰ型不純物低濃度拡散領域の深さを約０.
１μｍ以下と浅く保ったまま、低いしきい値電圧の埋込
みチャネル型ＰＭＯＳＦＥＴを実現することができる。
【図１】従来のＮ型ポリシリコンゲートＣＭＯＳ半導体
装置の製造方法を示す工程断面図である。
装置の製造方法を示す工程断面図である。
【図２】本発明をＬＤＤ構造のＰＭＯＳＦＥＴに適用し
た一実施例を示す断面図である。
た一実施例を示す断面図である。
【図３】図２の実施例の製造方法を示す工程断面図であ
る。
る。
【図４】本発明をＮ型ポリシリコンゲートＣＭＯＳ半導
体装置に適用した一実施例を示す断面図である。
体装置に適用した一実施例を示す断面図である。
【図５】図４の実施例の製造方法の前半部を示す工程断
面図である。
面図である。
【図６】図４の実施例の製造方法の後半部を示す工程断
面図である。
面図である。
２ Ｐ型シリコン基板 １２，４２ ゲート酸化膜 １６，４４ ゲート電極 ２０，２２，２４，２６，３４，３６ ソース・ドレ
イン領域 １５ インジウムによるチャネル表面の拡散層 ３２ Ｎ型シリコン基板 ３８，４０ インジウムによるＬＤＤ構造のＰ型不純
物低濃度拡散領域
イン領域 １５ インジウムによるチャネル表面の拡散層 ３２ Ｎ型シリコン基板 ３８，４０ インジウムによるＬＤＤ構造のＰ型不純
物低濃度拡散領域
Claims (4)
- 【請求項１】 ＬＤＤ構造のＰＭＯＳＦＥＴを有する半
導体装置において、前記ＰＭＯＳＦＥＴの低濃度不純物
拡散領域は、Ｐ型不純物としてインジウムが導入されて
いることを特徴とする半導体装置。 - 【請求項２】 ＬＤＤ構造のＰＭＯＳＦＥＴを有する半
導体装置において、前記ＰＭＯＳＦＥＴの低濃度不純物
拡散領域は、Ｐ型不純物としてインジウム及びボロンが
導入されていることを特徴とする半導体装置。 - 【請求項３】 Ｎ型ポリシリコンゲートＰＭＯＳＦＥＴ
を有する半導体装置において、前記ＰＭＯＳＦＥＴのチ
ャネル領域の基板表面にはしきい値電圧調整のためにＰ
型不純物としてインジウムが導入されていることを特徴
とする半導体装置。 - 【請求項４】 Ｎ型ポリシリコンゲートＰＭＯＳＦＥＴ
を有する半導体装置において、前記ＰＭＯＳＦＥＴのチ
ャネル領域の基板表面にはしきい値電圧調整のためにＰ
型不純物としてインジウム及びボロンが導入されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26798393A JPH07106561A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26798393A JPH07106561A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106561A true JPH07106561A (ja) | 1995-04-21 |
Family
ID=17452287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26798393A Pending JPH07106561A (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106561A (ja) |
-
1993
- 1993-09-29 JP JP26798393A patent/JPH07106561A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| JP3095564B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9768074B2 (en) | Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| JP2000077613A (ja) | 半導体装置の製造方法 | |
| JP2001156290A (ja) | 半導体装置 | |
| EP0187260B1 (en) | Process for fabricating a semiconductor integrated circuit device having misfets | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| KR20050050714A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100305681B1 (ko) | 반도체소자 및 그 제조방법 | |
| US11488871B2 (en) | Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate | |
| US6074906A (en) | Complementary metal-oxide semiconductor device having source/drain regions formed using multiple spacers | |
| JP3425043B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JP3871376B2 (ja) | Ｍｉｓ半導体装置の製造方法 | |
| EP0414226B1 (en) | MOS field-effect transistor with sidewall spacers | |
| JP2897555B2 (ja) | 半導体装置の製造方法 | |
| JP2549657B2 (ja) | 半導体装置およびその製造方法 | |
| JP3425883B2 (ja) | 半導体装置の製造方法 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| JPH07106561A (ja) | 半導体装置 | |
| JP3530410B2 (ja) | 半導体装置の製造方法 | |
| JPH07273212A (ja) | 半導体装置及びその製造方法 | |
| JPH07297397A (ja) | 半導体装置の製造方法 |