KR100300147B1

KR100300147B1 - 디멀티플렉싱 장치의 동작 체크 장치

Info

Publication number: KR100300147B1
Application number: KR1019980035190A
Authority: KR
Inventors: 케네스 레온 하베거; 카렌 엘 몰러; 로날드 케이스 풀; 제이미 이 살라저; 마크 알 소신스키; 리차드 그랜트 스파버
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1997-08-29
Filing date: 1998-08-28
Publication date: 2001-09-06
Also published as: KR19990023993A; EP0903881A3; CA2244476A1; CA2244476C; EP0903881A2; JPH11168444A; US6026076A

Abstract

계층화된 디지털 멀티플렉싱 장치를 테스트하는 장치 및 방법이 제공된다. 계층화된 디멀티플렉서의 주 트레인을 테스트하기 위해, 디멀티플렉서 및 선택기의 데이터 경로 보장 트레인을 사용하여서, 주 트레인의 디멀티플렉싱된 신호와의 비교를 위한 디멀티플렉싱된 신호를 생성한다. 계층화된 멀티플렉서의 주 트레인을 테스트하기 위해, 최종 멀티플렉싱 스테이지의 출력단을 디멀티플렉서의 데이터 경로 보장 트레인의 입력단에 접속시켜서, 멀티플렉서의 주 트레인에 대한 주 입력 신호와의 비교를 위한 디멀티플렉싱된 신호를 생성한다. 바람직하게도, 주 멀티플렉서 및 디멀티플렉서와 동일한 유형의 구성 소자를 이용하는, 더 간단하고 더욱 신뢰성있으며, 더 저가인 데이터 경로 보장 회로가 사용될 수 있어서, 데이터 경로 보장 회로뿐만 아니라 이들 주 유닛내의 오류를 검출할 수 있게 된다.

Description

디멀티플렉싱 장치의 동작 체크 장치{DETECTING DIGITAL MULTIPLEXER FAULTS}

본 발명은 디지털 멀티플렉서/디멀티플렉서 장치의 오류를 검출하고, 이러한 오류와 송신 장치의 오류를 구별하는 장치 및 방법에 관한 것이다.

송신 장치는 원격 통신 스위칭 시스템을 상호접속시킨다. 이들 송신 장치는 최종적으로 사용자의 원격 통신 단말기에 접속되는 스위칭 시스템간에 음성 및 그 밖의 다른 신호를 전달하는데 사용된다.

과거에는 디지털 신호를 송신하는 송신 장치가 가장 많이 사용되었다. 이 디지털 신호는 직접 생성된 디지털 데이터, 혹은 디지털로 인코딩된 아날로그 신호를 나타낸다.

이들 신호를 효율적으로 전달하기 위해, 통상 초(second)당 64 킬로비트로 인코딩되는 개별적인 언어(speech) 신호를, 초당 수 백만 비트를 송신할 수 있는 장치상에 그룹으로 멀티플렉싱한다. 이 때 가장 통상적으로 사용되는 디지털 신호중 하나는 672 음성 채널까지 전달할 수 있는 DS3 신호이다.

이러한 대용량 디지털 장치를 사용함으로써 발생되는 문제점은, 오류가 신속히 검출되지 않아서 적절한 대체 장치로 전환되지 못했을 경우 이러한 시스템의 오류로 인해 672 접속까지 사용할 수 없게 될 수 있기 때문에, 음성 채널의 그룹을 통합하고 분리하는데 사용되는 멀티플렉서 및 디멀티플렉서가 원격 통신 네트워크의 신뢰성에 악영향을 끼칠 수 있다는 것이다. 또다른 좀 더 곤란한 문제점은, 이 멀티플렉싱 및 디멀티플렉싱 장치의 대부분이 소수의 음성 채널에만 영향을 끼치며, 이러한 문제를 검출하는 데에는 많은 장치를 사용해야 한다는 것이다.

도 1은 본 발명을 나타내는 블럭도,

도 2 및 도 3은 본 발명의 동작을 나타내는 흐름도.

도면의 주요 부분에 대한 부호의 설명

100 : 마이크로프로세서 111, 112 : 디멀티플렉서

130, 141, 143, 145 : 선택기 140 : PCM 직렬-병렬 변환기

142 : PCM 병렬-직렬 변환기 151 : 수신 정합 회로

153 : 송신 정합 회로

본 발명은 전술한 문제점을 해결하고 종래 기술을 개선하기 위해 이루어진 것으로서, 본 발명에서는 신호를 멀티플렉싱한 후 두 개의 병렬 트레인으로 디멀티플렉싱하며, 두 트레인의 개별적인 음성 채널의 신호를 멀티플렉스 그룹의 모든 채널에 대해 순차적으로 정합시킨다. 입력 신호의 경우, 이 신호는 두 개의 병렬 디멀티플렉서를 통과하며, 각 채널의 출력은 두 출력이 동일하게 되도록 정합된다. 출력 멀티플렉서의 동작을 테스트하기 위해, 최종 스테이지의 출력 멀티플렉서의 출력이 병렬 디멀티플렉서의 입력으로 리턴되어서, 출력 신호의 개별적인 채널이 그 출력 신호의 멀티플렉싱 및 디멀티플렉싱 버전과 비교될 수 있다. 바람직하게도, 이는 고속 오류 검출을 위한 요구 조건을 만족시키기에 충분히 빠른 속도로 개별적인 채널을 체크할 수 있도록 해주며, 또한 채널 그룹에 영향을 미치는 문제점을 좀 더 신속하게 검출할 수 있도록 해준다.

본 발명의 바람직한 실시예에 따르면, 디지털 신호의 4가지 레벨이 존재한다.

DS0 : 64K(기본 속도) 단일 음성 채널 유형의 신호와,

DS1 : 24 DS0 신호를 전달하는 신호와,

DS2 : 4 DS1 신호를 전달하는 신호와,

DS3 : 7 DS2 신호를 전달하는 신호.

디지털 멀티플렉싱에 대한 잘 알려진 원칙에 의하면, 신호 DS1, DS2, DS3 각각은 신호가 멀티플렉싱되고 구성 성분 신호로 디멀티플렉싱되도록 해주는 프레이밍 정보(framing information)를 포함한다.

바람직하게도, 본 발명의 구성에 따르면, 표준 멀티플렉서 및 디멀티플렉서 부분의 사용이 가능해서 오류 검출 기능을 달성하게 된다.

도 1은 입력 신호를 처리하는 회로의 장해 검출에 관한 본 발명의 기본 동작을 나타낸 도면이다. 도 1은 또한, 출력 멀티플렉서를 테스트하는 원리를 나타내고 있는데, 여기서는 출력 멀티플렉싱의 수행 방법은 상세히 나타내지 않는다.

본 명세서에서 사용되는 명명 규칙은 예를 들면, M32는 DS3 레벨에서 입력 신호를 가지며 DS2 레벨에서 출력 신호를 갖는 디멀티플렉서를 나타낸다. 디멀티플렉서는 더 높은 초기 수를 가지며, 멀티플렉서는 더 높은 최종 수를 갖는다.

원격 통신 네트워크의 다른 디지털 통신 스위치 또는 디지털 교차-접속부로부터 수신된 DS3 입력 신호는 디멀티플렉서(111, 112)에 동시에 송신된다. 체크 디멀티플렉서(112) 및 이 체크 디멀티플렉서(112)의 출력을 수신하는 회로를 본 명세서에서는 DPA(data path assurance) 회로라 칭한다. 또한, 라이브(live) 통신 신호를 처리하는 회로는 주 회로(primary circuits)라 칭한다. 디멀티플렉서(111, 112) 각각은 7개의 DS2 신호를 생성하는데 이들은 M21 디멀티플렉서로 송신되며, M21(121, ..., 122)은 주 회로측이며, M21(123, ..., 124)은 DPA 회로측이다. M21 디멀티플렉서(121, ..., 122) 각각은 4개의 DS1 신호를 생성하며, 이들 각각은 M10 디멀티플렉서로 송신된다. 각 회로측에 두 개의 M10 디멀티플렉서를 도시하며, M21(121)은 M10(131)의 출력을 수신하고, M21(122)은 M10(132)의 출력을 수신하며, 반면에 M21(123), ..., M21(124)의 출력 모두는 선택기(130)에 입력되며, 선택기(130)의 출력은 단일 M10(133)에 입력된다. M10 디멀티플렉서(131, ..., 132) 각각은 24개의 DS0 출력을 포함하는 직렬 스트림을 전달한다. 이들 M10 디멀티플렉서 각각은 M21 디멀티플렉서의 하나의 DS1 출력을, 24개의 DS0 신호를 포함하는 하나의 스트림으로 변환시키며, M10 디멀티플렉서는 입력된 DS1 스트림으로부터 프레이밍 비트(framing bits)를 조회하고, 24 채널의 프레임의 개시를 나타내기 위해 개별적인 프레이밍 펄스를 갖는 24-채널 비트 스트림을 발생시킨다. M10(131, ..., 132)의 24 채널의 직렬 출력은, 스위치(이 경우, 타임 슬롯 교환(time slot interchange : TSI) 회로)에 송신되기 전에 PCM 직렬-병렬 변환기(140)에 송신된다. 직렬 형태에서 병렬 형태로 변환된 후 M10(131, ..., 132)의 출력은 검색될 특정 24 채널 비트 스트림을 선택하는 선택기(141)에 또한 송신된다.

선택기(141) 및 M10(133)의 출력은 수신 정합 회로(151)에서 비교되며, 이 수신 정합 회로(151)는 두 개의 디멀티플렉서 트레인에서 생성된 24 채널 비트 스트림이 동일한지 여부를 판단한다. 동일하지 않을 경우, 이는 두 개의 디멀티플렉서 그룹중 하나에 장해가 발생했음을 나타내는 표시이며, 장해가 발생한 것 대신에 스페어 유닛이 대체되어야 함을 나타낸다.

멀티플렉서의 출력 부분, 즉 스위치로부터 24-채널 비트 스트림을 수신하고 출력 DS3 신호를 생성하는 부분을 테스트하기 위해, 유사한 장치가 사용된다. 이 경우, M01 멀티플렉서(135, ..., 136)는 PCM 병렬-직렬 변환기(142)로부터 24 채널 입력 스트림을 수신하며, 이들 스트림을 DS1 입력으로 변환하여 M12멀티플렉서(125, ..., 126)에 전송하며, 이 M12 멀티플렉서(125, ..., 126)는 최종 멀티플렉서 M23(113)에 입력되는 DS2 신호 그룹을 생성하고, 최종 멀티플렉서 M23(113)은 DS3 출력 신호를 생성한다. 이 출력 신호는 원격 통신 네트워크의 그 밖의 다른 스위치 및 선택기(145)로 송신되며, 이 선택기(145)는 M32(112)(DPA 신호측의 최상위 스테이지의 디멀티플렉서)의 입력으로 사용하기 위해 DS3 입력 신호와 DS3 출력 신호중 하나를 선택한다. 그 후, 디멀티플렉서 M32(112)에 입력된 신호는 전술한 바와 같이 디멀티플렉싱되어 DS1 신호를 생성하며, 이 DS1 신호는 M10(133)에 의해 24 채널 비트 스트림 및 오버헤드 데이터(예를 들면, 프레이밍 펄스)로 변환된다. 이 병렬 채널 데이터는 병렬-직렬 변환기(142)로 송신된 후 멀티플렉서 M01(135, ..., 136)에 송신되며, 또한 송신 정합 회로(153)에서 M10(133)의 출력과 비교하기 위한 적절한 24 채널 바이트 형태의(byte-wise) 병렬 비트 스트림을 선택하는 선택기(143)로 송신된다.

선택기(130, 141, 143, 145)를 제어하는 마이크로프로세서(100)는 송신측 혹은 수신측의 테스트 여부를 제어하며(선택기(145)), 송신측(선택기(143)), 수신측(선택기(141)), DPA 유닛(선택기(130))에서 정합될 24 채널 비트 스트림을 선택한다. M10(133)의 출력은 M01에 대한 입력을 형성하는 선택된 24 채널 비트 스트림과 동일해야 하며, M01로부터 출력된 DS1 신호는 M23(113)으로 송신된다. 마이크로프로세서(100)의 제어하에서, 정합 회로(153)는 정합을 위해 28개의 DS1 경로중 하나를 선택한다.

디멀티플렉서 M10, M21, M32 각각은 경보 상태를 검출하기 위한 회로와, 경보 신호를 기록하기 위한 레지스터를 포함한다. 이들 경보 신호중 몇몇은 디멀티플렉싱 프로세스에서 스테이지간에 전달되며, 간단히 비트 스트림으로 선택될 수 있으며, 다른 경보 신호는 디멀티플렉서 회로에서 국부적으로 검출된다. 이들 레지스터(도시되지 않음)는 마이크로프로세서(100)에 의해 판독될 수 있다. 이들 레지스터의 내용에 따라 유닛을 서비스로부터 제거할 지를 판단한다.

활성화된 입력 펄스 트레인을 나타내는 출력 선택기(141)와, 정합된 펄스 트레인을 나타내는 M10(133)간의 프레임 정렬이 보장되지 않기 때문에, 선택기(141)로부터의 다중 데이터 프레임(바람직한 실시예에서는 3개)이 포착되어 수신 정합 회로(151)에서 M10(133)으로부터의 단일 프레임과 비교되며, 임의의 비교된 프레임과 단일 프레임간의 정합은, 유닛의 동작에 대한 높은 신뢰성을 제공한다.

본 발명의 구성의 하나의 장점은, 표준 구성 요소 부분이 체크 회로를 구현하는데 사용될 수도 있다는 점이다. DPA 회로는 이러한 표준 구성 요소 부분을 이용한다. 또한 체크를 신속하게 행할 수 있다. 마이크로프로세서 제어를 이용함으로써 얻어지는 유연성으로 인해, 서로 다른 M21 및 M12에 의해 발생되는 신호가 서로 다른 M10 및 M01에 의해 발생되는 신호보다 더 자주 체크될 수 있다. 또한 체크 회로에서, 전체적으로 하나의 M32 및 7개의 M21이 요구될 때 오직 하나의 M10이 필요하며, 따라서 하나의 M32, 하나의 M23, 7개의 M21, 7개의 M12, 28개의 M10 및 28개의 M01을 필요로 하는 동작 멀티플렉싱/디멀티플렉싱 회로보다 체크 회로가 훨씬 더 저가로 됨에 주목한다.

이 구성은 경보 상태를 모니터링하는 데에도 또한 이용되며, 이들중 몇몇은멀티플렉서/디멀티플렉서 조합 회로 외부의 경보 상태를 나타내며, 그 밖의 다른 몇몇은 DS1, DS2 및 DS3 신호의 오버헤드 부분에 송신될 경보 신호를 나타낸다.

마이크로프로세서(100)는 입력 디멀티플렉서에 수신되고 출력 멀티플렉서에 송신되는 경보 신호에 대해 액세스한다. 출력 멀티플렉서에 전달되는 경보 신호는 DPA 디멀티플렉서에 수신될 것이다. 마찬가지로, 입력 디멀티플렉서에 수신되는 입력 경보 신호도 또한 DPA 디멀티플렉서 시리즈에 수신될 것이다. 따라서, M32 디멀티플렉서(112)가 선택기(145)내의 다음의 입력 스위치를 구성하거나, 혹은 M10 디멀티플렉서(133)가 선택기(130)내의 다음의 입력 스위치를 구성하는 동안을 제외하고는, 이들 두 유형의 멀티플렉스 경보 신호가 상이할 이유가 없다. 마찬가지로, M01(135, ..., 136)과 M12(125, ..., 126)와 M23(113)에서 내부적으로 생성된 경보 신호는 DPA 디멀티플렉서 M32(112)에 송신된 후 분배될 수 있다. 또한, 이들 경보 신호가 확장된 시간 동안 불일치할 이유가 없다. 그러나, M32(111), M21(121, ..., 122) 및 M10(131, ..., 132)에서 내부 오류가 발생된 경보 신호는 DPA 디멀티플렉서 M32(112), M21(123, ..., 124) 및 M10(133)의 비트 스트림내에 나타나지 않을 것이다. 경보 신호의 불일치 기간이 연장될 경우, 적절한 오류 조처(즉, 오류 복구 프로그램에 오류를 보고하는 것)가 취해진다.

이들 경보 신호는, 정합 회로(151 또는 153)에서 검출되는 일시적인 부정합으로 인해 유발될 수 있는 잘못된 결과를 방지하기 위해 적절하게 처리되어져야 한다. 도 2 및 도 3은 경보 신호를 고려하는 멀티플렉스를 테스트하기 위한 전반적인 프로세스를 나타낸 도면이다. 이들 테스트의 목적은, 송신 장치 하드웨어가아니라 멀티플렉싱 하드웨어의 오류를 검출하는 것임을 상기하는 것이 중요하다.

우선 소프트웨어 및 하드웨어가 초기화되어서, 제 1 DS1 채널의 수신측을 정합시킴으로써 테스트가 개시될 수 있다(도 2의 단계(200)). 단계(200)는, 멀티플렉싱 유닛이 서비스 상태에 놓이거나, 혹은 단계(207)에서 오류 가능성이 검출될 때는 언제든지 개시된다. 내부 사이클은 단계(201)에서 시작된다. 처음에, 주 회로 및 DPA 회로의 DS3 경보 상태가 비교되며, DS3 수행 모니터링 데이터도 또한 체크된다. 단계(203)에서는, 경보 신호간의 부정합이 존재하는 지 여부를 판단하고, 또한 주 회로의 DS3 수행 모니터링 데이터가 잠재적인 문제가 있음을 나타내는 지를 체크한다. 부정합 또는 과도한 비트 에러 레이트(bit error rate : BER)가 존재할 경우, 단계(205)에서 부정합 또는 높은 비트 에러 레이트가 충분히 긴 시간 동안 유지되었는지 여부(즉, 시간 임계치를 초과했는지 여부)를 판단한다. 시간 임계치를 초과했을 경우, 오류 보고가 행해지며(단계(207)), 오류 복구 프로그램(도시되지 않음)에 통지하고, 단계(200)에 재진입한다. (오류 복구 프로그램에 의해 보호 스위칭이 요구되는 것으로 판단된 경우, 이 유닛이 서비스로부터 제거되고, 스탠바이 유닛으로 대체되며, 진단 테스트가 실행된다.) 시간 임계치를 초과하지 않았을 경우, 단계(201)에 재진입하며, 적당한 시간이 경과한 후 단계(203)가 반복된다. 시간 임계치를 초과하기 전에 단계(203)의 결과가 부정일 경우(즉, 경보 신호 부정합 및 과도한 BER이 존재하지 않는 경우), 단계(209)에서 경보 신호가 존재하는지 여부를 판단한다. 단계(203, 205, 201) 루프의 목적은 필터링될 경보 신호의 일시적인 차이를 허용하는 것인데, 그 이유는 이러한 일시적인 부정합은 그다지 오래 지속되지 않는 경우 주 회로 및 DPA 회로의 멀티플렉서 체인간의 일시적인 동기화 문제를 유발하는 타당한 현상이기 때문이다. 이들 현상의 근원은 일시적인 송신 문제와 선택기내의 상태 변화이다.

단계(209)에서 경보 상태가 존재함을 나타낼 경우, 멀티플렉싱 유닛에 대한 또다른 테스트를 수행할 필요가 없으며, 정합된 경보 상태는, 외부 문제로서 검출되고 보고될 수 있는, 멀티플렉서 및 디멀티플렉서의 외부의 송신 문제임을 나타내기 때문에 경보 상태를 보고할 필요가 없다. 그 경우, 단계(206)가 수행되고, DS3 그룹의 제 1 DS1 경로가 선택된다. 그 후 단계(208)가 수행되며, 체크될 송신 방향이 반전된다(즉, 선택기(145)의 상태가 토클된다). 그 후, 전술한 단계(201)가 수행된다. 단계(209)의 결과가 부정일 경우(즉, DS3 경보가 없는 경우)에 대해서는 도 3에 도시한다. 단계(209)에서 DS3 경보가 없는 것으로 나타날 경우, 현재 테스트되는 DS1 경로를 따르는 DS2 멀티플렉서의 주 회로/DPA 회로의 경보 검출기가 비교된다(단계(211) 및 단계(213)). 단계(213)에서 부정합이 존재할 경우, 단계(215)에서는 일시적인 부정합의 필터링 출력에 대한 시간 임계치가 초과되었는지를 판단한다. 초과되지 않았을 경우, 단계(201)에 재진입하며, 현재 경로에 대한 테스트 사이클이 재개된다. 부정합이 지속되어서 멀티플렉서에 문제가 있음을 나타낼 경우, 오류 보고가 행해지며(도 2의 단계(207)), 전술한 바와 같이 단계(200)에 진입하고 테스트 사이클이 재개된다. 허용된 시간내에서 부정합이 사라지고 단계(213)의 결과가 "아니오"일 경우, 단계(216)에서 DS2 경보 신호가 발견되었는 지 여부를 판단한다. 활성화된 DS2 경보가 검출될 경우(단계(216)의결과가 "예"일 경우), 입력 신호가 경보 상태일 때 멀티플렉서를 체크할 필요가 없기 때문에 다음 DS2 경로의 제 1 DS1 경로가 선택된다(단계(217)). 단계(217)를 수행한 후, 단계(218)에서 새로운 경로가 제 1 DS2 경로의 제 1 DS1 경로인 지 여부를 판단한다. 결과가 긍정일 경우, 단계(208)(도 2)가 수행되며, 체크될 송신 방향이 전환되고(즉, 선택기(145)의 상태가 토클되며), 이어서 단계(201)(도 1)가 수행된다. 단계(218)에서 새로운 경로가 제 1 DS2 경로의 제 1 DS1 경로가 아닌 것으로 판단된 경우, 단계(201)(도 2)가 수행된다.

단계(216)에서 DS2 경보 상태가 없는 것으로 판단된 경우, 단계(221)가 수행되어, 선택된 경로에 대한 주 회로 및 DPA 회로의 DS1 경보 상태를 비교하고 주 회로의 DS1 수행 모니터링 데이터를 체크한다. 그 후, 단계(223)에서 DS1 경보 신호내의 부정합 또는 주 회로의 DS1 경로상의 과도한 비트 에러가 존재하는지를 판단한다. 존재할 경우, 단계(225)에서 경보 신호의 허용가능한 부정합에 대한 시간 임계치가 초과되었는지를 판단한다. 시간 임계치가 초과되었을 경우, 오류 보고가 행해지며(도 2의 단계(207)), 단계(200)(도 2)에 재진입하고, 테스트 사이클이 재개된다. 시간 임계치를 초과하지 않았을 경우, 단계(201)(도 2)가 수행되며, 최종적으로 단계(223)를 수행하며, 필요할 경우 DS1 경로상에 부정합 또는 과도한 비트 에러 레이트가 존재하지 않거나 혹은 시간 임계치가 초과되지 않을 때까지 단계(225)가 반복된다. 시간 임계치가 초과되기 전에 부정합이 사라졌을 경우, 단계(226)에서 테스트중인 DS1 경로에 DS1 경보 신호가 존재하는 지 여부를 판단한다. 존재할 경우, 주 회로 및 DPA 회로의 데이터 경로상의 데이터의 비교가방지되는데 그 이유는 이로 인해 오류 보고가 잘못될 수 있기 때문이며, 따라서 다음 경로가 선택되며(단계(227)), 그 후 단계(218) 및 그 단계에 대한 후속 단계가 수행된다. 단계(229)에서 DS1 경보가 존재하지 않을 경우, 주 회로 및 DPA 회로의 데이터 신호(타임 슬롯)가 정합된다(단계(213)). 여기서 정합은 DS1 신호의 24 채널에만 해당되며, 프레이머(framer) 및 디멀티플렉서의 사이클 용장 체크(CRC) 계산에 의해 체크되는 프레이밍 비트는 해당되지 않는다. 또한, DS1 신호가 7과 8 비트 사이의 데이터를 변화시키는 DS1 신호를 전달할 경우(대역내 주파 신호 방식을 이용할 경우), 채널당 7비트만이 정합된다. 소정의 타임 슬롯이 신호에 사용되는 E1 멀티플렉싱에 대해, 이러한 타임 슬롯은 외부측에서 정합되지 않는다.

비교를 수행한 후, 단계(233)에서 부정합이 존재하는 지 여부를 판단한다. 존재하지 않을 경우, 다음 경로가 선택되며(단계(237)), 그 후 단계(218) 및 그 후속 단계가 수행된다. 부정합이 존재할 경우, 단계(235)에서 부정합 레벨이 수치상의 임계치를 초과했는 지 여부를 판단한다. 초과했을 경우, 오류 보고가 행해지며(도 2의 단계(207)), 단계(200)(도 2)가 수행되고 테스트 사이클이 재개된다. 수치상의 임계치가 초과되지 않았을 경우, 다음 DS1 경로로 진행하지 않고 단계(201)(도 2)에 재진입하며, 그 후 단계(231) 및 부정합 테스트 단계(233)가 반복된다.

본 발명의 바람직한 실시예에서, 스탠바이 유닛이 세 개의 활성화 유닛중 임의의 하나로 대체될 준비가 되어 있다. 유닛은 주 회로 및 DPA 회로 둘 모두를포함한다. 활성화 유닛은 관련 스탠바이 유닛으로만 대체될 수 있다. 이 유닛의 구성은 특정 애플리케이션 및 포맷에 따라 달라진다. 이러한 상이한 구성의 예로서, 수퍼 프레임 프레이밍 비트를 생성하는 수퍼 프레임, 또는 상이한 프레이밍 비트 패턴이 발생될 것을 요구하는 확장된 수퍼 프레임의 사용을 들 수 있다. 다른 예로서, 모든 샘플상에서 완전 8비트를 사용하지 않고 감시 시그널링 데이터(supervisory signaling data)를 전달하는데 주기적으로 사용되는 8비트를 갖는 DS0 신호의 사용을 들 수 있다. 정합 회로(151, 153)는, DS0 신호가 모든 샘플상에서 완전 8비트를 사용하지 않을 경우 7비트만을 정합시킨다. 프레이밍 비트는 정합 회로에서 비교되지 않는다. 정확한 프레이밍 비트를 생성하는데 문제가 존재할 경우, 이는 디멀티플렉서가 구성 능력이 없거나, 혹은 열악한 수행 모니터링 표시 또는 경보로 될 것이다. 스탠바이 유닛이 스탠바이 유닛으로 동작하는 3개의 활성화 유닛중 임의의 하나로 대체될 수 있도록 하기 위해, 3개의 활성화 유닛의 구성 각각에서 스탠바이 유닛이 번갈아 동작된다.

전술한 설명은 본 발명의 하나의 바람직한 실시예를 나타낸 것이다. 당업자라면, 본 발명의 범주를 벗어나지 않고 그 밖의 다른 많은 실시예를 행할 수 있음은 명백한 사실이다. 본 발명은 첨부된 특허청구범위에 의해서만 제한된다.

본 발명은 계층화된 디지털 멀티플렉싱 장치를 테스트하는 장치 및 방법을 제공한다.

Claims

계층화되고 멀티플렉싱된 입력 펄스 코드 변조(PCM) 신호를 계층화되고 멀티플렉싱된 출력 PCM 신호로 스위칭하며, 다수의 멀티플렉싱된 PCM 신호를 전달하고, 입력되는 계층화된 PCM 신호를 다수의 멀티플렉싱된 PCM 입력 신호로 디멀티플렉싱하는 계층화된 디멀티플렉싱 장치를 포함하는 디지털 스위칭 시스템에서, 상기 디멀티플렉싱 장치의 적절한 동작을 체크하는 장치에 있어서,

계층화되고 멀티플렉싱된 입력 PCM 신호를 다수의 멀티플렉싱된 PCM 신호로 변환하는 수단과,

상기 변환 수단내에서 상기 다수의 멀티플렉싱된 PCM 신호중 하나를 선택하는 수단과,

상기 디멀티플렉싱 장치로부터 대응하는 하나의 멀티플렉싱된 입력 신호를 선택하는 수단과,

상기 변환 수단의 상기 다수의 멀티플렉싱된 PCM 신호중 상기 하나를, 상기 디멀티플렉싱 장치의 상기 대응하는 멀티플렉싱된 입력 신호와 정합시키는 수단을 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 1 항에 있어서,

다른 디지털 스위칭 시스템으로 송신하기 위한 다수의 출력 PCM 신호를 멀티플렉싱하는 계층화된 멀티플렉싱 장치와,

상기 출력 계층화되고 멀티플렉싱된 PCM 신호를 모니터링하기 위해, 상기 출력 계층화되고 멀티플렉싱된 PCM 신호를, 상기 계층화되고 멀티플렉싱된 입력 PCM 신호를 변환시키는 수단에 접속시키는 수단과,

상기 다수의 멀티플렉싱된 PCM 출력 신호중 대응하는 하나를 상기 변환 수단의 상기 다수의 멀티플렉싱된 PCM 신호중 선택된 하나와 정합시키는 수단을 더 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 2 항에 있어서,

상기 계층화되고 멀티플렉싱된 PCM 입력 및 출력 신호의 경보 신호를, 상기 변환 수단 및 상기 선택 수단의 경보 신호와 비교하는 수단을 더 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 2 항에 있어서,

상기 계층화되고 멀티플렉싱된 입력 PCM 신호는 DS3 신호를 포함하며,

상기 변환 수단은 DS3 디멀티플렉서, 다수의 DS2 디멀티플렉서, 및 단일의 DS1 디멀티플렉서를 포함하고,

상기 선택 수단은 다수의 DS1 PCM 스트림중 하나를 선택하는 수단을 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 2 항에 있어서,

상기 계층화된 멀티플렉싱 장치 및 상기 계층화된 디멀티플렉싱 장치는 다수의 구성중 하나의 구성으로 동작될 수 있으며, 체크 장치는 관련 계층화된 멀티플렉싱 및 계층화된 디멀티플렉싱 장치의 구성을 테스트하는 동작을 수행하는 디멀티플렉싱 장치의 동작 체크 장치.
제 5 항에 있어서,

상기 정합 수단은 선택되고 디멀티플렉싱된 PCM 신호의 타임 슬롯만을 정합시키는 수단을 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 6 항에 있어서,

상기 정합 수단은, 상기 멀티플렉싱된 PCM 신호가 상기 소정의 타임 슬롯의 적어도 하나의 비트내의 시그널링(signaling) 데이터 송신 신호일 경우 각 타임 슬롯의 서브셋만을 정합시키는 수단을 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 5 항에 있어서,

상기 계층화된 디멀티플렉싱 장치 및 상기 계층화된 멀티플렉싱 장치는 다수의 작업 유닛에 대한 스페어 유닛(a spare unit)으로 사용되며, 상기 다수의 작업 유닛은 다수의 상이한 구성에서 동작되고, 상기 체크 장치는 상기 다수의 상이한 구성을 테스트하는 동작을 연속적으로 수행하는 디멀티플렉싱 장치의 동작 체크 장치.
제 5 항에 있어서,

상기 정합 수단은, 이러한 타임 슬롯이 시그널링에 사용될 때 외부측에서 소정의 타임 슬롯을 정합시키는 것을 방지하는 수단을 포함하는 디멀티플렉싱 장치의 동작 체크 장치.
제 1 항에 있어서,

상기 정합 수단은 상기 다수의 멀티플렉싱된 PCM 신호를 순차적으로 정합시키는 디멀티플렉싱 장치의 동작 체크 장치.