JPH0697451B2 - シュミレーション方法及びそのシステム - Google Patents

シュミレーション方法及びそのシステム

Info

Publication number
JPH0697451B2
JPH0697451B2 JP27105688A JP27105688A JPH0697451B2 JP H0697451 B2 JPH0697451 B2 JP H0697451B2 JP 27105688 A JP27105688 A JP 27105688A JP 27105688 A JP27105688 A JP 27105688A JP H0697451 B2 JPH0697451 B2 JP H0697451B2
Authority
JP
Japan
Prior art keywords
event
simulation
subsystem
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27105688A
Other languages
English (en)
Other versions
JPH01155462A (ja
Inventor
ドミトリービッチ ルバチェフスキー ボリス
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH01155462A publication Critical patent/JPH01155462A/ja
Publication of JPH0697451B2 publication Critical patent/JPH0697451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、シミュレーション技法に関し、特に、分布離
散事象のシミュレーションに関する。
［従来技術の説明］ コンピュータシミュレーションは、近年、システムのシ
ミュレーションが非常に有益であるような数多くの応用
例が存在するため、非常に重要となってきている。その
ような応用例のうちの一例として、複雑なシステムの設
計におけるシミュレーションの利用があげられる。この
システムは、遠距離通信スイッチングネットワーク、ロ
ボットの使用に基づく自由度の高い製造システム、プロ
セス制御システム、健康管理出産システム、輸送システ
ム等の電子システムである場合がありうる。シミュレー
ションによる設計検討は、設計の高速化及びそれが仕様
に従っていることの確認に重要な役割を演じている。他
の応用は、オペレーティングシステムに出現する欠陥の
解析及びトラックダウンへのシミュレーションの使用で
ある。さらに他の応用例は、反復シミュレーションによ
る製造設備の機能、遠距離通信ネットワークの機能、ス
ケジューリング及びディスパッチング等の既存のシステ
ムの機能の最適化である。その他の応用例は、種々の理
由により試験できないシステムの機能（カタストロフへ
の応答など）を予測するためにシミュレーションを用い
ることである。
シミュレーションは３つの類型に分類される；連続時間
型、離散時間型、及び離散事象型である。離散事象型シ
ミュレーションは、興味のある現象が値あるいは状態を
離散した瞬間毎に変化させ、加えられた刺激に応ずる以
外は、何等変化の生じないシステムのシミュレーション
である。例えば、所定のルートを走るバスは、当該ルー
トに沿ったバス停にバスが到着した場合にのみ乗客数を
変化させる離散事象システムを規定する。
計算という観点からは、上述の３つのシミュレーション
型の中で、離散事象シミュレーションが原理的に最も行
ない易いものである。何故なら、何も生じない場合のシ
ミュレーション時間は省略できるからである。勿論、並
列処理がなされる場合は、事象シミュレーションの同期
は考慮されなければならない。一般に、離散事象シミュ
レータは、事象リストを操作することによってシミュレ
ーションを進める。リストの最上部の事象が処理され、
処理が進むにつれて当該リストに事象が追加されて、シ
ミュレーション時刻が進められる。その後、当該リスト
の上部の処理済事象が除去される。この技法は、シミュ
レーションの速度を、単一のプロセッサが、一度ずつ事
象を考慮することが可能な速度に制限する。並列処理法
においては、数多くのプロセッサが同時にあるタスクに
従事させられ、シミュレーションの高速化が図られる。
事象リスト操作及び事象シミュレーションを並列に行な
うための技法は提案されてきているが、大規模な実行速
度の改善は、従来の形式の事象リストを排除することに
よってのみ達成される。このことは、分布（ディストリ
ビューテッド）シミュレーションによって実現される。
ディストリビューテッドシミュレーションにおいては、
複数個のパラレルプロセッサがシミュレーションマルチ
コンピュータネットワークを形成し、そのネットワーク
全体があるシミュレーションタスクに従事する。より詳
細に述べれば、ネットワーク内の各々のプロセッサは、
シミュレートされるシステムの特定の部分に従事させら
れる；当該プロセッサはそれ自身の事象リストを有し、
事象の発生を適切な近傍のプロセッサに伝達する。逆に
言えば、シミュレートされるシステムを相互作用するサ
ブシステムよりなるネットワークと見た場合、ディスト
リビューテッドシミュレーションは各々のサブシステム
をマルチコンピュータネットワークのプロセッサに割当
てる。
ディストリビューテッドシミュレーションは、シミュレ
ーション速度を改善する能力を有する並列処理を適用し
たものであるが、プロセッサ間の作業の割当て及び同期
が、改善を実現するのを妨げる主要因の１つである。デ
ィストリビューテッドシミュレーションに対する良く知
られたアプローチの１つは、シャンディ（Chandy）及び
ミスラ（Misra）によるアイ・トリプル・イー・トラン
ザクションズ・オン・ソフトウェア・エンジニアリング
（IEEE Transaction on Software Engineering）誌の第
SE−５巻第５号（1979年９月）第440−452頁の“ディス
トリビューテッドシミュレーション：ディストリビュー
テッドプログラムの設計及び検証についてのケーススタ
ディ”と題する記事及び、シャンデイ、ホルムズ（Holm
es）及びミスラによる、コンピュータネットワーク（Co
mputer Network）誌の第３巻第１号（1979年２月）第10
5−113頁に記載の“ネットワークのディストリビューテ
ッドシミュレーション”と題する記事、において提案さ
れている。このアプローチによれば、シミュレートされ
る実際のシステムは、独立した、しかし相互作用をする
実体よりなり、それらの実体は論理（ロジカル）ノード
よりなるトポロジカルに同値なシステムにマッピングさ
れうるものである、というように認識される。ノード間
の相互作用は、所定のメッセージ情報を有し、送出側ノ
ードのシミュレーション時刻を固定する、時刻付き（タ
イムスタンプされた）メッセージを交換することによっ
て実現される。シャンディーホルムズ−ミスラのアプロ
ーチに従うと、各々のノードはメッセージによってのみ
相互作用する。共有されているグローバルな変数は存在
せず、各々のノードはメッセージに応答してのみアクテ
ィベートされ、各々のノードはそれ自身のクロックを有
し、そして最後に各々のノードによって生成されたタイ
ムスタンプは非減少（その時刻に関して）である。この
配置においては、各々のノードは、それに対して、正確
にシミュレートされた順序によって割当てられた事象を
処理するために、独立機能する。それゆえ、独立した事
象が、それらが異なったシミュレーション時刻に生ずる
ものであっても、異なったノード内で並列に処理され
る。
勿論、時刻付けは、因果律を保ち、メッセージ受信ノー
ドにおいて、時刻Ｔに割当てられた事象がＴより小さい
時刻を有する他の入力方向のメッセージが到達しうる場
合に、シミュレートされないために、必要とされる。こ
のため、ある特定のノードが２つの送出側ノードからメ
ッセージを受信することができる場合には、それが双方
の送出側ノードからメッセージを受信するまでは、シミ
ュレーションを中止するように指示されないというどん
な保証があっても事象をシミュレートすることができな
い。全ての入力からメッセージを受信するのを待つこと
は、実質的にシミュレーションの処理速度を低下させ、
容易に、各々のノードがその前のノードを待機し、結
局、あるノードがそれ自体を待機する状況になるデッド
ロックサイクルに陥ってしまう。
この待ち問題を除くために、多くの人が回復・回避技法
を考案している。シャンディ及びミスラによって提案さ
れた回復技法においては、デッドロックの検出に関し
て、ネットワーク内のプロセッサが、待機中のノードの
うちのどれが、現在のデッドロックに係わりなく自身の
事象を処理できるかを決定するために、メッセージを交
換する。これについては、ケイ・エム・シャンディ（K.
M.Chandy）及びジェイ・ミスラ（J.Misra）らよる、コ
ミュニケーション・オブ・ジ・エイシーエム（Communic
ations of the ACM）誌第24巻第４号（1981年４月）第1
98−206頁の“並列計算シーケンスによる非同期ディス
トリビューテッドシミュレーション”と題された記事に
記載されている。他方、回避技法においては、ある型の
ノードが、他のノードに対する指示がなされていない場
合でも、ある状況下においては、空（ナル）メッセージ
を送出する。この技法によって、各々のノードはそれぞ
れのシミュレーション時刻をより速く進めることができ
る。ジェファーソン（Jefferson）及びソウィツラル（S
owizral）は、1985年カリフォルニア州サンディエゴで
開かれたザ・ソサエティ・オブ・コンピュータ・シミュ
レーション・マルチコンファレンスのディストリビュー
テッドシミュレーション部会における“タイムラップメ
カニズムを用いた高速並列シミュレーション”におい
て、異なった技法を提案したが、そこでは、各々のノー
ドが“各々の責任の下に”自らのシュミレーション時刻
を進めることが許されており、シミュレーションされて
いない事象を生ぜしめるようなメッセージが到着した場
合には、“ロールバック”がなされて、実行されたシミ
ュレーションが実行前の状態に戻される。ノードのロー
ルバックは困難でないかも知れないが、ロールバックさ
れる必要がある、既にシミュレートされた事象が既に他
のノードに対してメッセージを送出してしまったという
事実は当該処理を実質的に非常に複雑なものにしてい
る。このロールバックを実現するために、ジェファーソ
ンらは“反メッセージ”の使用を提案している。この反
メッセージというのは、元の動作を、それがなされる以
前の状態へ戻すような動作をする、という点を除いて、
元のメッセージと同一なメッセージである。
これらの技法のいずれもが最良のものではない。何故な
ら各々が本質的に、全体としてのシミュレーションが適
切に進行するように、過度の計算時間を必要とするから
である。ナルメッセージ法は、ナルメッセージの生成、
送出及び受信に計算資源を費やしてしまう；回復法は、
デッドロックを検出して回復するために計算資源を費や
し、ロールバック法は事象のシミュレーション及び既に
なされた結果を元に戻すために計算資源を費やしてしま
う。
（発明の概要） 実際のシステムにおいては、そのシステムの一部が何か
を行なう時刻及び当該システムの他の部分が、何かがな
されたと理解する時刻との間に必ず遅れが存在すること
を認識することによって、デッドロックを回避し、シミ
ュレーション時刻を効率的に進めるようなシミュレーシ
ョンシステムが実現される。効率の良さは、各々のノー
ドが独立に自らに対する“リスク状態（at risk）”に
ない時間間隔を推定し、その時間間隔内の全ての事象を
シミュレートすることによって達成される。あるノード
に対して時間の一点は、他のノードが当該ノードにおけ
るシミュレーションに対して影響するような事象を割当
てられていない場合、“リスク状態”にない。さらに、
ある時刻に対して割当てられた事象のシミュレーション
をノード間で見出された最小シミュレーション時刻から
始まる所定の時間セグメント（バウンデットラグ）に制
限することによって、“リスク状態”の時間間隔の推定
を、当該ノードのシミュレーションに原理的に影響しう
るノードよりなるサブセットのみに基づいて、なすこと
が可能となる。この簡潔化は、ノード間には遅延が存在
し、その下限は固定されてアプリオリに知ることができ
るという事実に由来する。
あるノードが他のノードに中間ノードを介してのみ影響
を与えるようなシステムのシミュレーションにおいて、
シミュレートされるプロセスの特殊性から、不透明な期
間は、前記中間ノードが、当該ノードから出る特定の経
路がある期間占有されていることを“約束し”、他のノ
ードがこの経路を他のノードに影響を与えるためのコン
ジット（conduit）として用いないことを“約束する”
場合に、経験されうる。このことは、実効的に、占有さ
れている中間経路を用いるノードからの伝達遅延を増大
し、その結果、“リスク状態に”ないバウンデッドラグ
（bounded lag）内のシミュレーション時間に対する許
容度を大きくする。
（実施例の説明） 既に示されたように、従来技術に係るディストリビュー
テッドシミュレーションシステムの主要な問題点の１つ
は、実際のサブシステム間の通信に必ず遅延が存在す
る、と言う事実を認識してそれを利用する、ということ
が欠如していることである。本発明は、以下に詳細に示
すように、この固有の遅延を有効に用いている。
第１図は、本発明の原理の理解を助けるための説明を図
によって示したものである。ここでは、縦の線21、22、
23、24、25、26及び27は、７つのシミュレーションノー
ド及びそれらのシミュレーション時刻線を示したもので
ある（時刻は上方に進んでいる）。これらの線に沿った
円（30−43）は、処理されたあるいは処理される（すな
わち、シミュレートされる）ように割当てられた事象を
表わしている。これらの事象は、元のノードあるいは他
のノードの値あるいは状態の変化、すなわち他の事象、
を引起こしうる。以下の議論のために、ノード24が関心
を持たれているノードであると仮定するが、ノード24に
よってなされる考慮は、同時に他の全てのノードによっ
てなされることに留意されたい。
線24と他の線との間の水平距離は、ノード24の値あるい
は状態に影響を与えうる他のノードにおける事象に対す
る時間遅延を表わしている。従って、ノード21で時刻T1
に処理される事象30は、第１図に示されているように、
T2以後の時刻に割当てられたノード24における事象40を
生ぜしめる。T1とT2との間隔は、線24及び21との間の遅
延（線間の水平距離）に等しい。
第１図に示した事象は、２つの群に分けられる；既にシ
ミュレートされたもの（×を付けられたもの）とこれか
らシミュレートされるもの（×のないもの）である。既
にシミュレートされた事象は、シミュレーションに関し
ては考慮される必要がない。何故なら、それらの影響
は、既に、シミュレートされていない事象によって、表
現されているからである（例えば、事象30は事象40を引
起こす；前者は既にシミュレートされたものであり、後
者は処理のために考慮さるべきものである）。
これからシミュレートされるべき事象（33−34）の中
で、第１図においては事象33が全てのノードのうちで時
間的に最も早いものである。この場合は、事象33の時刻
がシステムのシミュレーション時刻の現時点での“フロ
アタイム”を形成している。このフロアは第１図におい
ては破線45で示している。本発明の原理に従って、フロ
アシミュレーションタイムより始まる時間間隔が選択さ
れて考慮される。この時間間隔−以下、バウンデッドラ
グインターバルと呼称する−は、システムのノード数、
シミュレートさるべき事象数及び使用されているプロセ
ッサの計算能力を考慮するのに便利な時間間隔である。
このバウンデッドラグインターバル内に割当てられた全
ての事象は、当該バウンデッドラグインターバル内に割
当てられた他のノードにおける事象によって、それらの
ノードが、影響を被る側のノード24からの時間距離が所
定のバウンデッドラグインターバル以内である場合にの
み、影響を受ける。第１図においては、バウンデッドラ
グインターバルは破線46のところで終了する；そして図
示されているように、ノード24に対して影響を与える可
能性を有するために考慮される必要があるノードは、ノ
ード22、23、25及び26である。ノード21及び27は当該バ
ウンデッドラグインターバルの外部にあり、それらの当
該バウンデッドラグインターバル内に（あるいはその外
部に）割当られた事象は考慮される必要がない。
ノード24に対する影響を詳細に考慮する過程において、
次に割当られた事象の時刻を考慮して、考慮さるべき事
象数を低減することが可能である。例えば、第１図に示
した具体例においては、次に割当てられた事象は事象35
であり、図示されているように、考慮される必要がある
ノードはノード23及び25のみである。
事象35がシミュレートされるべきか否かを決定する場
合、事象34のみが事象35に対して影響を与えうるのに充
分な位以前に割当られている。この事象は解析されて、
それが事象35に対して影響を与えないことが決定された
場合には、事象35がシミュレートされる。その代わり
に、事象34の影響が原理的にありうるために、事象35の
処理を中止することがより効率的であると証明される場
合もありうる。以下の記述においては、この後者の場合
を取り上げる。何故なら、そのために事象34が何をなす
かを推定するプロセスが省略されるからである。
第２図は、同時事象シミュレータのブロック図を示した
ものである。このシミュレータは、通信共有処理ネット
ワーク52に対して接続されたノードコントローラ51より
なる。ネットワーク52は、通信及び同期機能を実行し、
さらに、ある場合には、全体のシステムで必要とされる
計算の一部を実行する。ノードコントローラは、互いに
同一あるいは同一でない、従来技術に係るプログラムス
トア式のコンピュータによって実現される。第１図に示
したノードに対応する各々のノードコントローラは、被
シミュレートシステムの所定のサブシステムをシミュレ
ートする責任を有している。各々のコントローラCiは事
象リストΠｉを有し、それは、割当てられた事象のシミ
ュレーション時刻に厳格に従ってリスト中の事象をシミ
ュレートすることによって実行される。ここで、前記バ
ウンデッドラグインターバルは選択的に固定されてお
り、所定のバウンデッドラグインターバルに一致して各
々のコントローラ51は、それが、事象が割当てられてい
るかを決定するために、相互作用しなければならないプ
ロセッサを認識していることに留意されたい。事象のシ
ミュレーションが可能となるためのプロセスは、例えば
第３図に示した流れ図のような、本発明の原理に係る方
法によって、実行される。
第３図に記述されたプロセスは、ブロック100からブロ
ック140までの反復の形で実行される。ブロック100は、
流れ制御ブロックである。ここでは、シミュレーション
フロアタイムTfloorがシミュレーション終了時刻Tendよ
り小さいか否かがテストされる。Tfloor＜Tendである限
り、シミュレーションは継続され、ブロック110へ進
む。TfloorがTendに到達あるいはそれを超過した場合に
は、シミュレーションが終了する。ブロック110は各々
の反復毎に、シミュレートされたシステムのシミュレー
ションフロアタイムを決定する。すなわち、ブロックは
110は、シミュレートさるべきコントローラ51（Ci）の
事象リスト（Πｉ）中に分布した、割当てられた事象時
刻の中から最小のものを決定する。数学的に表現すれ
ば、ブロック110はシミュレーションフロアタイムを、
式 によって決定する。ここで、Ｎはノードコントローラ51
の総数、Tiは、事象リストΠｉにおける事象ｅ′の中
で、最も早い時刻に割当てられた事象eiの事象時刻、す
なわち である。ブロック110は、各々のコントローラに、（ネ
ットワーク52を通じて）他の全てのコントローラに対し
て自身のTiを知らしめ、Tfloorを規定する最小のTiを自
ら推定させることによって、各々のコントローラで実行
される。あるいは、通信共有処理ネットワーク52内で、
コントローラ51に自身のTiの値をネットワーク52に対し
て送出させ、ネットワーク52に最小のTiを選択させてそ
れをTfloorとしてコントローラに返送させることによっ
ても実行されうる。
Tfloorが設定され、当該システムにおけるあるコントロ
ーラが通信し合わなければならない隣接コントローラの
数を制限するバウンデットラグインターバルＢを知るこ
とによって、ブロック120に従って、各々のコントロー
ラは自身の最も早い“リスクの状態”時刻を決定する。
これは、ネットワーク52が、要求されているように、Ti
情報を隣接コントローラに分配し、各々のコントローラ
Ciが当該Ti情報から“リスク状態”境界点αｉを推定す
ることによって実現される。この“リスク状態”点と
は、隣接したコントローラ自身によって割当てられた事
象あるいは当該コントーラ自身の事象からの応答（リフ
レクション）に基づく、隣接したコントローラにおける
変化が注目しているコントローラによってシミュレート
されるヒストリーに対して影響を与えうる、最も早い時
刻として規定される。これは次式によって表現される： コントローラCiにおけるシミュレーション時刻におい
て、それを超過した時刻のシミュレーションは“リスク
状態”にあることを規定する点に対応するαｉの値が決
定されると、ブロック130において、プロセッサCiは、
αｉ以前の時刻に割当てられた全てあるいはそのうちの
いくつかの事象をシミュレートする。ブロック140にお
いては、時刻Tiが事象のシミュレーションに伴って進め
られ、シミュレートされた事象は、Πｉから削除され
る。同時に、事象のシミュレーションが進むにつれて新
たな事象が割当てられ、それらの事象がネットワーク52
に送出されて適切なノードコントローラに対して伝送さ
れる。同様に、事象の実行が阻止された場合には、当該
情報がネットワーク52に対して送出され、その後に適切
なノードコントローラに対して事象リストの修正のため
に送出される。
以下に、第１図に示した例の実行の様子を示す。ここで
は簡単のために、状態がスタティックである、すなわ
ち、第１図に示された事象のいずれもがキャンセルされ
ることなく、かつ未知の事象が割当てられることはな
い、と仮定する。事象30、31及び32がシミュレートされ
た後（×を付けた円によって表わされている）、全ての
ノードコントローラは自身の最も早い事象時刻Tiをネッ
トワーク52に対して通信し、そこで、破線45に対応す
る。Tfloorが推定される。ノード24に関しては、破線45
と破線46との間の距離として規定されるバウンデッドラ
グインターバルによって、ノード22−26のみが考慮され
るべきであることが規定される。この考慮の間に、ノー
ド24は、ノード25に割当てられた事象34が“リスク状
態”境界点50を規定することを見出す。ノードコントロ
ーラ24においては、Tfloorから点50の間に割当てられた
事象が存在しないので、シミュレーションにおける前進
はない。同時に、ノードコントローラ22が事象33をシミ
ュレートし（何故なら、それがTfloorに位置し、他の事
象がそれに対して影響を与えないからである）、ノード
25が事象34をシミュレートする。ノード26あるいは24
（最近接ノード）には事象34以前の時刻に割当てられた
事象がないので何もなされない。ノード27は事象36をシ
ミュレートするはずであるが、これは明らかではない。
何故なら第１図はノードコントローラ27の全ての隣接コ
ントローラを示しているのではないからである。
事象33、34及び36がシミュレートされてそれぞれ対応す
る事象リストから削除されると、次の反復においては、
Tfloorが事象37の時刻にまで引上げられる（さらに、対
応して、バウンデッドラグインターバルの終了時刻まで
引上げられる。この終了時刻はTfloor＋Ｂである）。こ
のTfloorの新しい値に対してはノード24の、“リスク状
態”境界点は点49であり（ノード23の事象39によって規
定される）新たな“リスク状態”点に従って事象35及び
40の双方がノードコントローラ24内でシミュレートされ
る。このことにより、第１図に示された、ノードコント
ローラ24における事象のシミュレーションは終了する。
同時に、ノード23において事象39が、ノード27において
事象37がそれぞれシミュレートされるが、ノード26の事
象38はシミュレートされない。何故なら、それはノード
27の事象37の位置によって規定された、ノード26の“リ
スク状態”の点を越えているからである。続いてTfloor
は事象38の時刻に移り、事象のシミュレートが続行され
る。
上記の記述は、あるノードの他のノードに対する直接的
な影響に関して、“リスク状態”境界点の推定に力点を
おいたものである。しかしながら、多くの実際のシステ
ムのおいては、あるサブシステムが他のサブシステムに
対して間接的に、すなわち他のサブシステムを通じて、
影響を与える場合が多くある。この状況は、中間のノー
ドが占有されていて一般に使用不能である、あるいはあ
るノードに対してのみ応答して他のノードに対しては応
答しないというような可能性を生じる。いずれの場合に
おいても、あるノードＡから中間ノードＢを通じて他の
ノードＣまでの時間遅延が、ＡからＢ及びＢからＣへの
遅延の和よりも非常に長くなる状況が生じうる。以下、
この付加的な遅延を、不透明期間と呼称することにす
る。不透明期間は“リスク状態”境界点を前方に押しや
る能力を有し、それゆえ、この能力をαｉの推定におい
て考慮することは有益である。そのような考慮は、αｉ
を以下に示すように反復法によって推定することによっ
て達成されうる。
1:▲α0 i▼＝＋∞；▲β0 i▼＝Ti;k＝０とする、 2:同期をとる、 4:▲αk+1 i▼＝min｛▲αk i▼，▲βk+1 i▼｝を推定、 5:同期をとる、 7:A≦Tflood＋Ｂである場合には、ｋに１を加算して段
階３に戻る。
ここで、neighbors（ｉ）はノードｉと直接通信するノ
ードを示している。補助変数▲βk i▼は、事象がｋ個の
リンクを横断した後にノードｉに対して影響を与える最
も早い時刻の推定を示している。この反復試験は、バウ
ンデットラグインターバルＢの値に依存して、比較的少
ない反復回数で満たされることが示されうる。不透明期
間を考慮に入れると、βの推定は次式のように増加させ
られる： ここで、OPjiは、ノードｉの方向の、ノードｊにおける
不透明期間の終了時刻（通信不能が解除される時刻）で
ある。
ある状況においては、サブシステム間の遅延が非常に小
さく、不透明期間があらかじめ定まっている可能性があ
る。そのようなシステムにおいては、各々のαｉの値は
ブロックｉに関する不透明期間の最小値を計算すること
によって求められる。すなわち、 各反復毎に、Tfloorの値が増加するのが観測される。何
故なら、その値を決定する事象は常にシミュレートされ
うるからである。しかしながら、Tfloorの動きは、ノー
ド及び割当てられた事象がどの程度の間隔を有して配置
されているかによって影響される。他の観測されうるこ
との１つは、上述の手続きが、あるノードコントローラ
においてある事象がシミュレートされるべき割当てられ
る場合には、それが必ず（適切な遅延の後に）隣接する
コントローラに影響を与える、という仮定がなされる、
という意味で、非常に控え目であるということである。
しかしながら、実際のシステムにおいては、システムの
一部が隣接するサブシステムに対して何等影響を与える
ことなく多くの動作をなす、あるいは単一のもしくはご
く小数の隣接サブシステムのみに影響を与える、という
場合がありうる。シミュレートされるべく割当てられた
事象が隣接ノードに影響を与えない、という情報は、多
くの事象を同時にシミュレートする（アイドリング状態
にあるノードコントローラが殆どない）ために利用され
る。ことことは、各々のリストに割当てられた最も早期
の事象のTiのみでなく、それが隣接ノードに及ぼす影響
をも交信しあうことによって実現されうる。実際、各々
のリストは、最も早期に割当てられた事象以上のものを
送出することができる。もちろん従事者がなさねばなら
ない設計決定は、より少ない反復でかつより複雑な推定
が経済的に正当化されうるか否かである。
第４図は、ノードコントローラの実現方法の１つを示し
たブロック図である。この具体例は、あるサブシステム
における変化と、その変化の他のサブシステムに対する
影響との間の遅延がわずかではない場合の（補助変数β
を用いた）αの推定に対する反復法の利用に関するもの
であるが、他のαｉの計算の実現方法が実質的に以下に
示すものと同等であることが、当業者には理解されうる
ことに留意されたい。さらに、第２図において、ノード
コントローラ51が複数のコントローラのうちの１つとし
て示されているが、そのような複数性は、充分な計算能
力を有する単一のコンピュータによっても実現されうる
ことに留意されたい。
第４図において、ステートレジスタ56は、シミュレート
されているサブシステムの現在の状態を規定し、事象リ
スト53はシミュレートさるべく割当てられた事象を規定
する。プロセッサ54は事象シミュレーションのプロセッ
サであり、ステートレジスタ56、事象リスト53及びレジ
スタ58に応答する。レジスタ58はαレジスタであり、そ
の名称が示す通り、当該コントローラαの値をストアし
ている。αの値及び事象リストの最小部の事象に割当て
られた時刻に基づき、プロセッサ54はサブシステムの状
態に応じて事象のシミュレーションを行ない、サブシス
テムの新たな状態及びある場合には新たな事象を生成す
る。新たな状態はレジスタ56にストアされ、当該コント
ローラに新たに割当てられた事象はライン61によって事
象リスト53にストアされ、他のコントローラに影響を及
ぼす事象はライン62によって送出される。他のコントロ
ーラで生成された、当該コントローラに影響を及ぼしう
る事象は、ライン63によって受信されてプロセッサ54を
通じて事象リスト53にストアされる。
プロセッサ54は事象シミュレーションプロセッサである
が、プロセッサ55は同期化プロセッサである。プロセッ
サ54は、第４図においては独立したプロセッサとして示
されているが、実際には単一のプロセッサがプロセッサ
54及びプロセッサ55の機能を兼ねることができる。プロ
セッサ55は、事象リスト53から、リスト53内の事象に割
当てられたシミュレーション時刻のうち、最も早い時刻
に関する情報を受信する。さらにプロセッサ55は、ライ
ン64を通じて他のコントローラに情報を送出し、ライン
65を通じて他の関連したノードから、同様の情報を受信
する。これらの情報より、プロセッサ55はTfloorの値を
設定し、その値をレジスタ57にストアする。さらに、プ
ロセッサ55は、隣接するコントローラ（その変化が直接
現在考えているコントローラに影響を与えるコントロー
ラ）からのβｊ情報をライン66を通じて受信し、自身の
βｊ情報をライン67を通じて送出する。Tfloor及び他の
入力情報を用いて、プロセッサ55は反復計算を行ない▲
βk i▼及び▲αk i▼の値を生成する。これらの値はプロ
セッサ55によってそれぞれレジスタ57及びレジスタ58に
ストアされる。
以上の記述は、本発明の原理を説明するためのものであ
り、上記のものからの変更を含む、他のインプリメンテ
ーション及び具体例が考えられうるが、それらは全て本
発明の原理に係るものである。例えば、上記のものは、
Tfloorの計算をプロセッサ55に割当てている。しかしな
がら、第２図の共有処理ネットワークに計算手段を含ま
せて、Tfloorを計算させて種々のノードコントローラに
分配させることが望ましいであろう。
【図面の簡単な説明】
第１図は、事象と当該事象の他の事象に与える影響との
間に遅延があると認識されているようなマルチプロセッ
サ環境において処理される事象の、タイミング相互関係
を示す図； 第２図は、本発明に係る、事象をシミュレートするため
のマルチプロセッサ配置のブロック図を示した図； 第３図は、事象のシミュレート過程において、第２図に
示した個々のプロセッサで実行される段階を記述した流
れ図；及び 第４図は、第２図に示したノードコントローラの１つの
具体例を示した図である。 21-27……シミュレーションノード及びそのシミュレー
ション時刻線 30-43……事象 45……フロアタイム 50……“リスク状態”境界点 51……ノードコントローラ 52……通信共有処理ネットワーク 53……事象リスト 54……事象プロセッサ 55……同期化プロセッサ 56……ステートレジスタ 57……Tfloorレジスタ 58……αレジスタ 59……βレジスタ 61-68……ライン 100……シミュレーション時刻が終了時刻以下であるか
？ 110……Tfloorを見出す 120……“リスク状態”に最も早い時刻を推定する 130……“リスク状態”時刻以前の事象をシミュレート
する 140……事象の設定及び／あるいは取消しを行ない、シ
ミュレート済みの事象をリストから削除する

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】相互作用するサブシステムを有し、サブシ
    ステムのうちの１つに発生する変化とその変化の他のサ
    ブシステムに対する影響との間に既知の最小遅延が存在
    するシステムの振舞いをシミュレートする方法におい
    て、 各サブシステムにおけるシミュレーション時刻において
    発生し、シミュレートすべき事象のシミュレーション時
    刻のうちの最も早いシミュレーション時刻から所定時間
    内に入るシミュレーション時刻を有する事象に限定され
    た事象をシミュレートする複数のシミュレーションステ
    ップからなることを特徴とするシミュレーション方法。
  2. 【請求項２】前記シミュレーションステップの後に、シ
    ミュレーション時刻における前記所定時間を進めるステ
    ップが実行されることを特徴とする請求項１の方法。
  3. 【請求項３】前記シミュレーションステップが、同時に
    複数の事象のシミュレーションを行うことを特徴とする
    請求項１の方法。
  4. 【請求項４】前記シミュレーションステップの前に、そ
    れ以前のシミュレーションステップに応じて、サブシス
    テムのサブセットの状態またはそれらのサブシステムに
    おいて生じた変化に基づいて、割り当てられた事象をシ
    ミュレートすべきか否かを評価するステップを有するこ
    とを特徴とする請求項１の方法。
  5. 【請求項５】前記サブセットに属するサブシステムが、
    前記所定時間のシミュレーション時間幅に依存すること
    を特徴とする請求項４の方法。
  6. 【請求項６】前記サブセットが、前記所定時間の時間幅
    および前記サブシステム間の前記遅延によって制御され
    ることを特徴とする請求項４の方法。
  7. 【請求項７】前記サブセットは、遅延が前記所定時間以
    内であるサブシステムからなることを特徴とする請求項
    ４の方法。
  8. 【請求項８】前記評価ステップがαの値を計算し、前記
    シミュレーションステップが、α以下のシミュレーショ
    ン時刻を有する事象をシミュレートすることを特徴とす
    る請求項４の方法。
  9. 【請求項９】サブシステムｉに対する前記αであるαｉ
    は、ｄ（j,i）をサブシステムｊで生じた変化とシステ
    ムｉへのその影響との間の前記遅延とし、Tjをサブシス
    テムｊにおけるシミュレートすべき事象のうちの最も早
    い時刻を有するもののシミュレート時刻とした場合に、 で与えられることを特徴とする請求項８の方法。
  10. 【請求項１０】前記評価ステップは、１つのサブシステ
    ムにおける変化の影響が他のサブシステムを通して伝達
    することを阻止する条件の考慮を含むことを特徴とする
    請求項４の方法。
  11. 【請求項１１】前記評価ステップがαの値を計算し、前
    記シミュレーションステップがα以下のシミュレーショ
    ン時刻を有する事象をシミュレートし、サブシステムｉ
    に対するαの値であるαｉが以下のステップに従う反復
    における最終値▲αk i▼であることを特徴とする請求項
    ４の方法。 1:▲α0 i▼＝＋∞，▲β0 i▼＝Ti,k＝０とおく。 2:同期をとる。 4:▲αk+1 i▼＝min｛▲αk i▼，▲βk+1 i▼｝を計算す
    る。 5:同期をとる。 Ａの値をすべてのノードへ送出する。 7:ATfloor＋Ｂの場合にはｋをインクリメントしてス
    テップ３に戻る。 ここで、Tiはサブシステムｉにおける最も早いシミュレ
    ーション時刻を有する事象のシミュレーション時刻、▲
    βk i▼はｋ回目の反復における補助変数の値、そしてｄ
    （j,i）は、サブシステムｊで生じた変化と、サブシス
    テムｉへのその影響との間の前記遅延である。
  12. 【請求項１２】前記評価ステップがαの値を計算し、前
    記シミュレーションステップがα以下のシミュレーショ
    ン時刻を有する事象をシミュレートし、サブシステムｉ
    に対するαの値αｉが以下のステップに従う反復におけ
    る最終値▲αk i▼であることを特徴とする請求項４の方
    法。 1:▲α0 i▼＝＋∞，▲β0 i▼＝Ti,k＝０とおく。 2:同期をとる。 4:▲αk+1 i▼＝min｛▲αk i▼，▲βk+1 i▼｝を計算す
    る。 5:同期をとる。 Ａの値をすべてのノードへ送出する。 7:ATfloor＋Ｂの場合にはｋをインクリメントしてス
    テップ３に戻る。 ここで、Tiはサブシステムｉにおける最も早いシミュレ
    ーション時刻を有する事象のシミュレーション時刻、▲
    βk i▼はｋ回目の反復における補助変数の値、そしてｄ
    （j,i）は、サブシステムｊで生じた変化と、サブシス
    テムｉへのその影響との間の前記遅延、そしてopjiは、
    サブシステムｊのサブシステムｉの方向に関する不透明
    期間である。
  13. 【請求項１３】前記評価ステップがαの値を計算し、前
    記シミュレーションステップがα以下のシミュレーショ
    ン時刻を有する事象をシミュレートし、opjiをサブシス
    テムｊのサブシステムｉ方向に関する不透明期間とする
    とき、サブシステムｉに対するαの値αｉが、 に等しいことを特徴とする請求項４の方法。
  14. 【請求項１４】相互作用する複数のサブシステムを有す
    るシステムの離散事象シミュレーションを実行し、複数
    のブロックとコントローラシステムとからなるシステム
    において、 各ブロックは、所定のサブシステムをシミュレートし、
    当該所定サブシスシテムに関する事象リストと当該所定
    サブシステムの状態に関する情報と評価値αとを保持す
    る手段を有し、この評価値αは、状態レジスタの情報お
    よび前記事象リスト中の事象を含む修正パラメータが隣
    接するサブシステムによって修正されうる最も早いシミ
    ュレーション時刻の評価値であり、 コントローラシステムは、Tfloorを前記複数のブロック
    によってシミュレートすべきとして割り当てられた事象
    の最終事象時刻として、Tfloorおよびαによって規定さ
    れる前記事象リスト内の事象のシミュレーションの実行
    および前記Tfloorおよびαの値の再評価を反復して行う
    ことを特徴とするシミュレーションシステム。
  15. 【請求項１５】前記コントローラシステムが、前記ブロ
    ックと交信する相互接続された複数のコントローラを有
    し、各コントローラが前記事象リストにおける事象のシ
    ミュレーションおよび前記αの値の再評価を反復して行
    なうことを特徴とする請求項14のシミュレーションシス
    テム。
  16. 【請求項１６】前記コントローラシステムは、 関連した事象リストと、状態情報を保持する手段と、前
    記所定サブシステムに直接影響を及ぼすかまたは当該所
    定サブシステムから影響を及ぼされるサブシステムをシ
    ミュレートするブロックである隣接ブロックとに接続さ
    れ、前記関連した事象リスト内の事象のシミュレーショ
    ンを実行し、この事象のシミュレーションに応じて、前
    記関連した事象リストおよび前記隣接ブロックの事象リ
    ストを修正する、各ブロックに関連した事象評価プロセ
    ッサと、 前記各ブロックに関連し、関連した事象リストおよびび
    αの値を保持する手段に接続された、前記αの値を生成
    する同期化プロセッサと、 複数の事象評価プロセッサおよび同期化プロセッサを相
    互接続する手段とを有することを特徴とする請求項14の
    シミュレーションシステム。
  17. 【請求項１７】Tjをサブシステムｊにおける最も早いシ
    ミュレーション時刻を有する事象のシミュレーション時
    刻とするとき、前記同期化プロセッサは、前記サブシス
    テムの所定のサブセットからのTjの値に基づいてαの値
    を生成することを特徴とする請求項16のシミュレーショ
    ンシステム。
  18. 【請求項１８】各同期化プロセッサは、隣接ブロックに
    おける可能的変化の考慮に基づいて、自己のブロックに
    対するαの値を生成することを特徴とする請求項16のシ
    ミュレーションシステム。
  19. 【請求項１９】前記考慮が反復的であることを特徴とす
    る請求項18のシミュレーションシステム。
  20. 【請求項２０】前記考慮が不透明期間を考慮するもので
    あることを特徴とする請求項19のシミュレーションシス
    テム。
  21. 【請求項２１】各同期化プロセッサは、隣接ブロックの
    不透明期間の考慮に基づいて、自己のブロックに対する
    αの値を生成することを特徴とする請求項16のシミュレ
    ーションシステム。
  22. 【請求項２２】前記コントローラシステムは、 前記ブロックと交信し、それぞれが前記事象リスト内の
    事象のシミュレーションおよびαの値の再評価を反復し
    て行う、複数のコントローラと、 それらのコントローラを相互接続する手段とからなるこ
    とを特徴とする請求項14のシミュレーションシステム。
  23. 【請求項２３】前記相互接続手段は、Tiを前記事象リス
    トにおけるシミュレートすべき事象の最も早いシミュレ
    ート時刻を有するもののシミュレート時刻とするとき、
    各事象リストからTiを受信し、Tiの最小値であるTfloor
    を生成し、このTfloorを各コントローラに返送すること
    を特徴とする請求項22のシミュレーションシステム。
  24. 【請求項２４】Tfloorを、事象リスト内のシミュレート
    すべき事象のうちの最も早いシミュレーション時刻と
    し、αを、状態レジスタの情報または前記事象リスト中
    の事象が隣接するサブシステムによって修正される最も
    早いシミュレーション時刻の評価値とし、βを、αの評
    価に用いられる補助評価値であるとして、 各ブロックが、所定のサブシステムをシミュレートし、
    この所定サブシステムに関連した事象リストとこの所定
    サブシステムのTfloor、α、βおよび状態に関する情報
    を記憶するレジスタとを有している、シミュレートされ
    る相互作用するサブシステムの数と同数の複数のブロッ
    クと、 前記複数のブロックを相互接続する手段と、 関連した事象リストと、状態レジスタと、前記所定サブ
    システムに直接影響を及ぼすかまたは当該所定サブシス
    テムから影響を及ぼされるサブシステムをシミュレート
    するブロックである隣接ブロックとに接続され、前記関
    連した事象リスト内の事象のシミュレーションを実行
    し、この事象のシミュレーションに応じて、前記関連し
    た事象リストおよび前記隣接ブロックの事象リストを修
    正する、各ブロックに関連した事象処理コントローラ
    と、 関連した事象リストと、Tfloor、αおよびびβのレジス
    タと、前記相互接続手段とに接続され、Tfloor、αおよ
    びβのレジスタの値を生成する同期化コントローラとか
    らなることを特徴とする離散事象シミュレーションを実
    行するシステム。
  25. 【請求項２５】Tfloorを、事象リスト内のシミュレート
    すべき事象のうちの最も早いシミュレーション時刻と
    し、αを、状態レジスタの情報または前記事象リスト中
    の事象が隣接するサブシステムによって修正される最も
    早いシミュレーション時刻の評価値として、 各ブロックが、所定のサブシステムをシミュレートし、
    この所定サブシステムに関連した事象リストとこの所定
    サブシステムのTfloor、α、および状態に関する情報を
    記憶するレジスタとを有している、シミュレートされる
    相互作用するサブシステムの数と同数の複数のブロック
    と、 前記複数のブロックを相互接続する手段と、 関連した事象リストと、状態レジスタと、前記ブロック
    のサブセットに接続され、前記関連した事象リスト内の
    事象のシミュレーションを実行し、この事象のシミュレ
    ーションに応じて、前記関連した事象リストおよび前記
    隣接ブロックの事象リストを修正する、各ブロックに関
    連した事象処理コントローラと、 関連した事象リストと、Tfloorおよびαのレジスタと、
    前記相互接続手段とに接続され、Tfloorおよびαのレジ
    スタの値を生成する同期化コントローラとからなること
    を特徴とする離散事象シミュレーションを実行するシス
    テム。
JP27105688A 1987-10-28 1988-10-28 シュミレーション方法及びそのシステム Expired - Fee Related JPH0697451B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US114369 1987-10-28
US07/114,369 US4901260A (en) 1987-10-28 1987-10-28 Bounded lag distributed discrete event simulation method and apparatus

Publications (2)

Publication Number Publication Date
JPH01155462A JPH01155462A (ja) 1989-06-19
JPH0697451B2 true JPH0697451B2 (ja) 1994-11-30

Family

ID=22354804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27105688A Expired - Fee Related JPH0697451B2 (ja) 1987-10-28 1988-10-28 シュミレーション方法及びそのシステム

Country Status (6)

Country Link
US (1) US4901260A (ja)
EP (1) EP0314370B1 (ja)
JP (1) JPH0697451B2 (ja)
CA (1) CA1294046C (ja)
DE (1) DE3854935T2 (ja)
IL (1) IL88146A (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3721719A1 (de) * 1987-07-01 1989-01-12 Lawrenz Wolfhard Verfahren zur pruefung eines netzwerkaufbaus
JP2583949B2 (ja) * 1988-03-10 1997-02-19 松下電器産業株式会社 論理シミュレーション方法と論理シミュレーション装置
GB8812849D0 (en) * 1988-05-31 1988-07-06 Int Computers Ltd Logic simulator
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5369593A (en) 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5161115A (en) * 1989-09-12 1992-11-03 Kabushiki Kaisha Toshiba System test apparatus for verifying operability
US5081601A (en) * 1989-09-22 1992-01-14 Lsi Logic Corporation System for combining independently clocked simulators
US5375074A (en) * 1990-01-23 1994-12-20 At&T Corp. Unboundedly parallel simulations
US5436846A (en) * 1990-05-29 1995-07-25 Grumman Aerospace Corporation Method of facilitating construction of a microwave system by appropriate measurements or determination of parameters of selected individual microwave components to obtain overall system power response
US7373587B1 (en) * 1990-06-25 2008-05-13 Barstow David R Representing sub-events with physical exertion actions
WO1992000654A1 (en) * 1990-06-25 1992-01-09 Barstow David R A method for encoding and broadcasting information about live events using computer simulation and pattern matching techniques
JPH0464164A (ja) * 1990-07-03 1992-02-28 Internatl Business Mach Corp <Ibm> シミユレーシヨン方法及び装置
US5272651A (en) * 1990-12-24 1993-12-21 Vlsi Technology, Inc. Circuit simulation system with wake-up latency
JP2610216B2 (ja) * 1991-02-01 1997-05-14 ディジタル イクイプメント コーポレイション 従来のコンピュータを使用してマルチドメイン及び多次元の同時シュミレーションを行う方法
JPH05216712A (ja) * 1991-10-23 1993-08-27 Internatl Business Mach Corp <Ibm> コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ
US5794005A (en) * 1992-01-21 1998-08-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Synchronous parallel emulation and discrete event simulation system with self-contained simulation objects and active event objects
US5633812A (en) * 1992-09-29 1997-05-27 International Business Machines Corporation Fault simulation of testing for board circuit failures
US5913051A (en) * 1992-10-09 1999-06-15 Texas Instruments Incorporated Method of simultaneous simulation of a complex system comprised of objects having structure state and parameter information
US5566097A (en) * 1993-03-05 1996-10-15 International Business Machines Corporation System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US6363518B1 (en) * 1993-11-04 2002-03-26 Cadence Design Systems, Inc. Automated positioning of relative instances along a given dimension
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
GB2338325B (en) * 1994-10-03 2000-02-09 Univ Westminster Data processing method and apparatus for parallel discrete event simulation
US5617342A (en) * 1994-11-14 1997-04-01 Elazouni; Ashraf M. Discrete-event simulation-based method for staffing highway maintenance crews
US6058252A (en) * 1995-01-19 2000-05-02 Synopsys, Inc. System and method for generating effective layout constraints for a circuit design or the like
US6053948A (en) * 1995-06-07 2000-04-25 Synopsys, Inc. Method and apparatus using a memory model
US5684724A (en) * 1995-08-30 1997-11-04 Sun Microsystems, Inc. Flashback simulator
US5809283A (en) * 1995-09-29 1998-09-15 Synopsys, Inc. Simulator for simulating systems including mixed triggers
US5784593A (en) * 1995-09-29 1998-07-21 Synopsys, Inc. Simulator including process levelization
JP2927232B2 (ja) * 1996-01-29 1999-07-28 富士ゼロックス株式会社 分散シミュレーション装置および分散シミュレーション方法
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6195628B1 (en) 1997-03-13 2001-02-27 International Business Machines Corporation Waveform manipulation in time warp simulation
US5850538A (en) * 1997-04-23 1998-12-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Priority queues for computer simulations
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6031987A (en) * 1997-05-06 2000-02-29 At&T Optimistic distributed simulation based on transitive dependency tracking
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US6059835A (en) * 1997-06-13 2000-05-09 International Business Machines Corporation Performance evaluation of processor operation using trace pre-processing
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6278963B1 (en) 1997-07-01 2001-08-21 Opnet Technologies, Inc. System architecture for distribution of discrete-event simulations
JP2002509629A (ja) * 1997-07-01 2002-03-26 オプネット テクノロジーズ インコーポレイテッド 離散イベントシミュレーションを分散するシステムアーキテクチャ
JP3162006B2 (ja) 1997-11-10 2001-04-25 核燃料サイクル開発機構 抽出系のシミュレーション方法
JP3746371B2 (ja) * 1998-04-09 2006-02-15 株式会社日立製作所 性能シミュレーション方法
US6356862B2 (en) * 1998-09-24 2002-03-12 Brian Bailey Hardware and software co-verification employing deferred synchronization
DE19921128A1 (de) * 1999-05-07 2000-11-23 Vrije Universiteit Brussel Bru Verfahren zum Erzeugen von zielsystemspezifischen Programmcodes, Simulationsverfahren sowie Hardwarekonfiguration
US7257526B1 (en) * 2000-04-05 2007-08-14 Lucent Technologies Inc. Discrete event parallel simulation
US20020133325A1 (en) * 2001-02-09 2002-09-19 Hoare Raymond R. Discrete event simulator
US7219047B2 (en) * 2001-03-29 2007-05-15 Opnet Technologies, Inc. Simulation with convergence-detection skip-ahead
US7315805B2 (en) * 2004-02-05 2008-01-01 Raytheon Company Operations and support discrete event stimulation system and method
US7502725B2 (en) * 2004-04-29 2009-03-10 International Business Machines Corporation Method, system and computer program product for register management in a simulation environment
US20070130219A1 (en) * 2005-11-08 2007-06-07 Microsoft Corporation Traversing runtime spanning trees
US20080270213A1 (en) * 2007-04-24 2008-10-30 Athena Christodoulou Process risk estimation indication
JP5251586B2 (ja) * 2009-02-19 2013-07-31 富士通セミコンダクター株式会社 検証支援プログラム、検証支援装置および検証支援方法
WO2018054465A1 (de) * 2016-09-22 2018-03-29 Siemens Aktiengesellschaft Verfahren und vorrichtungen zur synchronisierten simulation und emulation von automatisierten produktionsanlagen
DE102018111851A1 (de) * 2018-05-17 2019-11-21 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zur ereignisbasierten Simulation eines Systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
JPS59119466A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd ハ−ドウエア論理シミユレ−タのユニツト間交信方式
JPS59163645A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd 機能シミユレ−シヨン方法
GB8309692D0 (en) * 1983-04-09 1983-05-11 Int Computers Ltd Verifying design of digital electronic systems
US4636967A (en) * 1983-10-24 1987-01-13 Honeywell Inc. Monitor circuit
US4751637A (en) * 1984-03-28 1988-06-14 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
DE3445030A1 (de) * 1984-12-11 1986-06-19 Philips Patentverwaltung Gmbh, 2000 Hamburg Verkehrssimulationseinrichtung zum testen von vermittlungsanlagen unter beruecksichtigung der teilnehmer-system-interaktion
JPS61237162A (ja) * 1985-04-15 1986-10-22 Mitsubishi Electric Corp イベントシミユレ−シヨン方式

Also Published As

Publication number Publication date
CA1294046C (en) 1992-01-07
DE3854935T2 (de) 1996-09-19
US4901260A (en) 1990-02-13
EP0314370A2 (en) 1989-05-03
EP0314370B1 (en) 1996-01-24
IL88146A (en) 1992-03-29
IL88146A0 (en) 1989-06-30
JPH01155462A (ja) 1989-06-19
EP0314370A3 (en) 1991-07-31
DE3854935D1 (de) 1996-03-07

Similar Documents

Publication Publication Date Title
JPH0697451B2 (ja) シュミレーション方法及びそのシステム
Muppala et al. Real-time systems performance in the presence of failures
Lubachevsky Efficient distributed event-driven simulations of multiple-loop networks
Bagrodia et al. A unifying framework for distributed simulation
Schriber et al. How discrete-event simulation software works and why it matters
Tyrrell et al. Design of reliable software in distributed systems using the conversation scheme
Yoginath et al. Parallel vehicular traffic simulation using reverse computation-based optimistic execution
Schmerler et al. A backplane approach for cosimulation in high-level system specification environments
Ammar et al. Time warp simulation using time scale decomposition
Ayani Parallel simulation
Preiss Performance of Discrete Event Simulation on a Multiprocessor Using Optimistic and Conservative Synchronization.
Yoginath et al. Reversible discrete event formulation and optimistic parallel execution of vehicular traffic models
Li et al. Analytical performance modeling for null message-based parallel discrete event simulation
El-Sayed et al. Automation support for software performance engineering
Woodside Software performance evaluation by models
Harbin et al. Comparative performance evaluation of latency and link dynamic power consumption modelling algorithms in wormhole switching networks on chip
Aguilar et al. A parallel Simulator for Task Allocation in a Distributed System subject to breakdowns
Puliafito et al. Evaluation of performability parameters in client–server environments
Gourgand et al. Petri net based methodology for task scheduling on multiprocessor architectures
Balsamo et al. Rollback overhead reduction methods for time warp distributed simulation
Zarei et al. Performance analysis of automatic lookahead generation by control flow graph: some experiments
Holding et al. Software fault tolerance in real-time systems
Bishop et al. A transputer based simulation of colliding pucks
Venu et al. Improving performance of optimistic simulation for distributed simulation system using speculative computation
Chabridon et al. Dependable parallel computing with agents based on a task graph model

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees