JPH01155462A - シュミレーション方法及びそのシステム - Google Patents

シュミレーション方法及びそのシステム

Info

Publication number
JPH01155462A
JPH01155462A JP63271056A JP27105688A JPH01155462A JP H01155462 A JPH01155462 A JP H01155462A JP 63271056 A JP63271056 A JP 63271056A JP 27105688 A JP27105688 A JP 27105688A JP H01155462 A JPH01155462 A JP H01155462A
Authority
JP
Japan
Prior art keywords
simulation
event
subsystem
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63271056A
Other languages
English (en)
Other versions
JPH0697451B2 (ja
Inventor
Boris D Lubachevsky
ボリス ドミトリービッチ ルバチェフスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH01155462A publication Critical patent/JPH01155462A/ja
Publication of JPH0697451B2 publication Critical patent/JPH0697451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シミュレーション技法に関し、特に、分布離
散事象のシミュレーションに関する。
[従来技術の説明] コンピュータシミュレーションは、近年、システムのシ
ミュレーションが非常に有益であるような数多くの応用
例が存在するため、非常に重要となってきている。その
ような応用例のうちの一例として、複雑なシステムの設
計におけるシミュレーションの利用があげられる。この
システムは、遠距離通信スイッチングネットワーク、ロ
ボットの使用に基づく自由度の高い製造システム、プロ
セス制御システム、健康管理出産システム、輸送システ
ム等の電子システムである場合がありうる。
シミュレーションによる設計検証は、設計の高速化及び
それが仕様に従っていることの確認に重要な役割を演じ
ている。他の応用は、オペレーティングシステムに出現
する欠陥の解析及びトラックダウンへのシミュレーショ
ンの使用である。さらに他の応用例は、反復シミュレー
ションによる製造設備の機能、遠距離通信ネットワーク
の機能、スケジューリング及びディスパッチング等の既
存のシステムの機能の最適化である。その他の応用例は
、種々の理由により試験できないシステムの機能(カタ
ストロフへの応答など)を予測するためにシミュレーシ
ョンを用いることである。
シミュレーションは3つの類型に分類される;連続時間
型、離散時間型、及び離散事象型である。
離散事象型シミュレーションは、興味のある現象が値あ
るいは状態を離散した瞬間毎に変化させ、加えられた刺
激に応する以外は、同等変化の生じないシステムのシミ
ュレーションである。例えば、所定のルートを走るバス
は、当該ルートに沿ったバス停にバスが到着した場合に
のみ乗客数を変化させる離散事象システムを規定する。
計算という観点からは、上述の3つのシミュレーション
型の中で、離散事象シミュレーションが原理的に最も行
ない易いものである。何故なら、何も生じない場合のシ
ミュレーション時間は省略できるからである。勿論、並
列処理がなされる場合は、事象シミュレーションの同期
は考慮されなければならない。一般に、離散事象シミュ
レータは、事象リストを操作することによってシミュレ
ーションを進める。リストの最上部の事象が処理され、
処理が翁むにつれて当該リストに事象が追加されて、シ
ミュレーション時刻が進められる。
その後、当該リストの上部の処理済事象が除去される。
この技法は、シミュレーションの速度を、単一のプロセ
ッサが、−度ずつ事象を考慮することが可能な速度に制
限する。並列処理法においては、数多くのプロセッサが
同時にあるタスクに従事させられ、シミュレーションの
高速化が図られる。事象リスト操作及び事象シミュレー
ションを並列に行なうための技法は提案されてきている
が、大規模な実行速度の改善は、従来の形式の事象リス
トを排除することによってのみ達成される。このことは
、分布(デイストリビューテッド)シミュレーションに
よって実現される。
デイストリビューテッドシミュレーションにおいては、
複数個のパラレルプロセッサがシミュレーションマルチ
コンピュータネットワークを形成し、そのネットワーク
全体があるシミュレーションタスクに従事する。より詳
細に述べれば、ネットワーク内の各々のプロセッサは、
シミュレートされるシステムの特定の部分に従事させら
れる二当該プロセッサはそれ自身の事象リストを有し、
事象の発生を適切な近傍のプロセッサに伝達する。
逆に言えば、シミュレートされるシステムを相互作用す
るサブシステムよりなるネットワークと見た場合、デイ
ストリビューテッドシミュレーションは各々のサブシス
テムをマルチコンピュータネットワークのプロセッサに
割当てる。
デイストリビューテッドシミュレーションは、シミュレ
ーション速度を改善する能力を有する並列処理を適用し
たものであるが、プロセッサ間の作業の割当て及び同期
が、改善を実現するのを妨げる主要因の1つである。デ
イストリビューテッドシミュレーションに対する良く知
られたアプローチの1つは、シャンデイ(Chandy
)及びミスタ(Misra)によるアイ・トリプル・イ
ー・トランザクションズ・オン・ソフトウェア・エンジ
ニアリング(IEEE Transaction on
 Sof’tware Englneering)誌の
第5E−5巻第5号(1979年9月)第440−45
2頁の1デイストリビユーテツドシミユレーシヨン:デ
イストリビューテッドプログラムの設計及び検証につい
てのケーススタデイ”と題する記事及び、シャンデイ、
ホルムズ(Holmes)及びミスタによる、コンピュ
ータネットワーク(C。
mputer Network)誌の第3巻第1号(1
979年2月)第105−113頁に記載の“ネットワ
ークのデイストリビューテッドシミュレーション”と題
する記事、において提案されている。このアプローチに
よれば、シミュレートされる実際のシステムは、独立し
た、しかし相互作用をする実体よりなり、それらの実体
は論理(ロジカル)ノードよりなるトポロジカルに同値
なシステムにマツピングさらうるものである、というよ
うに認識される。ノード間の相互作用は、所定のメツセ
ージ情報を有し、送出側ノードのシミュレーション時刻
を固定する、時刻付き(タイムスタンプされた)メツセ
ージを交換することによって実現される。シャンディー
ホルムズーミスラのアプローチに従うと、各々のノード
はメツセージによってのみ相互作用する。
共有されているグローバルな変数は存在せず、各々のノ
ードはメツセージに応答してのみアクティベートされ、
各々のノードはそれ自身のクロックを有し、そして最後
に各々のノードによって生成されたタイムスタンプは非
減少(その時刻に関して)である。この配置においては
、各々のノードは、それに対して、正確にシミュレート
された順序によって割当てられた事象を処理するために
、独立機能する。それゆえ、独立した事象が、それらが
異なったシミュレーション時刻に生ずるものであっても
、異なったノード内で並列に処理される。
勿論、時刻付けは、因果律を保ち、メツセージ受信ノー
ドにおいて、時刻Tに割当てられた事象がTより小さい
時刻を有する他の入力方向のメツセージが到達しつる場
合に、シミュレートされないために、必要とされる。こ
のため、ある特定のノードが2つの送出側ノードからメ
ツセージを受信することができる場合には、それが双方
の送出側ノードからメツセージを受信するまでは、シミ
ュレーションを中止するように指示されないというどん
な保証があっても事象をシミュレートすることができな
い。全ての入力からメツセージを受信するのを待つこと
は、実質的にシミニレ−ジョンの処理速度を低下させ、
容易に、各々のノードがその前のノードを待機し、結局
、あるノードがそれ自体を待機する状況になるデッドロ
ックサイクルに陥ってしまう。
この待ち問題を除くために、多べの人が回復・回避技法
を考案している。シャンデイ及びミスタによって提案さ
れた回復技法においては、デッドロックの検出に関して
、ネットワーク内のプロセッサが、待機中のノードのう
ちのどれが、現在のデッドロックに係わりなく自身の事
象を処理できるかを決定するために、メツセージを交換
する。
これについては、ケイ・エム・シャンデイ (K、M。
Chandy)及びジェイ・ミスタ(J、Misra)
らよる、コミュニケーション・オン・ジ・エイシーエム
(Communications Of’ the A
CM )誌第24巻第4号(1981年4月)第198
−206頁の“並列計算シーケンスによる非同期デイス
トリビューテッドシミュレーション2と題された記事に
記載されている。
他方、回避技法においては、ある型のノードが、他のノ
ードに対する指示がなされていない場合でも、ある状況
下においては、空(ナル)メツセージを送出する。この
技法によって、各々のノードはそれぞれのシミュレーシ
ョン時刻をより速く進めることができる。ジェファーソ
ン(Jef’f’erson)及びソウィツラル(So
wizral)は、1985年カリフォルニア州サンデ
すエゴで開かれたザ・ソサエティーオン・コンピュータ
・シミュレーション・マルチコンファレンスのディスト
リビューテッドシミュレーション部会における“タイム
ラップメカニズムを用いた高速並列シミュレーション”
において、異なった技法を提案したが、そこでは、各々
のノードが“各々の責任の下に”自らのシュミレーショ
ン時刻を進めることが許されており、シミュレーション
されていない事象を生ぜしめるようなメツセージが到着
した場合には、“ロールパック”がなされて、実行され
たシミュレーションが実行前の状態に戻される。ノード
のロールパックは困難でないかも知れないが、ロールバ
ックされる必要がある、既にシミュレートされた事象が
既に他のノードに対してメツセージを送出してしまった
という事実は当該処理を実質的に非常に複雑なものにし
ている。このロールパックを実現するために、ジェファ
ーソンらは“反メツセージ”の使用を提案している。こ
の反メツセージというのは、元の動作を、それがなされ
る以前の状態へ戻すような動作をする、という点を除い
て、元のメツセージと同一なメツセージである。
これらの技法のいずれもが最良のものではない。
何故なら各々が本質的に、全体としてのシミュレーショ
ンが適切に進行するように、過度の計算時間を必要とす
るからである。ナルメツセージ法は、ナルメツセージの
生成、送出及び受信に計算資源を費やしてしまう一回復
法は、デッドロックを検出して回復するために計算資源
を費やし、ロールパック法は事象のシミュレーション及
び既になされた結果を元に戻すために計算資源を費やし
てしまう。
(発明の概要) 実際のシステムにおいては、そのシステムの一部が何か
を行なう時刻及び当該システムの他の部分が、何かがな
されたと理解する時刻との間に必ず遅れが存在すること
を認識することによって、デッドロックを回避し、シミ
ュレーション時刻を効率的に進めるようなシミュレーシ
ョンシステムが実現される。効率の良さは、各々のノー
ドが独立に自らに対する“リスク状態(at risk
)’にない時間間隔を推定し、その時間間隔内に全ての
事象をシミュレートすることによって達成される。
あるノードに対して時間の一点は、他のノードが当該ノ
ードにおけるシミュレーションに対して影響するような
事象を割当てられていない場合、“リスク状態”にない
。さらに、ある時刻に対して割当てられた事象のシミュ
レーションをノード間で見出された最小シミュレーショ
ン時刻から始まる所定の時間セグメント(バランデッド
ラグ)に制限することによって、“リスク状態”の時間
間隔の推定を、当該ノードのシミュレーションに原理的
に影響しうるノードよりなるサブセットのみに基づいて
、なすことが可能となる。この簡潔化は、ノード間には
遅延が存在し、その下限は固定されてアプリオリに知る
ことができるという事実に由来する。
あるノードが他のノードに中間ノードを介してのみ影響
を与えるようなシステムのシミュレーションにおいて、
シミュレートされるプロセスの特殊性から、不透明な期
間は、前記中間ノードが、当該ノードから出る特定の経
路がある期間占有されていることを“約束し1、他のノ
ードがこの経路を他のノードに影響を与えるためのコン
ジット(condult)として用いないことを“約束
する”場合に、経験されうる。このことは、実効的に、
占有されている中間経路を用いるノードからの伝達遅延
を増大、し、その結果、“リスク状態1ごないバランデ
ッドラグ(bounded lag)内のシミュレーシ
ョン時間に対する許容度を大きくする。
(実施例の説明) 既に示されたように、従来技術に係るデイストリビュー
テッドシミュレーションシステムの主要な問題点の1つ
は、実際のサブシステム間の通信に必ず遅延が存在する
、と言う事実を認識してそれを利用する、ということが
欠如していることである。本発明は、以下に詳細に示す
ように、この固有の遅延を有効に用いている。
第1図は、本発明の原理の理解を助けるための説明を図
によって示したものである。ここでは、縦の線21.2
2.23.24.25.2B及び27は、7つのシミニ
レ−ジョンノード及びそれらのシミュレーション時刻線
を示したものである(時刻は上方に進んでいる)。これ
らの線に沿った円(30−43)は、処理されたあるい
は処理される(すなわち、シミュレートされる)ように
割当てられた事象を表わしている。これらの事象は、元
のノードあるいは他のノードの値あるいは状態の変化、
すなわち他の事象、を引起こしうる。以下の議論のため
に、ノード24が関心を持たれているノードであると仮
定するが、ノード24によってなされる考慮は、同時に
他の全てのノードによってなされることに留意されたい
線24と他の線との間の水平距離は、ノード24の値あ
るいは状態に影響を与えうる他のノードにおける事象に
対する時間遅延を表わしている。従って、ノード21で
時刻T1に処理される事象30は1、第1図に示されて
いるように、T2以後の時刻に割当てられたノード24
における事象40を生ぜしめる。T1とT2との間隔は
、線24及び21との間の遅延(線間の水平距M)に等
しい。
第1図に示した事象は、2つの群に分けられる:既にシ
ミュレートされたもの(×を付けられたもの)とこれか
らシミュレートされるもの(×のないもの)である。既
にシミュレートされた事象は、シミュレーションに関し
ては考慮される必要がない。何故なら、それらの影響は
、既に、シミュレートされていない事象によって、表現
されているからである(例えば、事象30は事象40を
引起こす;前者は既にシミュレートされたものであり、
後者は処理のために考慮さるべきものである)。
これからシミュレートされるべき事象(33−34)の
中で、第1図においては事象33が全てのノードのうち
で時間的に最も早いものである。この場合は、事象33
の時刻がシステムのシミュレーション時刻の現時点での
“フロアタイム“を形成している。このフロアは第1図
においては破線45で示している。本発明の原理に従っ
て、フロアシミュレーションタイムより始まる時間間隔
が選択されて考慮される。この時間間隔−以下、バラン
デッドラグインターバルと呼称する−は、システムのノ
ード数、シミュレートさるべき事象数及び使用されてい
るプロセッサの計算能力を考慮するのに便利な時間間隔
である。このバランデッドラグインターバル内に割当て
られた全ての事象は、当該バランデッドラグインターバ
ル内に割当てられた他のノードにおける事象によって、
それらのノードが、影響を被る側のノード24からの時
間距離が所定のバランデッドラグインターバル以内であ
る場合にのみ、影響を受ける。第1図においては、バラ
ンデッドラグインターバルは破線4Bのところで終了す
る;そして図示されているように、ノード24に対して
影響を与える可能性を有するために考慮される必要があ
るノードは、ノード22.23.25及び26である。
ノード21及び27は当該バランデッドラグインターバ
ルの外部にあり、それらの当該バランデッドラグインタ
ーバル内に(あるいはその外部に)割当られた事象は考
慮される必要がない。
ノード24に対する影響を詳細に考慮する過程において
、次に割当られた事象の時刻を考慮して、考慮さるべき
事象数を低減することが可能である。
例えば、第1図に示した具体例においては、次に割当て
られた事象は事象35であり、図示されているように、
考慮される必要があるノードはノード23及び25のみ
である。
事象35がシミュレートされるべきか否かを決定する場
合、事象34のみが事象35に対して影響を与えうるの
に充分な位置前に割当られている。この事象は解析され
て、それが事象35に対して影響を与えないことが決定
された場合には、事象35がシミュレートされる。その
代わりに、事象34の影響が原理的にありうるために、
事象35の処理を中止することがより効率的であると証
明される場合もありうる。以下の記述においては、この
後者の場合を取り上げる。何故なら、そのために事象3
4が何をなすかを推定するプロセスが省略されるからで
ある。
第2図は、同時事象シミュレータのブロック図を示した
ものである。このシミュレータは、通信共有処理ネット
ワーク52に対して接続されたノードコントローラ51
よりなる。ネットワーク52は、通信及び同期機能を実
行し、さらに、ある場合には、全体のシステムで必要と
される計算の一部を実行する。ノードコントローラは、
互いに同一あるいは同一でない、従来技術に係るプログ
ラムストア式のコンピュータによって実現される。第1
図に示したノードに対応する各々のノードコントローラ
は、被シミュレートシステムの所定のサブシステムをシ
ミュレートする責任を有している。
各々のコントローラCiは事象リストn1を有し、それ
は、割当てられた事象のシミュレーション時刻に厳格に
従ってリスト中の事象をシミュレートすることによって
実行される。ここで、前記バランデッドラグインターバ
ルは選択的に固定されており、所定のバランデッドラグ
インターバルに一致して各々のコントローラ51は、そ
れが、事象が割当てられているかを決定するために、相
互作用しなければならない。プロセッサを認識している
ことに留意されたい。事象のシミュレーションが可能と
なるためのプロセスは、例えば第3図に示した流れ図の
ような、本発明の原理に係る方法によって、実行される
第3図に記述されたプロセスは、ブロック100からブ
ロック140までの反復の形で実行される。
ブロック100は、流れ制御ブロックである。ここでは
、シミュレーションフロアタイムT   がf’1oo
r シミュレーション終了時刻Tendより小さいか否かが
テストされる。T    <T   である限り、f’
1oor   end シミュレーションは継続され、ブロック110へ進む。
T   がT  に到達あるいはそれを超過floor
   end した場合には、シミュレーションが終了する。ブロック
110は各々の反復毎に、シミュレートされたシステム
のシミュレーションフロアタイムを決定する。すなわち
、ブロックは110は、シミュレートさるべきコントロ
ーラ51(CI)の事象リスト(口1)中に分布した、
割当てられた事象時刻の中から最小のものを決定する。
数学的に表現すれば、ブロック110はシミュレーショ
ンフロアタイムを、式 %式% によって決定する。ここで、Nはノードコントローラ5
1の総数、Tiは、事象リスト■lにおける事象e′の
中で、最も早い時刻に割当てられた事象elの事象時刻
、すなわち である。ブロック110は、各々のコントローラに、(
ネットワーク52を通じて)他の全てのコントローラに
対して自身のTIを知らしめ、T   を1oor 規定する最小のTiを自ら推定させることによって、各
々のコントローラで実行される。あるいは、通信共有処
理ネットワーク52内で、コントローラ51に自身のT
Iの値をネットワーク52に対して送出させ、ネットワ
ーク52に最小のT1を選択させてそれをT   とし
てコントローラに返送させf’1oor ることによっても実行されうる。
T   が設定され、当該システムにおけるあf’1o
or るコントローラが通信し合わなければならない隣接コン
トローラの数を制限するバランデッドラグインターバル
Bを知ることによって、ブロック120に従って、各々
のコントローラは自身の最も早い“リスクの状態”時刻
を決定する。これは、ネットワーク52が、要求されて
いるように、TI情報を隣接コントローラに分配し、各
々のコントローラCtが当該Ti情報がら“リスク状態
“境界点αIを推定することによって実現される。この
“リスク状態”点とは、隣接したコントローラ自身によ
って割当てられた事象あるいは当該コントロラ自身の事
象からの応答(リフレクション)に基づく、隣接したコ
ントローラにおける変化が注目しているコントローラに
よってシミュレートされるヒストリーに対して影響を与
えうる、最も早い時刻として規定される。これは次式に
よって表現される二 αi m m1n(d(j、i) + m1n(T7.
 d(i、j) + TH)]。
」 コントローラCiにおけるシミュレーション時刻におい
て、それを超過した時刻のシミュレーションは“リスク
状態”にあることを規定する点に対応するα■の値が決
定されると、ブロック130において、プロセッサC1
は、α1以前の時刻に割当てられた全であるいはそのう
ちのいくつかの事象をシミュレートする。ブロック14
Gにおいては、時刻T1が事象のシミュレーションに伴
って進められ、シミュレートされた事象は、nlから削
除される。同時に、事象のシミュレーションが進むにつ
れて新たな事象が割当てられ、それらの事象がネットワ
ーク52に送出されて適切なノードコントローラに対し
て伝送される。同様に、事象の実行が阻止された場合に
は、当該情報がネットワーク52に対して送出され、そ
の後に適切なノードコントローラに対して事象リストの
修正のために送出される。
以下に、第1図に示した例の実行の様子を示す。
ここでは簡単のために、状態がスタティックである、す
なわち、第1図に示された事象のいずれもがキャンセル
されることなく、かつ未知の事象が割当てられることは
ない、と仮定する。事象30.31及び32がシミュレ
ートされた後(×を付けた円によって表わされている)
、全てのノードコントローラは自身の最も早い事象時刻
TIをネットワーク52に対して通信し、そこで、破線
45に対応する。T   が推定される。ノード24に
関しては、1oor 破線45と破線46との間の距離として規定されるバラ
ンデッドラグインターバルによって、ノード22−26
のみが考慮されるべきであることが規定される。この考
慮の間に、ノード24は、ノード25に割当てられた事
象34が“リスク状態”境界点50を規定することを見
出す。ノードコントローラ24においては、T   か
ら点50の間に割当てられた事1oor 象が存在しないので、シミュレーションにおける前進は
ない。同時に、ノードコントローラ22が事象33をシ
ミュレートしく何故なら、それがTrlo。
、に位置し、他の事象がそれに対して影響を与えないか
らである)、ノード25が事象34をシミュレートする
。ノード26あるいは24(最近接ノード)には事象3
4以前の時刻に割当てられた事象がないので何もなされ
ない。ノード27は事象36をシミュレートするはずで
あるが、これは明らかではない。
何故なら第1図はノードコントローラ27の全ての隣接
コントローラを示しているのではないからである。
事象33.34及び36がシミュレートされてそれぞれ
対応する事象リストから削除されると、次の反復におい
ては、T   が事象37の時刻にまで引1oor 上げられる(さらに、対応して、バランデッドラグイン
ターバルの終了時刻まで引上げられる。この終了時刻は
T    +Bである)。この”f’lo。
f’1oor 、の新しい値に対してはノード24の、“リスク状態”
境界点は点49であり(ノード23の事象39によって
規定される)新たな“リスク状態”点に従って事象35
及び40の双方がノードコントローラ24内でシミュレ
ートされる。このことにより、第1図に示された、ノー
ドコントローラ24における事象のシミュレーションは
終了する。同時に、ノード23において事象39が、ノ
ード2丁において事象37がそれぞれシミュレートされ
るが、ノード2Bの事象38はシミュレートされない。
何故なら、それはノード27の事象37の位置によって
規定された、ノード26の“リスク状態”点を越えてい
るからである。
続いてT   は事象38の時刻に移り、事象のシ1o
or ミュレートが続行される。
上記の記述は、あるノードの他のノードに対する直接的
な影響に関して、“リスク状態“境界点の推定に力点を
おいたものである。しかしながら、多くの実際のシステ
ムのおいては、あるサブシステムが他のサブシステムに
対して間接的に、すなわち他のサブシステムを通じて、
影響を与える場合が多くある。この状況は、中間のノー
ドが占有されていて一般に使用不能である、あるいはあ
るノードに対してのみ応答して他のノードに対しては応
答しないというような可能性を生じる。いずれの場合に
おいても、あるノードAから中間ノードBを通じて他の
ノードCまでの時間遅延が、AからB及びBからCへの
遅延の和よりも非常に長くなる状況が生じうる。以下、
この付加的な遅延を、不透明期間と呼称することにする
。不透明期間は“リスク状態”境界点を前方に押しやる
能力を有し、それゆえ、この能力をα1の推定において
考慮することは有益である。そのような考慮は、α1を
以下に示すように反復法によって推定することによって
達成されうる。
2;同期をとる、 6:A−二添β−1を推定;Aの値を全てのノードに知
らせる、 7:A≦Ti1o。、L  +Bである場合には、kに
1を加算して段階3に戻る。
ここで、neighbors(1)はノードiと直接通
信するノードを示している。補助変数β6は、事象がk
個のリンクを横断した後にノードiに対して影響を与え
る最も早い時刻の推定を示している。この反復試験は、
バランデッドラグインターバルBの値に依存して、比較
的少ない反復回数で満たされることが示されうる。不透
明期間を考慮に入れると、βの推定は次式のように増加
させられる:1町 ここで、0Pj1は、ノードiの方向の、ノードjにお
ける不透明期間の終了時刻(通信不能が解除される時刻
)である。
ある状況においては、サブシステム間の遅延が非常に小
さく、不透明期間があらかじめ定まっている可能性があ
る。そのようなシステムにおいては、各々のα1の値は
ブロックiに関する不透明期間の最小値を計算すること
によって求められる。
すなわち、 min  0Pjt α1−j1叫−(i) 11m 各反復毎に、T   の値が増加するのが観測f’1o
or される。何故なら、その値を決定する事象は常にシミュ
レートされうるからである。しかしながら、T   の
動きは、ノード及び割当てられた事象f’1oor かどの程度の間隔を有して配置されているかによって影
響される。他に観n1されうろことの1つは、上述の手
続きが、あるノードコントローラにおいである事象がシ
ミュレートされるべく割当てられる場合には、それが必
ず(適切な遅延の後に)隣接するコントローラに影響を
与える、という仮定がなされる、という意味で、非常に
控え目であるということである。しかしながら、実際の
システムにおいては、システムの一部が隣接するサブシ
ステムに対して同等影響を与えることなく多くの動作を
なす、あるいは単一のもしくはごく小数の隣接サブシス
テムのみに影響を与える、という場合がありうる。シミ
ュレートさるべく割当てられた事象が隣接ノードに影響
を与えない、という情報は、多くの事象を同時にシミュ
レートする(アイドリング状態にあるノードコントロー
ラが殆どない)ために利用される。このことは、各々の
リストに割当てられた最も早期の事象のTiのみでなく
、それが隣接ノードに及ぼす影響をも交信しあうことに
よって実現されうる。実際、各々のリストは、最も早期
に割当てられた事象以上のものを送出することができる
。もちろん従事者がなさねばならない設計決定は、より
少ない反復でかつより複雑な推定が経済的に正当化され
つるか否かである。
第4図は、ノードコントローラの実現方法の1つを示し
たブロック図である。この具体例は、あるサブシステム
における変化と、その変化の他のサブシステムに対する
影響との間の遅延がわずかではない場合の(補助変数β
を用いた)αの推定に対する反復法の利用に関するもの
であるが、他のαlの計算の実現方法が実質的に以下に
示すものと同等であることが、当業者には理解されうろ
ことに留意されたい。さらに、第2図において、ノード
コントローラ51が複数のコントローラのうちの1つと
して示されているが、そのような複数性は、充分な計算
能力を有する単一のコンピュータによっても実現されう
ろことに留意されたい。
第4図において、ステートレジスタ56は、シミュレー
トされているサブシステムの現在の状態を規定し、事象
リスト53はシミュレートさるべく割当てられた事象を
規定する。プロセッサ54は事象シミュレーションのプ
ロセッサであり、ステートレジスタ5B、事象リスト5
3及びレジスタ58に応答する。レジスタ58はαレジ
スタであり、その名称が示す通り、当該コントローラα
の値をストアしている。αの値及び事象リストの最上部
の事象に割当てられた時刻に基づき、プロセッサ54は
サブシステムの状態に応じて事象のシミュレーションを
行ない、サブシステムの新たな状態及びある場合には新
たな事象を生成する。新たな状態はレジスタ56にスト
アされ、当該コントローラに新たに割当てられた事象は
ライン61によって事象リスト53にストアされ、他の
コントローラに影響を及ぼす事象はライン62によって
送出される。他のコントローラで生成された、当該コン
トローラに影響を及ぼしうる事象は、ライン63によっ
て受信されてプロセッサ54を通じて事象リスト53に
ストアされる。
プロセッサ54は事象シミュレーションプロセッサであ
るが、プロセッサ55は同期化プロセッサである。プロ
セッサ54は、第4図においては独立したプロセッサと
して示されているが、実際には単一のプロセッサがプロ
セッサ54及びプロセッサ55の機能を兼ねることがで
きる。プロセッサ55は、事象リスト53から、リスト
53内の事象に割当てられたシミュレーション時刻のう
ち、最も早い時刻に関する情報を受信する。さらにプロ
セッサ55は、ラインB4を通じて他のコントローラに
情報を送出し、ライン65を通じて他の関連したノード
から、同様の情報を受信する。これらの情報より、プロ
セッサ55はT   の値を設定し、その値をレジ1o
or スタ57にストアする。さらに、プロセッサ55は、隣
接するコントローラ(その変化が直接現在考えているコ
ントローラに影響を与えるコントローラ)からのβj情
報をライン66を通じて受信し、自身のβ、情報をライ
ン87を通じて送出する。Tf’lo。
、及び他の入力情報を用いて、プロセッサ55は反復計
算を行ないβド及びαトの値を生成する。こ1    
    す れらの値はプロセッサ55によってそれぞれレジスタ5
7及びレジスタ58にストアされる。
以上の記述は、本発明の詳細な説明するためのものであ
り、上記のものからの変更を含む、他のインプリメンテ
ーション及び具体例が考えられうるが、それらは全て本
発明の原理に係るものである。例えば、上記のものは、
T   の計算をプf’1oor ロセッサ55に割当てている。しかしながら、第2図の
共有処理ネットワークに計算手段を含ませて、T   
を計算させて種々のノードコントローラ1oor に分配させることが望ましいであろう。
【図面の簡単な説明】
第1図は、事象と当該事象の他の事象に与える影響との
間に遅延があると認識されているようなマルチプロセッ
サ環境において処理される事象の、タイミング相互関係
を示した図; 第2図は、本発明に係る、事象をシミュレートするため
のマルチプロセッサ配置のブロック図を示した図; 第3図は、事象のシミュレート過程において、第2図に
示した個々のプロセッサで実行される段階を記述した流
れ図;及び 第4図は、第2図に示したノードコントローラの1つの
具体例を示した図である。 21−27・・・シミュレーションノード及びそのシミ
ュレーション時刻線 30−43・・・事象 45・・・フロアタイム 50・・・“リスク状態“境界点 51・・・ノードコントローラ 52・・・通信共有処理ネットワーク 53・・・事象リスト 54・・・事象プロセッサ 55・・・同期化プロセッサ 56・・・ステートレジスタ 57−T rloorレジスタ 58・・・αレジスタ 59・・・βレジスタ et−as・・・ライン 100・・・シミュレーション時刻が終了時刻以下であ
るか? 110・・・T   を見出す 1oor 120・・・“リスク状態′に最も早い時刻を推定する 130・・・“リスク状態1時刻以前の事象をシミュレ
ートする 140・・・事象の設定及び/あるいは取消しを行ない
、シミュレート済みの事象をリストから削除する 出 願 人:アメリカン テレフォン アンド日G、 
 I FIO,2 FIG、  3 FIG、 4

Claims (25)

    【特許請求の範囲】
  1. (1)相互作用するサブシステムを有し、該サブシステ
    ムの1つに発生する変化と当該変化の前記サブシステム
    の他のものに対する影響との間に最小遅延が存在するシ
    ステムの振舞いをシミュレートする方法において、 前記サブシステムの各々におけるシミュレーション時刻
    において発生する事象をシミュレートし、シミュレート
    さるべき事象のうちの最も早いシミュレーション時刻か
    ら予め選択された時間間隔内に入るシミュレート時刻を
    有する事象に限定される複数のシミュレーションステッ
    プを有することを特徴とするシミュレーション方法。
  2. (2)前記シミュレーションステップの後に、シミュレ
    ーション時刻における前記予め選択された時間間隔を進
    めるステップが実行されることを特徴とする請求項1に
    記載のシミュレーション方法。
  3. (3)前記シミュレーションステップが、同時に複数個
    の事象のシミュレーションを行なうことを特徴とする請
    求項1に記載のシミュレーション方法。
  4. (4)前記シミュレーションステップの前に、それ以前
    のシミュレーションステップに応じ前記サブシステムの
    状態又はサブセットにおいて生じた変化に基づいて、割
    当てられた事象がシミュレートさるべきか否かを推定す
    るステップを有することを特徴とする請求項1に記載の
    シミュレーション方法。
  5. (5)前記サブセットに属するサブシステムが、前記予
    め選択された時間間隔の、シミュレーション時刻上での
    拡がり(span)に依存することを特徴とする請求項
    4に記載のシミュレーション方法。
  6. (6)前記サブセットが、前記予め選択された時間間隔
    の時間拡がり及び前記サブシステム間の前記遅延によっ
    て制御されることを特徴とする請求項4に記載のシミュ
    レーション方法。
  7. (7)前記サブセットはサブシステムを有し、その遅延
    が前記予め選択された時間間隔以内であることを特徴と
    する請求項4に記載のシミュレーション方法。
  8. (8)前記推定ステップがαの値を計算し、前記シミュ
    レーションステップが、αより大きくないシミュレーシ
    ョン時刻を有する事象をシミュレートすることを特徴と
    する請求項4に記載のシミュレーション方法。
  9. (9)サブシステムiに対する前記αであるα_iは、 d(j、i)をサブシステムjで生じた変化とそのシス
    テムiへの影響との間の前記遅延、d(i、j)をサブ
    システムiで生じた変化とそのシステムjへの影響との
    間の前記遅延、及びT_jをサブシステムjにおけるシ
    ミュレートさるべき事象のうちの最も早い時刻を有する
    もののシミュレート時刻、とした場合に、 ▲数式、化学式、表等があります▼ で与えられることを特徴とした請求項8に記載のシミュ
    レーション方法。
  10. (10)前記推定ステップは、前記サブシステムのうち
    の1つにおける変化の効果が前記サブシステムのうちの
    他の1つを通して伝達することを阻止する条件の考察を
    含むことを特徴とする請求項4に記載のシミュレーショ
    ン方法。
  11. (11)前記推定ステップがαの値を計算し、前記シミ
    ュレーションステップがαより大きくないシミュレーシ
    ョン時刻を有する事象をシミュレートし、サブシステム
    iに対するαの値であるα_iが以下のステップに従う
    反復における最終値α^k_iであることを特徴とする
    請求項4に記載のシミュレーション方法: 1:α^o_i=+∞;β^o_i=T_i;k=0と
    おく、2:同期をとる、 3:▲数式、化学式、表等があります▼を計算する、 4:α^k^+^1_i=min{α^k_i,β^k
    ^+^1_i}を計算する、5:同期をとる、 6:▲数式、化学式、表等があります▼を計算する;A
    の全て のノードに対して送出する、 7:A≦T_f_l_o_o_r+Bの場合にはkをイ
    ンクリメントしてステップ3に戻る; ここで、T_i、はサブシステムiにおける最も早いシ
    ミュレーション時刻を有する事象のシミュレーション時
    刻、β^k_iはk回目の反復における補助変数の値、
    そしてd(j、i)は、サブシステムjで生じた変化と
    、そのサブシステムiへの影響との間の前記遅延である
  12. (12)前記推定ステップがαの値を計算し、前記シミ
    ュレーションステップがαより大きくないシミュレーシ
    ョン時刻を有する事象をシミュレートし、サブシステム
    iに対するαの値αiが以下のステップに従う反復にお
    ける最終値α^k_iであることを特徴とする請求項4
    に記載のシミュレーション方法。 1:α^o_i=+∞;β^o_i=T_i;k=0と
    おく、2:同期をとる、 3:▲数式、化学式、表等があります▼を計算する、 4:α^k^+^1_i=min{α^k_i,β^k
    ^+^1_i}を計算する、5:同期をとる、 6:▲数式、化学式、表等があります▼を計算する;A の値を全てのノードに対して送出する、 7:A≦T_f_l_o_o_r+Bの場合にはkをイ
    ンクリメントしてステップ3に戻る; ここで、Tiはサブシステムiにおける最も早いシミュ
    レーション時刻を有する事象のシミュレーション時刻、
    β^k_iはk回目の反復における補助変数の値、d(
    j、i)はサブシステムjで生じた変化とそのサブシス
    テムiへの影響との間の前記遅延、そしてOP_j_i
    は、サブシステムjのサブシステムiの方向に関する不
    透明期間である。
  13. (13)前記推定ステップがαの値を計算し、前記シミ
    ュレーションステップがαより大きくないシミュレーシ
    ョン時刻を有する事象をシミュレートし、 ここで、サブシステムiに対するαの値α_iが、OP
    _j_iをサブシステムjのサブシステムi方向に関す
    る不透明期間とするとき、 ▲数式、化学式、表等があります▼ に等しいことを特徴とする請求項4に記載のシミュレー
    ション方法。
  14. (14)複数の、相互作用をするサブシステムを有する
    システムの離散事象シミュレーションを実行するシステ
    ムにおいて、 複個数のブロックとコントローラシステムとを有し、 前記各々のブロックは 予め選択されたサブシステムをシミュレートし、前記予
    め選択されたサブシスシテムに関する事象リストと前記
    予め選択されたサブシステムの状態に関する情報と推定
    値αとを保持する手段を有し、この推定値αは、前記ス
    テートレジスタの情報あるいは前記事象リスト中の事象
    が隣接するサブシステムによって修正されうる最も早い
    シミュレーション時刻の推定値であり、 前記コントローラシステムは、前記事象リストにおける
    事象のシミュレーションの実行及び前記T_f_l_o
    _o_r及びαの値の再推定を反復して行なう、ことを
    特徴とするシミュレーションシステム。
  15. (15)前記コントローラシステムが、前記ブロックと
    交信する相互に接続された複数のコントローラを有し、
    各々のコントローラが前記事象リストにおける事象のシ
    ミュレーション及び前記αの値の再推定を反復して行な
    うことを特徴とする請求項14に記載のシミュレーショ
    ンシステム。
  16. (16)前記コントローラシステムは、 関連した事象リスト、関連した状態情報を保持する手段
    及び隣接ブロックに接続され、該隣接ブロックが予め選
    択されたサブシステムに直接影響を及ぼすあるいは当該
    サブシステムから影響を及ぼされるサブシステムをシミ
    ュレートするブロックであり、そこにおいて前記関連し
    た事象リストにおける事象のシミュレーションを実行し
    、前記事象のシミュレーションによって要求されたよう
    に、前記関連した事象リスト及び前記隣接したブロック
    のリストを修正する、前記ブロックの各々に関連した事
    象推定プロセッサと; 前記ブロックの各々に関連し、その関連した事象リスト
    及びαの値を保持する手段に接続された、前記αの値を
    生成するための同期化プロセッサと;前記複数の事象推
    定プロセッサ及び同期化プロセッサを相互に接続する手
    段と; を有することを特徴とする請求項14に記載のシミュレ
    ーションシステム。
  17. (17)前記同期化プロセッサは、Tjをサブシステム
    jにおける最も早期のシミュレーション時刻を有する事
    象のシミュレーション時刻とするとき、前記サブシステ
    ムの予め選択されたサブセットから、Tjの値に基づい
    てαの値を生成することを特徴とする請求項16に記載
    のシミュレーションシステム。
  18. (18)前記同期化プロセッサの各々は、隣接するブロ
    ックにおける可能的変化を考慮することに基づいて、そ
    のブロックに対するαの値を生成することを特徴とする
    請求項16に記載のシミュレーションシステム。
  19. (19)前記考慮が反復法によることを特徴とする請求
    項18に記載のシミュレーションシステム。
  20. (20)前記考慮が不透明期間を考慮するものであるこ
    とを特徴とする請求項19に記載のシミュレーションシ
    ステム。
  21. (21)前記同期化プロセッサの各々は、隣接するブロ
    ックの不透明期間を考慮することに基づいて、そのブロ
    ックに対するαの値を生成することを特徴とする請求項
    16に記載のシミュレーションシステム。
  22. (22)前記コントローラシステムは、前記ブロックと
    交信し、各々が前記事象リストにおける事象のシミュレ
    ーション及びαの値の再推定を反復して行なう、複数個
    のコントローラと; 前記コントローラを相互接続する手段と; を有することを特徴とする請求項14に記載のシミュレ
    ーションシステム。
  23. (23)前記相互接続手段は、Tiを前記事象リストに
    おけるシミュレートさるべき事象の最も早いシミュレー
    ト時刻を有するもののシミュレート時刻とするとき、前
    記事象リストの各々からTiを受信し、Tiの最小値で
    あるT_f_l_o_o_rを生成し、そして当該T_
    f_l_o_o_rを前記コントローラの各々に返送す
    ることを特徴とする請求項22に記載のシミュレーショ
    ンシステム。
  24. (24)離散事象シミュレーションを実行するシステム
    において、 各々のブロックが、予め選択されたサブシステムをシミ
    ュレートし、前記予め選択されたサブシステムに関連し
    た事象リストと前記予め選択されたサブシステムのT_
    f_l_o_o_r、α、β及び状態に関する情報をス
    トアするためのレジスタとを有している、シュミレート
    される相互作用サブシステムの数と同数の複数個のブロ
    ックと; 前記複数個のブロックを相互接続するための手段と; 前記ブロックの各々に関連し、関連する事象リスト、ス
    テートレジスタ及び隣接するブロックに接続され、該隣
    接するブロックが前記予め選択されたサブシステムに対
    して直接影響を及ぼすあるいは影響を及ぼされるサブシ
    ステムをシミュレートするブロックであり、そこにおい
    て前記関連した事象リストにおける事象のシミュレーシ
    ョンを実行し、前記事象のシミュレーションによって要
    求されたように前記関連した事象リスト及び前記隣接し
    たブロックのリストを修正する、前記ブロックの各々に
    関連した事象処理コントローラと;関連した事象リスト
    と、T_f_l_o_o_r、α及びβレジスタと、更
    に前記相互接続手段とに接続され、T_f_l_o_o
    _rが、前記事象リストにおいて見出されるシミュレー
    トさるべき事象の中の最も早いシミュレーシ時刻であり
    、αが、前記ステートレジスタの情報あるいは前記事象
    リスト中の事象が隣接するサブシステムによって修正さ
    れる最も早いシミュレーション時刻の推定値であり、β
    がαの推定に用いられる補助推定値であるとして、前記
    T_f_l_o_o_r、αおよびβレジスタの値を生
    成する同期化コントローラと; を有することを特徴とするシミュレーションシステム。
  25. (25)離散事象シミュレーションを実行するシステム
    において、 各々のブロックが予め選択されたサブシステムをシミュ
    レートし、前記予め選択されたサブシステムに関連した
    事象リストと前記予め選択されたサブシステムのT_f
    _l_o_o_r、α、及び状態に関する情報をストア
    するためのレジスタとを有している、シミュレートされ
    る相互作用サブシステムの数と同数の複個数のブロック
    と; 前記複数個のブロックを相互接続するための手段と; 前記ブロックの各々に関連し、関連する事象リスト、ス
    テートレジスタ及び前記ブロックのサブセットに接続さ
    れ、前記関連した事象リストにおける事象のシミュレー
    ションを実行し、前記事象のシミュレーションによって
    要求されたように前記関連した事象リスト及び前記隣接
    したブロックの事象リストを修正する、前記ブロックの
    各々に関連する事象処理コントローラと; 関連した事象リストと、T_f_l_o_o_r及びα
    レジスタと、更に前記相互接続手段とに接続され、T_
    f_l_o_o_rが前記事象リストにおいて見出され
    るシミュレートさるべき事象の中の最も早いシミュレー
    ト時刻であり、αが前記ステートレジスタの情報あるい
    は前記事象リスト中の事象が隣接するサブシステムによ
    って修正される最も早いシミュレーション時刻の推定値
    であるとして、前記T_f_l_o_o_r及びαレジ
    スタの値を生成する同期化コントローラと; を有することを特徴とするシミュレーションシステム。
JP27105688A 1987-10-28 1988-10-28 シュミレーション方法及びそのシステム Expired - Fee Related JPH0697451B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US114369 1987-10-28
US07/114,369 US4901260A (en) 1987-10-28 1987-10-28 Bounded lag distributed discrete event simulation method and apparatus

Publications (2)

Publication Number Publication Date
JPH01155462A true JPH01155462A (ja) 1989-06-19
JPH0697451B2 JPH0697451B2 (ja) 1994-11-30

Family

ID=22354804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27105688A Expired - Fee Related JPH0697451B2 (ja) 1987-10-28 1988-10-28 シュミレーション方法及びそのシステム

Country Status (6)

Country Link
US (1) US4901260A (ja)
EP (1) EP0314370B1 (ja)
JP (1) JPH0697451B2 (ja)
CA (1) CA1294046C (ja)
DE (1) DE3854935T2 (ja)
IL (1) IL88146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191758A (ja) * 2009-02-19 2010-09-02 Fujitsu Semiconductor Ltd 検証支援プログラム、検証支援装置および検証支援方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3721719A1 (de) * 1987-07-01 1989-01-12 Lawrenz Wolfhard Verfahren zur pruefung eines netzwerkaufbaus
JP2583949B2 (ja) * 1988-03-10 1997-02-19 松下電器産業株式会社 論理シミュレーション方法と論理シミュレーション装置
GB8812849D0 (en) * 1988-05-31 1988-07-06 Int Computers Ltd Logic simulator
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5369593A (en) 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5161115A (en) * 1989-09-12 1992-11-03 Kabushiki Kaisha Toshiba System test apparatus for verifying operability
US5081601A (en) * 1989-09-22 1992-01-14 Lsi Logic Corporation System for combining independently clocked simulators
US5375074A (en) * 1990-01-23 1994-12-20 At&T Corp. Unboundedly parallel simulations
US5436846A (en) * 1990-05-29 1995-07-25 Grumman Aerospace Corporation Method of facilitating construction of a microwave system by appropriate measurements or determination of parameters of selected individual microwave components to obtain overall system power response
US7373587B1 (en) * 1990-06-25 2008-05-13 Barstow David R Representing sub-events with physical exertion actions
WO1992000654A1 (en) * 1990-06-25 1992-01-09 Barstow David R A method for encoding and broadcasting information about live events using computer simulation and pattern matching techniques
JPH0464164A (ja) * 1990-07-03 1992-02-28 Internatl Business Mach Corp <Ibm> シミユレーシヨン方法及び装置
US5272651A (en) * 1990-12-24 1993-12-21 Vlsi Technology, Inc. Circuit simulation system with wake-up latency
JP2610216B2 (ja) * 1991-02-01 1997-05-14 ディジタル イクイプメント コーポレイション 従来のコンピュータを使用してマルチドメイン及び多次元の同時シュミレーションを行う方法
JPH05216712A (ja) * 1991-10-23 1993-08-27 Internatl Business Mach Corp <Ibm> コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにi/oプロセッサアセンブリ
US5794005A (en) * 1992-01-21 1998-08-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Synchronous parallel emulation and discrete event simulation system with self-contained simulation objects and active event objects
US5633812A (en) * 1992-09-29 1997-05-27 International Business Machines Corporation Fault simulation of testing for board circuit failures
US5913051A (en) * 1992-10-09 1999-06-15 Texas Instruments Incorporated Method of simultaneous simulation of a complex system comprised of objects having structure state and parameter information
US5566097A (en) * 1993-03-05 1996-10-15 International Business Machines Corporation System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US6363518B1 (en) * 1993-11-04 2002-03-26 Cadence Design Systems, Inc. Automated positioning of relative instances along a given dimension
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
GB2338325B (en) * 1994-10-03 2000-02-09 Univ Westminster Data processing method and apparatus for parallel discrete event simulation
US5617342A (en) * 1994-11-14 1997-04-01 Elazouni; Ashraf M. Discrete-event simulation-based method for staffing highway maintenance crews
US6058252A (en) * 1995-01-19 2000-05-02 Synopsys, Inc. System and method for generating effective layout constraints for a circuit design or the like
US6053948A (en) * 1995-06-07 2000-04-25 Synopsys, Inc. Method and apparatus using a memory model
US5684724A (en) * 1995-08-30 1997-11-04 Sun Microsystems, Inc. Flashback simulator
US5809283A (en) * 1995-09-29 1998-09-15 Synopsys, Inc. Simulator for simulating systems including mixed triggers
US5784593A (en) * 1995-09-29 1998-07-21 Synopsys, Inc. Simulator including process levelization
JP2927232B2 (ja) * 1996-01-29 1999-07-28 富士ゼロックス株式会社 分散シミュレーション装置および分散シミュレーション方法
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6195628B1 (en) 1997-03-13 2001-02-27 International Business Machines Corporation Waveform manipulation in time warp simulation
US5850538A (en) * 1997-04-23 1998-12-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Priority queues for computer simulations
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6031987A (en) * 1997-05-06 2000-02-29 At&T Optimistic distributed simulation based on transitive dependency tracking
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US6059835A (en) * 1997-06-13 2000-05-09 International Business Machines Corporation Performance evaluation of processor operation using trace pre-processing
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6278963B1 (en) 1997-07-01 2001-08-21 Opnet Technologies, Inc. System architecture for distribution of discrete-event simulations
JP2002509629A (ja) * 1997-07-01 2002-03-26 オプネット テクノロジーズ インコーポレイテッド 離散イベントシミュレーションを分散するシステムアーキテクチャ
JP3162006B2 (ja) 1997-11-10 2001-04-25 核燃料サイクル開発機構 抽出系のシミュレーション方法
JP3746371B2 (ja) * 1998-04-09 2006-02-15 株式会社日立製作所 性能シミュレーション方法
US6356862B2 (en) * 1998-09-24 2002-03-12 Brian Bailey Hardware and software co-verification employing deferred synchronization
DE19921128A1 (de) * 1999-05-07 2000-11-23 Vrije Universiteit Brussel Bru Verfahren zum Erzeugen von zielsystemspezifischen Programmcodes, Simulationsverfahren sowie Hardwarekonfiguration
US7257526B1 (en) * 2000-04-05 2007-08-14 Lucent Technologies Inc. Discrete event parallel simulation
US20020133325A1 (en) * 2001-02-09 2002-09-19 Hoare Raymond R. Discrete event simulator
US7219047B2 (en) * 2001-03-29 2007-05-15 Opnet Technologies, Inc. Simulation with convergence-detection skip-ahead
US7315805B2 (en) * 2004-02-05 2008-01-01 Raytheon Company Operations and support discrete event stimulation system and method
US7502725B2 (en) * 2004-04-29 2009-03-10 International Business Machines Corporation Method, system and computer program product for register management in a simulation environment
US20070130219A1 (en) * 2005-11-08 2007-06-07 Microsoft Corporation Traversing runtime spanning trees
US20080270213A1 (en) * 2007-04-24 2008-10-30 Athena Christodoulou Process risk estimation indication
WO2018054465A1 (de) * 2016-09-22 2018-03-29 Siemens Aktiengesellschaft Verfahren und vorrichtungen zur synchronisierten simulation und emulation von automatisierten produktionsanlagen
DE102018111851A1 (de) * 2018-05-17 2019-11-21 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zur ereignisbasierten Simulation eines Systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119466A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd ハ−ドウエア論理シミユレ−タのユニツト間交信方式
JPS59163645A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd 機能シミユレ−シヨン方法
JPS61237162A (ja) * 1985-04-15 1986-10-22 Mitsubishi Electric Corp イベントシミユレ−シヨン方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
GB8309692D0 (en) * 1983-04-09 1983-05-11 Int Computers Ltd Verifying design of digital electronic systems
US4636967A (en) * 1983-10-24 1987-01-13 Honeywell Inc. Monitor circuit
US4751637A (en) * 1984-03-28 1988-06-14 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
DE3445030A1 (de) * 1984-12-11 1986-06-19 Philips Patentverwaltung Gmbh, 2000 Hamburg Verkehrssimulationseinrichtung zum testen von vermittlungsanlagen unter beruecksichtigung der teilnehmer-system-interaktion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119466A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd ハ−ドウエア論理シミユレ−タのユニツト間交信方式
JPS59163645A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd 機能シミユレ−シヨン方法
JPS61237162A (ja) * 1985-04-15 1986-10-22 Mitsubishi Electric Corp イベントシミユレ−シヨン方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191758A (ja) * 2009-02-19 2010-09-02 Fujitsu Semiconductor Ltd 検証支援プログラム、検証支援装置および検証支援方法

Also Published As

Publication number Publication date
JPH0697451B2 (ja) 1994-11-30
CA1294046C (en) 1992-01-07
DE3854935T2 (de) 1996-09-19
US4901260A (en) 1990-02-13
EP0314370A2 (en) 1989-05-03
EP0314370B1 (en) 1996-01-24
IL88146A (en) 1992-03-29
IL88146A0 (en) 1989-06-30
EP0314370A3 (en) 1991-07-31
DE3854935D1 (de) 1996-03-07

Similar Documents

Publication Publication Date Title
JPH01155462A (ja) シュミレーション方法及びそのシステム
Lubachevsky Efficient distributed event-driven simulations of multiple-loop networks
Nicol et al. Parallel simulation today
Heidelberger et al. Analytic queueing models for programs with internal concurrency
Xiao et al. Scheduling critical channels in conservative parallel discrete event simulation
Ho Performance evaluation and perturbation analysis of discrete event dynamic systems
Saleh et al. Parallel circuit simulation on supercomputers
Bagrodia et al. A unifying framework for distributed simulation
CN103959251B (zh) 模拟执行方法、设备和***
JPH04340158A (ja) 事象のシミュレーション方法
Levendel et al. Special‐Purpose Computer for Logic Simulation Using Distributed Processing
Konas et al. Parallel discrete event simulation on shared-memory multiprocessors
Meister A survey on parallel logic simulation
Schmerler et al. A backplane approach for cosimulation in high-level system specification environments
Ammar et al. Time warp simulation using time scale decomposition
Naroska Parallel VHDL simulation
Harbin et al. Comparative performance evaluation of latency and link dynamic power consumption modelling algorithms in wormhole switching networks on chip
Konas et al. Synchronous parallel discrete event simulation on shared-memory multiprocessors
Kettenis An algorithm for parallel combined continuous and discrete-event simulation
Ayani et al. Parallel discrete event simulation on SIMD computers
Wu et al. Efficient parallel simulation over social contact network with skewed degree distribution
Smith et al. Performance analysis of software for an MIMD computer
Mielke et al. Algorithm To Architecture Mapping Model (ATAMM) multicomputer operating system functional specification
Kormicki et al. Parallel logic simulation on a network of workstations using parallel virtual machine
Zarei et al. Performance analysis of automatic lookahead generation by control flow graph: some experiments

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees