JPH0689937A - 半導体集積回路及びその設計方法 - Google Patents
半導体集積回路及びその設計方法Info
- Publication number
- JPH0689937A JPH0689937A JP24014592A JP24014592A JPH0689937A JP H0689937 A JPH0689937 A JP H0689937A JP 24014592 A JP24014592 A JP 24014592A JP 24014592 A JP24014592 A JP 24014592A JP H0689937 A JPH0689937 A JP H0689937A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- leaf
- wiring
- integrated circuit
- leaf cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 人手で設計した場合と同等の高品質なレイア
ウトを短い処理時間で実現するマクロセル向きの半導体
集積回路とその設計方法を提供することを目的とする。 【構成】 特定のリーフセル間の結線に用いられる配線
チャネルを予めリーフセル内に設け、それに端子名を付
与することにより、ＣＡＤツールによる配線チャネルの
生成を不要にし、ＣＡＤツールの入力データとなるリー
フセル間の接続関係を表すネットリストに上記の配線チ
ャネルに付けられた端子名を含めることにより、信号線
に対する配線チャネルの割当て順序をリーフセル内の配
線チャネルに付与した端子名で指定できるようにし、Ｃ
ＡＤツールを用いてそれぞれのリーフセル内の端子を配
線チャネルに接続すると共に、リーフセルを隙間無く配
置することにより、リーフセル間の結線を行うことを特
徴とする。
ウトを短い処理時間で実現するマクロセル向きの半導体
集積回路とその設計方法を提供することを目的とする。 【構成】 特定のリーフセル間の結線に用いられる配線
チャネルを予めリーフセル内に設け、それに端子名を付
与することにより、ＣＡＤツールによる配線チャネルの
生成を不要にし、ＣＡＤツールの入力データとなるリー
フセル間の接続関係を表すネットリストに上記の配線チ
ャネルに付けられた端子名を含めることにより、信号線
に対する配線チャネルの割当て順序をリーフセル内の配
線チャネルに付与した端子名で指定できるようにし、Ｃ
ＡＤツールを用いてそれぞれのリーフセル内の端子を配
線チャネルに接続すると共に、リーフセルを隙間無く配
置することにより、リーフセル間の結線を行うことを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関す
るものであり、特にリーフセルと呼ばれる機能単位をＣ
ＡＤ(Ｃomputer Ａided Ｄesign)ツールを用いて配置・
結線する場合に、人手で設計した場合と同等の高品質な
レイアウトを短い処理時間で実現できる、集積回路とそ
の設計方法に関する。
るものであり、特にリーフセルと呼ばれる機能単位をＣ
ＡＤ(Ｃomputer Ａided Ｄesign)ツールを用いて配置・
結線する場合に、人手で設計した場合と同等の高品質な
レイアウトを短い処理時間で実現できる、集積回路とそ
の設計方法に関する。
【０００２】
【従来の技術】従来のリーフセルの構成を図８に示す。
Cell-PとCell-Qは、それぞれひとつのリーフセルを表し
ている。Cell-Pに付けられた記号A0N,A0P,・・・,A2P
は、端子名である。記号N00,...,N72も同様である。こ
れらの端子名は、ＣＡＤツールを用いてリーフセル間を
結線する際に用いられる。すなわち、これらの端子名で
記述されたネットリストと呼ばれる接続関係を表すファ
イルを作成して、ＣＡＤツールに入力することによっ
て、図９に示すようなリーフセル間の結線が自動的に行
われる。図９は２層配線の例であり、実線と破線は異な
る配線層、正方形は上記のふたつの配線層を接続するス
ルーホールを表している。なお、適用するＣＡＤツール
の特質にも依るが、端子名は端子位置を示す特別な図形
を伴うことが多い。これは、本発明において本質ではな
いので以後の説明では省略する。
Cell-PとCell-Qは、それぞれひとつのリーフセルを表し
ている。Cell-Pに付けられた記号A0N,A0P,・・・,A2P
は、端子名である。記号N00,...,N72も同様である。こ
れらの端子名は、ＣＡＤツールを用いてリーフセル間を
結線する際に用いられる。すなわち、これらの端子名で
記述されたネットリストと呼ばれる接続関係を表すファ
イルを作成して、ＣＡＤツールに入力することによっ
て、図９に示すようなリーフセル間の結線が自動的に行
われる。図９は２層配線の例であり、実線と破線は異な
る配線層、正方形は上記のふたつの配線層を接続するス
ルーホールを表している。なお、適用するＣＡＤツール
の特質にも依るが、端子名は端子位置を示す特別な図形
を伴うことが多い。これは、本発明において本質ではな
いので以後の説明では省略する。
【０００３】
【発明が解決しようとする課題】さて、従来はリーフセ
ル間を接続する配線チャネルを全てＣＡＤツールによっ
て生成していたので、以下に述べるような不都合があっ
た。まず、ＣＡＤツールの負担が大きく、処理時間の長
いことが挙げられる。小形化の要請により、チャネル生
成プログラムには配線チャネルの本数を最小化するアル
ゴリズムを組み込むので、これが処理時間の増大につな
がる。第２に、自動生成された配線チャネルの形状(レ
イアウト品質)が、適用したＣＡＤツールの特質に大き
く依存することが挙げられる。メモリなどで用いられる
デコーダ回路を想定して、第６図のCell-Pを入力された
アドレス信号から相補信号を生成するリーフセル、Cell
-Qをデコード機能の主体となる多入力論理ゲートをアレ
イ配置したリーフセルとする。Cell-Pに付けられた端子
名の内、末尾の'N'/'P'は入力されたアドレス信号の反
転/非反転を表している。また、Cell-Qに付けられた端
子名のうち末尾の数字'0'/'1'/'2'は、この例では３入
力論理ゲートの各入力端子に接続されることを表してい
る。Cell-Pの出力をCell-Q内の論理ゲートの入力に結線
することで、３ビットのデコーダ回路となる。人手で結
線する場合は、目視検査の効率を考えて、チャネル内で
相補信号を隣接させると共に、端からアドレス順にチャ
ネルを割り当てるような配慮がなされる。このような、
配慮をＣＡＤツールに要請することは、処理時間の増大
につながるので、従来の技術では期待できない。その
為、リーフセルで構成されたマクロセル、特にその配線
チャネル部の目視検査が非効率的であった。また、図９
に示したように、蛇行配線が混入するなどＣＡＤツール
で生成した配線チャネルの品質が著しく悪い場合は、製
造歩留りの低下につながるという問題があった。本発明
の目的は、上述の問題点を解決するべく、人手で設計し
た場合と同等の高品質なレイアウトを短い処理時間で実
現できる、マクロセル向きの半導体集積回路とその設計
方法を提供することにある。
ル間を接続する配線チャネルを全てＣＡＤツールによっ
て生成していたので、以下に述べるような不都合があっ
た。まず、ＣＡＤツールの負担が大きく、処理時間の長
いことが挙げられる。小形化の要請により、チャネル生
成プログラムには配線チャネルの本数を最小化するアル
ゴリズムを組み込むので、これが処理時間の増大につな
がる。第２に、自動生成された配線チャネルの形状(レ
イアウト品質)が、適用したＣＡＤツールの特質に大き
く依存することが挙げられる。メモリなどで用いられる
デコーダ回路を想定して、第６図のCell-Pを入力された
アドレス信号から相補信号を生成するリーフセル、Cell
-Qをデコード機能の主体となる多入力論理ゲートをアレ
イ配置したリーフセルとする。Cell-Pに付けられた端子
名の内、末尾の'N'/'P'は入力されたアドレス信号の反
転/非反転を表している。また、Cell-Qに付けられた端
子名のうち末尾の数字'0'/'1'/'2'は、この例では３入
力論理ゲートの各入力端子に接続されることを表してい
る。Cell-Pの出力をCell-Q内の論理ゲートの入力に結線
することで、３ビットのデコーダ回路となる。人手で結
線する場合は、目視検査の効率を考えて、チャネル内で
相補信号を隣接させると共に、端からアドレス順にチャ
ネルを割り当てるような配慮がなされる。このような、
配慮をＣＡＤツールに要請することは、処理時間の増大
につながるので、従来の技術では期待できない。その
為、リーフセルで構成されたマクロセル、特にその配線
チャネル部の目視検査が非効率的であった。また、図９
に示したように、蛇行配線が混入するなどＣＡＤツール
で生成した配線チャネルの品質が著しく悪い場合は、製
造歩留りの低下につながるという問題があった。本発明
の目的は、上述の問題点を解決するべく、人手で設計し
た場合と同等の高品質なレイアウトを短い処理時間で実
現できる、マクロセル向きの半導体集積回路とその設計
方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、特定のリーフ
セル間の結線に用いられる配線チャネルを予めリーフセ
ル内に設け端子名を付与すること、ＣＡＤツールの入力
データとなるリーフセル間の接続関係を表すネットリス
トに上記の配線チャネルに付けられた端子名が含まれる
こと、ＣＡＤツールを用いてそれぞれのリーフセル内の
端子を上記の配線チャネルに接続すると共に、リーフセ
ルを隙間無く配置することにより、リーフセル間の結線
を行うことを特徴とする。
セル間の結線に用いられる配線チャネルを予めリーフセ
ル内に設け端子名を付与すること、ＣＡＤツールの入力
データとなるリーフセル間の接続関係を表すネットリス
トに上記の配線チャネルに付けられた端子名が含まれる
こと、ＣＡＤツールを用いてそれぞれのリーフセル内の
端子を上記の配線チャネルに接続すると共に、リーフセ
ルを隙間無く配置することにより、リーフセル間の結線
を行うことを特徴とする。
【０００５】
【作用】マクロセルを構成するリーフセル内に予め配線
チャネルを設けることにより、ＣＡＤツールによる配線
チャネルの生成を不要にできるので、処理時間を著しく
短縮でき、信号線に対する配線チャネルの割当て順序を
リーフセル内の配線チャネルに付与した端子名で指定で
きるので人手設計と同等の高品質なレイアウトをＣＡＤ
ツールで実現できる。
チャネルを設けることにより、ＣＡＤツールによる配線
チャネルの生成を不要にできるので、処理時間を著しく
短縮でき、信号線に対する配線チャネルの割当て順序を
リーフセル内の配線チャネルに付与した端子名で指定で
きるので人手設計と同等の高品質なレイアウトをＣＡＤ
ツールで実現できる。
【０００６】
【実施例】（実施例１）本発明の第１の実施例として、
まずリーフセルの構成を図１に示す。Cell-PとCell-Qは
それぞれひとつのリーフセルを表しており、いずれもリ
ーフセル内に埋め込まれた配線チャネルを有している。
Cell-Pはリーフセルに埋め込まれた配線チャネルとの結
線を予め完了しているセルの例である。図８中の端子群
A0N,A0P,...,A2Pとの対応関係を示す目的と以下の説明
の都合から、A0N,A0P,...,A2P等の記号を付与している
が、端子名としては本来不要である。一方、Cell-Qは埋
め込まれた配線チャネルと未結線状態のリーフセルの例
である。セル内の記号N00,...,N72は端子名、B0N,B0
P,...,B2Pは配線チャネルに付けたられた端子名であ
る。これらの端子名は、ＣＡＤツールを用いて、ユーザ
の希望に応じて自動結線する際に利用される。ＣＡＤツ
ールによる自動結線の例を図２に示す。まず、Cell-Q内
において、配線チャネルとの接続は、これと直交するよ
うに異なる配線層を用いて設けられた端子上に、スルー
ホールを配置することで実現される。次に、Cell-Q内の
配線チャネルとCell-P内の端子、A0N,A0P,...,A2Pとの
接続は、ふたつのリーフセルCell-PとCell-Qを隙間無く
配置することで実現される。
まずリーフセルの構成を図１に示す。Cell-PとCell-Qは
それぞれひとつのリーフセルを表しており、いずれもリ
ーフセル内に埋め込まれた配線チャネルを有している。
Cell-Pはリーフセルに埋め込まれた配線チャネルとの結
線を予め完了しているセルの例である。図８中の端子群
A0N,A0P,...,A2Pとの対応関係を示す目的と以下の説明
の都合から、A0N,A0P,...,A2P等の記号を付与している
が、端子名としては本来不要である。一方、Cell-Qは埋
め込まれた配線チャネルと未結線状態のリーフセルの例
である。セル内の記号N00,...,N72は端子名、B0N,B0
P,...,B2Pは配線チャネルに付けたられた端子名であ
る。これらの端子名は、ＣＡＤツールを用いて、ユーザ
の希望に応じて自動結線する際に利用される。ＣＡＤツ
ールによる自動結線の例を図２に示す。まず、Cell-Q内
において、配線チャネルとの接続は、これと直交するよ
うに異なる配線層を用いて設けられた端子上に、スルー
ホールを配置することで実現される。次に、Cell-Q内の
配線チャネルとCell-P内の端子、A0N,A0P,...,A2Pとの
接続は、ふたつのリーフセルCell-PとCell-Qを隙間無く
配置することで実現される。
【０００７】（実施例２）本発明の第２の実施例とし
て、リーフセルの構成を図３に示す。第１の実施例と
は、Cell-Q'のリーフセルに関して、配線チャネルが両
端まで貫通していることが異なる。このような構成を採
ることにより、図４に示すように、ふたつ以上のリーフ
セルを配線チャネルに接続したような構造を実現でき
る。図４では、Cell-Q'を繰り返し配置しているが、配
線チャネルの位置を隣接するリーフセルで整合させるこ
とにより、３種類以上のリーフセルを同一の配線チャネ
ル(バス)に接続することも可能である。
て、リーフセルの構成を図３に示す。第１の実施例と
は、Cell-Q'のリーフセルに関して、配線チャネルが両
端まで貫通していることが異なる。このような構成を採
ることにより、図４に示すように、ふたつ以上のリーフ
セルを配線チャネルに接続したような構造を実現でき
る。図４では、Cell-Q'を繰り返し配置しているが、配
線チャネルの位置を隣接するリーフセルで整合させるこ
とにより、３種類以上のリーフセルを同一の配線チャネ
ル(バス)に接続することも可能である。
【０００８】（実施例３）本発明の第３の実施例を図５
に示す。これは、配線チャネルと未結線状態のリーフセ
ルの構成を示したものである。同図中に影を付けた領域
は配線禁止領域を表している。適用するＣＡＤツールが
配線禁止領域を指定できる場合は、結線の可能性のある
部分を除いて、他の領域を配線禁止領域とすることによ
り、自動結線の処理時間を短縮できる。ＣＡＤツールの
特質(アルゴリズム)にも依るが、一般に探索領域の増大
と共に処理時間は増大する性質がある為である。 （実施例４）本発明の第４の実施例を図６に示す。これ
は、配線チャネルと未結線状態のリーフセルの構成を示
したものである。適用するＣＡＤツールが座標値を指定
できる場合は、同図中に影を付けた領域毎に、×印の位
置に選択的にスルーホールを配置するだけで、第１〜３
の実施例と同等の結果を得ることができる。本発明のリ
ーフセルを用いたマクロセルの構成例を図７に示す。同
図は２ポートメモリマクロセルの例である。リーフセル
間の結線に用いる配線チャネルを予め個々のリーフセル
に埋め込んであるので、６種類のリーフセルを必要個数
並べ、リーフセル内の配線チャネルと結線するだけで、
所望の規模のマクロセルを自動生成できる。
に示す。これは、配線チャネルと未結線状態のリーフセ
ルの構成を示したものである。同図中に影を付けた領域
は配線禁止領域を表している。適用するＣＡＤツールが
配線禁止領域を指定できる場合は、結線の可能性のある
部分を除いて、他の領域を配線禁止領域とすることによ
り、自動結線の処理時間を短縮できる。ＣＡＤツールの
特質(アルゴリズム)にも依るが、一般に探索領域の増大
と共に処理時間は増大する性質がある為である。 （実施例４）本発明の第４の実施例を図６に示す。これ
は、配線チャネルと未結線状態のリーフセルの構成を示
したものである。適用するＣＡＤツールが座標値を指定
できる場合は、同図中に影を付けた領域毎に、×印の位
置に選択的にスルーホールを配置するだけで、第１〜３
の実施例と同等の結果を得ることができる。本発明のリ
ーフセルを用いたマクロセルの構成例を図７に示す。同
図は２ポートメモリマクロセルの例である。リーフセル
間の結線に用いる配線チャネルを予め個々のリーフセル
に埋め込んであるので、６種類のリーフセルを必要個数
並べ、リーフセル内の配線チャネルと結線するだけで、
所望の規模のマクロセルを自動生成できる。
【０００９】
【発明の効果】以上説明したように、本発明の半導体集
積回路には、マクロセルを構成するリーフセル内に予め
配線チャネルを設け、ＣＡＤツールによる配線チャネル
の生成を不要にしたことにより、ＣＡＤツールによる自
動結線の処理時間を著しく短縮できる利点がある。従っ
て、マクロセルの生成を自動化する際に本発明の技術を
用いれば、リーフセル必要個数を隙間無く配置するだけ
でマクロセルを生成できるので、設計工数の削減という
点で効果大である。
積回路には、マクロセルを構成するリーフセル内に予め
配線チャネルを設け、ＣＡＤツールによる配線チャネル
の生成を不要にしたことにより、ＣＡＤツールによる自
動結線の処理時間を著しく短縮できる利点がある。従っ
て、マクロセルの生成を自動化する際に本発明の技術を
用いれば、リーフセル必要個数を隙間無く配置するだけ
でマクロセルを生成できるので、設計工数の削減という
点で効果大である。
【図１】実施例１のリーフセルの構成の概略図である。
【図２】実施例１のリーフセルをＣＡＤツールによリ自
動結線した例の概略すである。
動結線した例の概略すである。
【図３】実施例２のリーフセルの構成の概略図である。
【図４】実施例２のふたつ以上のリーフセルを配線チャ
ネルに接続した構成の概略図である。
ネルに接続した構成の概略図である。
【図５】実施例３の配線チャネルと未結線状態のリーフ
セルの構成の概略図である。
セルの構成の概略図である。
【図６】実施例４の配線チャネルと未結線状態のリーフ
セルの構成の概略図である。
セルの構成の概略図である。
【図７】本発明のリーフセルを用いた２ポートメモリマ
クロセルの構成例を示す概略図である。
クロセルの構成例を示す概略図である。
【図８】従来のリーフセルの構成を示す概略図である。
【図９】従来のリーフセルの構成と、それらの結線方法
の説明図で、２層配線の例を示す例である。
の説明図で、２層配線の例を示す例である。
Ａ０Ｎ〜Ａ２Ｎ，Ａ０Ｐ〜Ａ２Ｐ 端子名 Ｎ００〜Ｎ７２ 端子名 Ｂ０Ｎ〜Ｂ２Ｎ，Ｂ０Ｐ〜Ｂ２Ｐ 配線チャネル端子名 ＃１〜＃Ｑ ロウデコーダ ＃（１，１）〜＃（Ｐ，Ｑ） メモリセルアレイ ＣＳ−Ａ Ａポート制御信号 ＷＥ−Ａ Ａポート制御信号 ＣＳ−Ｂ Ｂポート制御信号 ＷＥ−Ｂ Ｂポート制御信号
Claims (2)
- 【請求項１】図形データで構成されたリーフセルと呼ば
れる機能単位をＣＡＤ(ＣomputerＡided Ｄesign)ツー
ルを用いて配置・結線することにより生成される半導体
集積回路において、リーフセル間の結線に必要な配線チ
ャネルがリーフセル内に設けられていることを特徴とす
る半導体集積回路。 - 【請求項２】図形データで構成されたリーフセルと呼ば
れる機能単位をＣＡＤ(ＣomputerＡided Ｄesign)ツー
ルを用いて配置・結線することにより生成される半導体
集積回路において、リーフセル間の結線に必要な配線チ
ャネルを予めリーフセル内に設け、上記のＣＡＤツール
を用いて該リーフセルの端子を上記の配線チャネルに接
続するのに必要な端子名を該配線チャネルに付与するこ
とを主要な特徴とする半導体集積回路の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24014592A JPH0689937A (ja) | 1992-09-09 | 1992-09-09 | 半導体集積回路及びその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24014592A JPH0689937A (ja) | 1992-09-09 | 1992-09-09 | 半導体集積回路及びその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689937A true JPH0689937A (ja) | 1994-03-29 |
Family
ID=17055169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24014592A Pending JPH0689937A (ja) | 1992-09-09 | 1992-09-09 | 半導体集積回路及びその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689937A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584604B2 (en) | 2000-08-01 | 2003-06-24 | Oki Electric Industry Co., Ltd. | Method of designing DRAM macro-cell and arrangement template therefor |
-
1992
- 1992-09-09 JP JP24014592A patent/JPH0689937A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584604B2 (en) | 2000-08-01 | 2003-06-24 | Oki Electric Industry Co., Ltd. | Method of designing DRAM macro-cell and arrangement template therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420694B2 (ja) | スタンダードセル方式の集積回路 | |
| EP0167365B1 (en) | Standard cell lsis | |
| JPS6124250A (ja) | 半導体集積回路装置 | |
| US6480032B1 (en) | Gate array architecture | |
| JPS62106646A (ja) | トリー内部配線の決定方法 | |
| JPH04124855A (ja) | 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置 | |
| JPS59163837A (ja) | 半導体集積回路 | |
| JP2001188817A (ja) | 論理合成装置、論理合成方法、論理合成プログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP3244270B2 (ja) | ２個以上の集積回路を一つの集積回路へ併合する方法 | |
| JP3270427B2 (ja) | 半導体装置の設計方法 | |
| JPH0689937A (ja) | 半導体集積回路及びその設計方法 | |
| US5566080A (en) | Method and apparatus for designing semiconductor device | |
| EP0609047A2 (en) | Process for fabricating an ASIC device having a gate-array function block | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| US6516458B1 (en) | Layout structure for integrated circuit, method and system for generating layout for CMOS circuit | |
| JP2001358223A (ja) | ハードブロックを用いたｌｓｉ回路設計方法およびｌｓｉ用ハードブロックのセル配置情報復元方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JP2671883B2 (ja) | 半導体集積回路装置 | |
| JP2891994B1 (ja) | 特定用途向けｉｃの配置配線方法 | |
| JP3474591B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0120538B2 (ja) | ||
| JPH104141A (ja) | 半導体集積装置 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JP2003023082A (ja) | 半導体集積回路装置の階層レイアウト設計方法およびその方法をコンピュータに実行させるプログラム |