JPH0685055A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0685055A JPH0685055A JP23626092A JP23626092A JPH0685055A JP H0685055 A JPH0685055 A JP H0685055A JP 23626092 A JP23626092 A JP 23626092A JP 23626092 A JP23626092 A JP 23626092A JP H0685055 A JPH0685055 A JP H0685055A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon substrate
- resin film
- rear side
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【構成】本発明の半導体素子の製造方法は、シリコン基
板の表面側にペレットの分割予定境界線に沿って溝を刻
設したのち、形成した溝の内壁面に樹脂膜を形成し、裏
面研削工程によるシリコン基板の裏面の除去と同時に溝
を裏面に連通させ、シリコン基板を複数のペレットに分
離させるようにしたものである。 【効果】本発明の半導体素子の製造方法は、溝の内壁面
にダイシング切屑が残存していたとしても、樹脂膜によ
り封止・固着されるとともに、シリコン基板から複数の
ペレットに分離する際の“割れ”あるいはマウント時の
着座の際の“割れ”の発生を防止することができ、これ
ら“割れ”に伴う破片や上記ダイシング切屑による歩留
低下を防止することができる。
板の表面側にペレットの分割予定境界線に沿って溝を刻
設したのち、形成した溝の内壁面に樹脂膜を形成し、裏
面研削工程によるシリコン基板の裏面の除去と同時に溝
を裏面に連通させ、シリコン基板を複数のペレットに分
離させるようにしたものである。 【効果】本発明の半導体素子の製造方法は、溝の内壁面
にダイシング切屑が残存していたとしても、樹脂膜によ
り封止・固着されるとともに、シリコン基板から複数の
ペレットに分離する際の“割れ”あるいはマウント時の
着座の際の“割れ”の発生を防止することができ、これ
ら“割れ”に伴う破片や上記ダイシング切屑による歩留
低下を防止することができる。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、例えばＶＬＳＩ（Ｖｅ
ｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）などの半導体素子の製造方法に関す
る。
ｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）などの半導体素子の製造方法に関す
る。
【０００２】
【従来の技術】一般に、素子形成後の基板は、図８〜図
１１に示すようにして、半導体素子ペレットに分割され
る。すなわち、まず基板ＡのパターンＢを形成した表面
側に、パターンＢを保護するための保護テープＣを貼付
する（図８参照）。ついで、パターンＢを形成していな
い裏面を研削加工により粗面加工する（図９参照）。さ
らに、基板Ａの表面から保護テープＣを剥がし、今度は
基板Ａの裏面に別の保護テープＣ１を貼着する（図１０
参照）。そして、ダイシング加工により、ペレットの輪
郭に沿って基板Ａの表面に溝Ｄを形成する（図１１参
照）。このとき、保護テープＣ１の中途部まで切り込
み、互いに分離した複数のペレットＥ…を得る。そし
て、ダイシング装置内で、純水による高圧ジェット洗浄
により切断屑を除去する。さらに、マウンティング装置
内にて、保護テープＣ１側からペレットＥ…を突き上げ
ることにより、これらのペレットＥ…を保護テープＣ１
から分離している。
１１に示すようにして、半導体素子ペレットに分割され
る。すなわち、まず基板ＡのパターンＢを形成した表面
側に、パターンＢを保護するための保護テープＣを貼付
する（図８参照）。ついで、パターンＢを形成していな
い裏面を研削加工により粗面加工する（図９参照）。さ
らに、基板Ａの表面から保護テープＣを剥がし、今度は
基板Ａの裏面に別の保護テープＣ１を貼着する（図１０
参照）。そして、ダイシング加工により、ペレットの輪
郭に沿って基板Ａの表面に溝Ｄを形成する（図１１参
照）。このとき、保護テープＣ１の中途部まで切り込
み、互いに分離した複数のペレットＥ…を得る。そし
て、ダイシング装置内で、純水による高圧ジェット洗浄
により切断屑を除去する。さらに、マウンティング装置
内にて、保護テープＣ１側からペレットＥ…を突き上げ
ることにより、これらのペレットＥ…を保護テープＣ１
から分離している。
【０００３】しかるに、従来のダイシング加工後の洗浄
方法は、基板Ａの表面に付着している切断屑は除去でき
るが、溝Ｄの中の切断屑は除去できない。また、ダイシ
ングの抜け側すなわち基板Ａの裏面で“割れ”が発生す
る不具合を生じる。さらに、マウンティング装置内にて
保護テープＣ１側からペレットＥ…を突き上げる際に、
上記“割れ”にともなう破片が飛散し、ペレットＥ…の
表面に付着してしまう。しかして、この“割れ”にとも
なう破片とダイシング溝の中の切断屑が存在している限
り、不良発生の可能性が高く、歩留低下の一因となって
いる。
方法は、基板Ａの表面に付着している切断屑は除去でき
るが、溝Ｄの中の切断屑は除去できない。また、ダイシ
ングの抜け側すなわち基板Ａの裏面で“割れ”が発生す
る不具合を生じる。さらに、マウンティング装置内にて
保護テープＣ１側からペレットＥ…を突き上げる際に、
上記“割れ”にともなう破片が飛散し、ペレットＥ…の
表面に付着してしまう。しかして、この“割れ”にとも
なう破片とダイシング溝の中の切断屑が存在している限
り、不良発生の可能性が高く、歩留低下の一因となって
いる。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
半導体素子の製造方法においては、割断に随伴する“割
れ”にともなう破片やダイシング溝の中の切断屑が不可
避的に介在してしまい、これらが歩留低下の一因となっ
ている。
半導体素子の製造方法においては、割断に随伴する“割
れ”にともなう破片やダイシング溝の中の切断屑が不可
避的に介在してしまい、これらが歩留低下の一因となっ
ている。
【０００５】この発明は、上記事情を勘案してなされた
もので、上述した従来の半導体素子の製造方法がもって
いる技術的課題を解決し、歩留を改善できる半導体素子
の製造方法を提供することを目的とする。 ［発明の構成］
もので、上述した従来の半導体素子の製造方法がもって
いる技術的課題を解決し、歩留を改善できる半導体素子
の製造方法を提供することを目的とする。 ［発明の構成］
【０００６】
【課題を解決するための手段】本発明の半導体素子の製
造方法は、シリコン基板の表面側にペレットの分割予定
境界線に沿って溝を刻設したのち、形成した溝の内壁面
に樹脂膜を形成し、裏面研削工程によるシリコン基板の
裏面の除去と同時に溝を裏面に連通させ、シリコン基板
を複数のペレットに分離させるようにしたものである。
造方法は、シリコン基板の表面側にペレットの分割予定
境界線に沿って溝を刻設したのち、形成した溝の内壁面
に樹脂膜を形成し、裏面研削工程によるシリコン基板の
裏面の除去と同時に溝を裏面に連通させ、シリコン基板
を複数のペレットに分離させるようにしたものである。
【０００７】
【作用】上記構成の半導体素子の製造方法によれば、溝
の内壁面にダイシング切屑が残存していたとしても、樹
脂膜により封止・固着されるとともに、シリコン基板か
ら複数のペレットに分離する際の“割れ”あるいはマウ
ント時の着座の際の“割れ”の発生を防止することがで
き、これら“割れ”に伴う破片や上記ダイシング切屑に
よる歩留低下を防止することができる。
の内壁面にダイシング切屑が残存していたとしても、樹
脂膜により封止・固着されるとともに、シリコン基板か
ら複数のペレットに分離する際の“割れ”あるいはマウ
ント時の着座の際の“割れ”の発生を防止することがで
き、これら“割れ”に伴う破片や上記ダイシング切屑に
よる歩留低下を防止することができる。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して詳
述する。
述する。
【０００９】図１〜図７は、この実施例の半導体素子の
製造方法を示している。この半導体素子の製造方法は、
例えば厚さ６００μｍのシリコン基板１のパターン２形
成面（シリコン基板１の表面）側にペレット３…の分割
予定境界線に沿って幅が例えば５０μｍの有底の溝４…
をダイシング装置により刻設する溝入れ工程（図１参
照）と、溝入れ工程後にシリコン基板１の洗浄並びに乾
燥処理を行い溝入れ工程にて発生した研磨屑を除去する
洗浄工程と、この洗浄工程後に溝４…の内壁面に光硬化
性の樹脂Ｒを付着させた後にレーザ光Ｌを照射し膜厚が
５μｍ以下の樹脂膜Ｚを溝４…の内壁面にその断面がＵ
字型となるように形成させる樹脂膜形成工程（図２およ
び図３参照）と、この樹脂膜形成工程後にシリコン基板
１のパターン２形成面にこのパターン２を保護するため
の保護テープ５を貼着する保護テープ貼着工程（図４参
照）と、この保護テープ貼着工程後にシリコン基板１の
保護テープ５側をチャックにより真空吸着しシリコン基
板１の裏面を研削し且つ最終被加工面を粗面にする裏面
研削工程（図５参照）と、この裏面研削工程後にシリコ
ン基板１の裏面側にマウンティング用テープ６を貼着す
るマウンティング用テープ貼着工程（図６参照）と、こ
のマウンティング用テープ貼着工程後に前記保護テープ
５をシリコン基板１の表面側から剥離する保護テープ剥
離工程（図７参照）と、この保護テープ剥離工程後にマ
ウンティング用テープ６に一体的に付着している各ペレ
ット３…を図示せぬリードフレームの所定部位に突き上
げ方式により一個ずつマウンティング用テープから分離
して載置するペレットマウント工程（図示せず）とから
なっている。しかして、溝入れ工程は、ダイシング装置
によりペレット３…の寸法（例えば縦１０ｍｍ，横１０
ｍｍ）に応じて格子状に溝入れする。各溝４…の深さＤ
１（例えば２２０μｍ）は、裏面研削工程後のシリコン
基板１の厚さＴ１（例えば２００μｍ）よりも例えば２
０μｍ〜２５μｍ程度大きくなるように設定する。一
方、裏面研削工程における除去量Ｔ２は、この除去量Ｔ
２と、裏面研削工程後のシリコン基板１の厚さＴ１との
和が、加工前のシリコン基板１の厚さＴ３に等しくなる
ように例えば４００μｍに設定する。したがって、裏面
研削工程後においては、溝４…はシリコン基板１の裏面
側に開口する。その結果、各ペレット３…は分離し、切
り離しが可能な状態となる。さらに、上記溝入れ工程に
用いられるダイシング装置の砥石車は、例えばメッシュ
サイズが、＃２０００／＃３０００のダイヤモンド砥粒
を含有するものであって、例えば切込み量３００μｍ，
回転速度毎分５０００ｍでダイシングするようになって
いる。また、前記裏面研削装置は、例えばメッシュサイ
ズが、＃１０００／＃１５００のダイヤモンド砥粒をビ
トリファイド結合剤にて結合したカップ型砥石により平
面研削するものである。一方、樹脂膜形成工程における
光硬化性の樹脂Ｒとしては、例えば「ソリッドクリエー
タレジ」（商品名；日本合成ゴム社製）を希釈して用い
る。そして、樹脂Ｒは、図３に示すように、針状のノズ
ル７を有するディスペンサ８により、溝４…内部に注入
される。このときの樹脂Ｒの量は、樹脂Ｒがその表面張
力により溝４…の内壁面に付着する程度に設定する。さ
らに、図４に示すレーザ光Ｌとしては、例えば紫外線レ
ーザを用いる。このレーザ光Ｌは、針状の投光子９を有
するレーザヘッド１０から投射する。
製造方法を示している。この半導体素子の製造方法は、
例えば厚さ６００μｍのシリコン基板１のパターン２形
成面（シリコン基板１の表面）側にペレット３…の分割
予定境界線に沿って幅が例えば５０μｍの有底の溝４…
をダイシング装置により刻設する溝入れ工程（図１参
照）と、溝入れ工程後にシリコン基板１の洗浄並びに乾
燥処理を行い溝入れ工程にて発生した研磨屑を除去する
洗浄工程と、この洗浄工程後に溝４…の内壁面に光硬化
性の樹脂Ｒを付着させた後にレーザ光Ｌを照射し膜厚が
５μｍ以下の樹脂膜Ｚを溝４…の内壁面にその断面がＵ
字型となるように形成させる樹脂膜形成工程（図２およ
び図３参照）と、この樹脂膜形成工程後にシリコン基板
１のパターン２形成面にこのパターン２を保護するため
の保護テープ５を貼着する保護テープ貼着工程（図４参
照）と、この保護テープ貼着工程後にシリコン基板１の
保護テープ５側をチャックにより真空吸着しシリコン基
板１の裏面を研削し且つ最終被加工面を粗面にする裏面
研削工程（図５参照）と、この裏面研削工程後にシリコ
ン基板１の裏面側にマウンティング用テープ６を貼着す
るマウンティング用テープ貼着工程（図６参照）と、こ
のマウンティング用テープ貼着工程後に前記保護テープ
５をシリコン基板１の表面側から剥離する保護テープ剥
離工程（図７参照）と、この保護テープ剥離工程後にマ
ウンティング用テープ６に一体的に付着している各ペレ
ット３…を図示せぬリードフレームの所定部位に突き上
げ方式により一個ずつマウンティング用テープから分離
して載置するペレットマウント工程（図示せず）とから
なっている。しかして、溝入れ工程は、ダイシング装置
によりペレット３…の寸法（例えば縦１０ｍｍ，横１０
ｍｍ）に応じて格子状に溝入れする。各溝４…の深さＤ
１（例えば２２０μｍ）は、裏面研削工程後のシリコン
基板１の厚さＴ１（例えば２００μｍ）よりも例えば２
０μｍ〜２５μｍ程度大きくなるように設定する。一
方、裏面研削工程における除去量Ｔ２は、この除去量Ｔ
２と、裏面研削工程後のシリコン基板１の厚さＴ１との
和が、加工前のシリコン基板１の厚さＴ３に等しくなる
ように例えば４００μｍに設定する。したがって、裏面
研削工程後においては、溝４…はシリコン基板１の裏面
側に開口する。その結果、各ペレット３…は分離し、切
り離しが可能な状態となる。さらに、上記溝入れ工程に
用いられるダイシング装置の砥石車は、例えばメッシュ
サイズが、＃２０００／＃３０００のダイヤモンド砥粒
を含有するものであって、例えば切込み量３００μｍ，
回転速度毎分５０００ｍでダイシングするようになって
いる。また、前記裏面研削装置は、例えばメッシュサイ
ズが、＃１０００／＃１５００のダイヤモンド砥粒をビ
トリファイド結合剤にて結合したカップ型砥石により平
面研削するものである。一方、樹脂膜形成工程における
光硬化性の樹脂Ｒとしては、例えば「ソリッドクリエー
タレジ」（商品名；日本合成ゴム社製）を希釈して用い
る。そして、樹脂Ｒは、図３に示すように、針状のノズ
ル７を有するディスペンサ８により、溝４…内部に注入
される。このときの樹脂Ｒの量は、樹脂Ｒがその表面張
力により溝４…の内壁面に付着する程度に設定する。さ
らに、図４に示すレーザ光Ｌとしては、例えば紫外線レ
ーザを用いる。このレーザ光Ｌは、針状の投光子９を有
するレーザヘッド１０から投射する。
【００１０】しかして、この実施例の半導体素子の製造
方法によれば、溝４…の内壁面に樹脂膜Ｚを形成するよ
うにしているので、かりに溝４…の内壁面にダイシング
切屑が残存していたとしても、この樹脂膜Ｚにより封止
・固着され、次工程にて悪影響を及ぼすことはない。ま
た、あらかじめ溝入れ工程において、シリコン基板１の
表面側にペレット３…の分割予定境界線に沿って溝４…
を刻設し、裏面研削工程によるシリコン基板１の裏面の
除去と同時に溝４…を裏面に連通させ、各ペレット３…
を分離させるようにし、かつ、溝４…の内壁面に樹脂膜
Ｚを形成することにより分離の際のチップエッジが押さ
えられていることとが相俟って、“割れ”の発生を防止
することができる。さらに、ペレットマウント工程にお
いて、マウント時の着座の衝撃にも樹脂膜Ｚが緩衝材と
なり、“割れ”の発生の防止に役立つ。
方法によれば、溝４…の内壁面に樹脂膜Ｚを形成するよ
うにしているので、かりに溝４…の内壁面にダイシング
切屑が残存していたとしても、この樹脂膜Ｚにより封止
・固着され、次工程にて悪影響を及ぼすことはない。ま
た、あらかじめ溝入れ工程において、シリコン基板１の
表面側にペレット３…の分割予定境界線に沿って溝４…
を刻設し、裏面研削工程によるシリコン基板１の裏面の
除去と同時に溝４…を裏面に連通させ、各ペレット３…
を分離させるようにし、かつ、溝４…の内壁面に樹脂膜
Ｚを形成することにより分離の際のチップエッジが押さ
えられていることとが相俟って、“割れ”の発生を防止
することができる。さらに、ペレットマウント工程にお
いて、マウント時の着座の衝撃にも樹脂膜Ｚが緩衝材と
なり、“割れ”の発生の防止に役立つ。
【００１１】なお、上記樹脂膜形成工程にて用いられる
樹脂Ｒとして紫外線硬化型の樹脂、嫌気性の樹脂あるい
は通常の塗装樹脂を用いてもよい。さらに、上記実施例
においては、最初から溝４…の内壁面に樹脂Ｒを膜着さ
せるようにしているが、まず溝４…に樹脂Ｒを充填し、
しかる後、レーザ光を照射することにより、溝４…中央
に充填している樹脂Ｒを蒸散させ、樹脂膜Ｚを形成する
ようにしてもよい。あるいは、樹脂Ｒを噴霧状態で溝４
…の内壁面に膜着させるようにしてもよい。
樹脂Ｒとして紫外線硬化型の樹脂、嫌気性の樹脂あるい
は通常の塗装樹脂を用いてもよい。さらに、上記実施例
においては、最初から溝４…の内壁面に樹脂Ｒを膜着さ
せるようにしているが、まず溝４…に樹脂Ｒを充填し、
しかる後、レーザ光を照射することにより、溝４…中央
に充填している樹脂Ｒを蒸散させ、樹脂膜Ｚを形成する
ようにしてもよい。あるいは、樹脂Ｒを噴霧状態で溝４
…の内壁面に膜着させるようにしてもよい。
【００１２】
【発明の効果】本発明の半導体素子の製造方法によれ
ば、溝の内壁面に樹脂膜を形成するようにしているの
で、かりに溝の内壁面にダイシング切屑が残存していた
としても、この樹脂膜により封止・固着され、次工程に
て悪影響を及ぼすことはない。また、あらかじめ溝入れ
工程において、シリコン基板の表面側にペレットの分割
予定境界線に沿って溝を刻設し、裏面研削工程によるシ
リコン基板の裏面の除去と同時に溝を裏面に連通させ、
各ペレットを分離させるようにし、かつ、溝の内壁面に
樹脂膜を形成することによりチップエッジが押さえられ
ていることとが相俟って、“割れ”の発生を防止するこ
とができ、この“割れ”に伴う破片に起因する不良の発
生がなくなる。さらに、ペレットマウント工程におい
て、マウント時の着座の衝撃にも樹脂膜が緩衝材とな
り、“割れ”に伴って生じた破片に起因する不良の発生
の防止に役立つ。
ば、溝の内壁面に樹脂膜を形成するようにしているの
で、かりに溝の内壁面にダイシング切屑が残存していた
としても、この樹脂膜により封止・固着され、次工程に
て悪影響を及ぼすことはない。また、あらかじめ溝入れ
工程において、シリコン基板の表面側にペレットの分割
予定境界線に沿って溝を刻設し、裏面研削工程によるシ
リコン基板の裏面の除去と同時に溝を裏面に連通させ、
各ペレットを分離させるようにし、かつ、溝の内壁面に
樹脂膜を形成することによりチップエッジが押さえられ
ていることとが相俟って、“割れ”の発生を防止するこ
とができ、この“割れ”に伴う破片に起因する不良の発
生がなくなる。さらに、ペレットマウント工程におい
て、マウント時の着座の衝撃にも樹脂膜が緩衝材とな
り、“割れ”に伴って生じた破片に起因する不良の発生
の防止に役立つ。
【図１】本発明の一実施例の半導体素子の製造方法の溝
入れ工程を示す図である。
入れ工程を示す図である。
【図２】本発明の一実施例の半導体素子の製造方法の樹
脂膜形成工程を示す図である。
脂膜形成工程を示す図である。
【図３】本発明の一実施例の半導体素子の製造方法の樹
脂膜形成工程を示す図である。
脂膜形成工程を示す図である。
【図４】本発明の一実施例の半導体素子の製造方法の保
護テープ貼着工程を示す図である。
護テープ貼着工程を示す図である。
【図５】本発明の一実施例の半導体素子の製造方法の裏
面研削工程を示す図である。
面研削工程を示す図である。
【図６】本発明の一実施例の半導体素子の製造方法のマ
ウンティング用テープ貼着工程を示す図である。
ウンティング用テープ貼着工程を示す図である。
【図７】本発明の一実施例の半導体素子の製造方法の保
護テープ剥離工程を示す図である。
護テープ剥離工程を示す図である。
【図８】従来の半導体素子の製造方法の保護テープ貼着
工程を示す図である。
工程を示す図である。
【図９】従来の半導体素子の製造方法の裏面研削工程を
示す図である。
示す図である。
【図１０】従来の半導体素子の製造方法の保護テープ貼
着工程を示す図である。
着工程を示す図である。
【図１１】従来の半導体素子の製造方法の溝加工工程を
示す図である。
示す図である。
１：シリコン基板，３：ペレット，４：溝，５：保護テ
ープ，Ｒ：樹脂，Ｚ：樹脂膜。
ープ，Ｒ：樹脂，Ｚ：樹脂膜。
Claims (1)
- 【請求項１】基板の表面側のペレット分割予定に従って
有底の溝を形成する溝入れ工程と、この溝入れ工程後に
上記溝の内壁面に樹脂膜を形成する樹脂膜形成工程と、
この樹脂膜形成工程後に上記基板の表面側を保持し上記
基板の裏面側を少なくとも上記溝の底部が開口し上記ペ
レットが形成されるまで上記裏面方向に研削する裏面研
削工程とを具備することを特徴とする半導体素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23626092A JPH0685055A (ja) | 1992-09-04 | 1992-09-04 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23626092A JPH0685055A (ja) | 1992-09-04 | 1992-09-04 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685055A true JPH0685055A (ja) | 1994-03-25 |
Family
ID=16998150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23626092A Pending JPH0685055A (ja) | 1992-09-04 | 1992-09-04 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685055A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026735A2 (en) | 1999-02-03 | 2000-08-09 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| JP2001226586A (ja) * | 2000-02-16 | 2001-08-21 | Hitachi Chem Co Ltd | 補強ウェハの製造方法及び電子部品 |
| KR20140044758A (ko) | 2012-10-05 | 2014-04-15 | 린텍 가부시키가이샤 | 표면 보호 시트 |
| JP2015046525A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社ディスコ | 被加工物の分割方法 |
| KR20160144370A (ko) | 2014-04-11 | 2016-12-16 | 린텍 가부시키가이샤 | 백그라인드 테이프용 기재 및 백그라인드 테이프 |
| JP2019197793A (ja) * | 2018-05-09 | 2019-11-14 | 株式会社ディスコ | ウェーハの分割方法 |
| JP2020051245A (ja) * | 2018-08-20 | 2020-04-02 | サンドヴィック マイニング アンド コンストラクション オーワイ | 騒音を減衰するためのデバイス及び削岩リグ |
-
1992
- 1992-09-04 JP JP23626092A patent/JPH0685055A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026735A2 (en) | 1999-02-03 | 2000-08-09 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| KR100452661B1 (ko) * | 1999-02-03 | 2004-10-14 | 가부시끼가이샤 도시바 | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 |
| JP2001226586A (ja) * | 2000-02-16 | 2001-08-21 | Hitachi Chem Co Ltd | 補強ウェハの製造方法及び電子部品 |
| KR20140044758A (ko) | 2012-10-05 | 2014-04-15 | 린텍 가부시키가이샤 | 표면 보호 시트 |
| KR20180084029A (ko) | 2012-10-05 | 2018-07-24 | 린텍 가부시키가이샤 | 표면 보호 시트 |
| JP2015046525A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社ディスコ | 被加工物の分割方法 |
| KR20160144370A (ko) | 2014-04-11 | 2016-12-16 | 린텍 가부시키가이샤 | 백그라인드 테이프용 기재 및 백그라인드 테이프 |
| US10388556B2 (en) | 2014-04-11 | 2019-08-20 | Lintec Corporation | Base for back grind tapes, and back grind tape |
| JP2019197793A (ja) * | 2018-05-09 | 2019-11-14 | 株式会社ディスコ | ウェーハの分割方法 |
| JP2020051245A (ja) * | 2018-08-20 | 2020-04-02 | サンドヴィック マイニング アンド コンストラクション オーワイ | 騒音を減衰するためのデバイス及び削岩リグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278027B (en) | Substrate slicing method | |
| CN100530593C (zh) | 切割晶圆的方法 | |
| JP2005116844A (ja) | 半導体装置の製造方法 | |
| US6462401B2 (en) | Semiconductor wafer having a bank on a scribe line | |
| JP2004349649A (ja) | ウエハーの薄加工方法 | |
| JP2005032903A (ja) | 半導体装置及びその製造方法 | |
| JPH0685055A (ja) | 半導体素子の製造方法 | |
| JP2007012751A (ja) | ウェーハの加工方法 | |
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH08274048A (ja) | チップ部材の製造方法 | |
| JP3539934B2 (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
| JPH04297056A (ja) | 半導体装置の製造方法 | |
| KR100816641B1 (ko) | 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 | |
| JP3325646B2 (ja) | 半導体ウエハの裏面研削方法および保護テープ貼付機 | |
| JP5534793B2 (ja) | ウエーハの加工方法 | |
| TW420845B (en) | Die sawing and grinding process | |
| JP2007180252A (ja) | 半導体装置の製造方法 | |
| JP2005175148A (ja) | ダイシング方法 | |
| JP2005142399A (ja) | ダイシング方法 | |
| JP4553878B2 (ja) | 半導体装置の製造方法 | |
| JP7171138B2 (ja) | デバイスチップの製造方法 | |
| JP2007165694A (ja) | ウェーハの分割方法 | |
| JPH05206267A (ja) | 半導体装置の製造方法 | |
| JPH04249343A (ja) | 基板分断方法 | |
| JPH0685057A (ja) | 半導体チップのダイシング方法 |