JPH0685057A - 半導体チップのダイシング方法 - Google Patents
半導体チップのダイシング方法Info
- Publication number
- JPH0685057A JPH0685057A JP25895692A JP25895692A JPH0685057A JP H0685057 A JPH0685057 A JP H0685057A JP 25895692 A JP25895692 A JP 25895692A JP 25895692 A JP25895692 A JP 25895692A JP H0685057 A JPH0685057 A JP H0685057A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- resin film
- chipping
- light emitting
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 ダイシング時に発生するチッピング及びチッ
ピング片による素子の損傷を抑制しながら、ウエハから
個々のチップを切り出す。 【構成】 ダイシングライン２２と平行に複数の発光部
（ｐ型半導体領域１３）及び電極部１４が配列されたチ
ップパターンをもつエピタキシャルウエハ１０をダイシ
ングブレード２０で個々のチップに切り出す際、ダイシ
ングに先立って紫外線硬化性樹脂膜３０をダイシングラ
イン２２に沿って形成する。エピタキシャルウエハ１０
は、紫外線硬化性樹脂膜３０と共にダイシングされる。 【効果】 紫外線硬化性樹脂膜３０は、ダイシングブレ
ード２０との接触によってエピタキシャルウエハ１０が
受ける機械的衝撃を緩和し、チッピングの原因であるク
ラックの発生を抑制する。また、仮にクラックが発生し
た場合でも、その伝播が紫外線硬化性樹脂膜３０によっ
て抑えられる。
ピング片による素子の損傷を抑制しながら、ウエハから
個々のチップを切り出す。 【構成】 ダイシングライン２２と平行に複数の発光部
（ｐ型半導体領域１３）及び電極部１４が配列されたチ
ップパターンをもつエピタキシャルウエハ１０をダイシ
ングブレード２０で個々のチップに切り出す際、ダイシ
ングに先立って紫外線硬化性樹脂膜３０をダイシングラ
イン２２に沿って形成する。エピタキシャルウエハ１０
は、紫外線硬化性樹脂膜３０と共にダイシングされる。 【効果】 紫外線硬化性樹脂膜３０は、ダイシングブレ
ード２０との接触によってエピタキシャルウエハ１０が
受ける機械的衝撃を緩和し、チッピングの原因であるク
ラックの発生を抑制する。また、仮にクラックが発生し
た場合でも、その伝播が紫外線硬化性樹脂膜３０によっ
て抑えられる。
Description
【０００１】
【産業上の利用分野】本発明は、多数の半導体素子が所
定のパターンで作り込まれたウエハから個々のチップを
切り出すダイシング方法に関する。
定のパターンで作り込まれたウエハから個々のチップを
切り出すダイシング方法に関する。
【０００２】
【従来の技術】電子写真式のプロッターは、一定のピッ
チで複数の発光素子を基板上に形成した発光ダイオード
アレイを光源として使用している。この発光ダイオード
アレイは、一つのチップ基板に通常６４〜２５６個の発
光ダイオードを集積している。従来の発光ダイオードア
レイチップは、たとえば図１に示すように、基板１１ａ
表面にｎ型ＧａＡｓＰのエピタキシャル層１１ｂを成長
させたエピタキシャルウエハ１０を使用する。エピタキ
シャル層１１ｂの上に、絶縁膜１２を選択拡散マスクと
して使用し熱拡散法によってｐ型半導体領域１３を形成
して発光部としている。個々のｐ型半導体領域１３に電
極部１４が設けられた後、エピタキシャルウエハ１０が
ダイシングによって各チップに切断される。
チで複数の発光素子を基板上に形成した発光ダイオード
アレイを光源として使用している。この発光ダイオード
アレイは、一つのチップ基板に通常６４〜２５６個の発
光ダイオードを集積している。従来の発光ダイオードア
レイチップは、たとえば図１に示すように、基板１１ａ
表面にｎ型ＧａＡｓＰのエピタキシャル層１１ｂを成長
させたエピタキシャルウエハ１０を使用する。エピタキ
シャル層１１ｂの上に、絶縁膜１２を選択拡散マスクと
して使用し熱拡散法によってｐ型半導体領域１３を形成
して発光部としている。個々のｐ型半導体領域１３に電
極部１４が設けられた後、エピタキシャルウエハ１０が
ダイシングによって各チップに切断される。
【０００３】ダイシング前のエピタキシャルウエハ１０
は、図２に示すように、複数のチップ領域１５1 〜１５
n がダイシング領域１６で仕切られている。隣接するチ
ップ領域１５1 及び１５2 は、図３に断面図で示すよう
にダイシング領域１６で区分されている。また、エピタ
キシャルウエハ１０がチップごとに切り出されたとき、
分離したチップがばらばらにならないように保護粘着テ
ープ１７をエピタキシャルウエハ１０の裏面に貼り付け
ている。
は、図２に示すように、複数のチップ領域１５1 〜１５
n がダイシング領域１６で仕切られている。隣接するチ
ップ領域１５1 及び１５2 は、図３に断面図で示すよう
にダイシング領域１６で区分されている。また、エピタ
キシャルウエハ１０がチップごとに切り出されたとき、
分離したチップがばらばらにならないように保護粘着テ
ープ１７をエピタキシャルウエハ１０の裏面に貼り付け
ている。
【０００４】ダイシングされるエピタキシャルウエハ１
０は、ダイサーのワークテーブルに保護粘着テープ１７
側を対向させて載置される。そして、図４に示すよう
に、ダイシングブレード２０とダイシング領域１６との
接触部に洗浄水２１を送り込みながら、エピタキシャル
ウエハ１０をダイシングブレード２０で個々のチップに
分離する。洗浄水２１によって、ダイシング時に発生し
た切り粉が除去されると共に、エピタキシャルウエハ１
０の冷却が図られる。洗浄水２１は、ダイシングブレー
ド２０の切削抵抗を軽減させ、目詰りを防止することに
も有効に働く。
０は、ダイサーのワークテーブルに保護粘着テープ１７
側を対向させて載置される。そして、図４に示すよう
に、ダイシングブレード２０とダイシング領域１６との
接触部に洗浄水２１を送り込みながら、エピタキシャル
ウエハ１０をダイシングブレード２０で個々のチップに
分離する。洗浄水２１によって、ダイシング時に発生し
た切り粉が除去されると共に、エピタキシャルウエハ１
０の冷却が図られる。洗浄水２１は、ダイシングブレー
ド２０の切削抵抗を軽減させ、目詰りを防止することに
も有効に働く。
【０００５】
【発明が解決しようとする課題】発光ダイオードアレイ
チップには、図５に示すように、片側に電極部１４を配
列させたものがある。このような発光ダイオードアレイ
チップにおいて、チップの幅を従来のアレイチップ以下
に抑えようとすると、発光部（ｐ型半導体領域１３）が
ダイシングライン２２に接近する。また、特にチップ端
部方向の最端発光部近傍では、図６に示すようにチップ
の高密度集積化に伴ってダイシングライン２２から最端
の発光部（ｐ型半導体領域１３）及び電極部１４までの
距離が極めて短くなる。たとえば、印画品質を向上させ
るため、４００ドット／インチ以上の高解像度をもった
発光ダイオードが要求されているが、この高密度集積し
た発光ダイオードアレイにあっては、ダイシングライン
２２から最端の発光部（ｐ型半導体領域１３）及び電極
部１４までの距離が１０μｍ程度まで短くなる。
チップには、図５に示すように、片側に電極部１４を配
列させたものがある。このような発光ダイオードアレイ
チップにおいて、チップの幅を従来のアレイチップ以下
に抑えようとすると、発光部（ｐ型半導体領域１３）が
ダイシングライン２２に接近する。また、特にチップ端
部方向の最端発光部近傍では、図６に示すようにチップ
の高密度集積化に伴ってダイシングライン２２から最端
の発光部（ｐ型半導体領域１３）及び電極部１４までの
距離が極めて短くなる。たとえば、印画品質を向上させ
るため、４００ドット／インチ以上の高解像度をもった
発光ダイオードが要求されているが、この高密度集積し
た発光ダイオードアレイにあっては、ダイシングライン
２２から最端の発光部（ｐ型半導体領域１３）及び電極
部１４までの距離が１０μｍ程度まで短くなる。
【０００６】ところで、発光素子が形成されたエピタキ
シャルウエハ１０から個々のチップを切り出すとき、ダ
イシングライン２２に沿ってエピタキシャルウエハ１０
が部分的に欠けるチッピング２３が生じ易い。また、そ
の結果発生したチッピング片により、近傍の発光素子が
損傷することもある。チッピング２３を抑制する手段と
して、ダイシング領域１６に樹脂等を塗布することが一
部で試みられている。しかし、樹脂の塗布によってダイ
シングブレード２０の目詰りが誘発され、却ってチッピ
ングが助長されることから、現実的な解決策になってい
ない。
シャルウエハ１０から個々のチップを切り出すとき、ダ
イシングライン２２に沿ってエピタキシャルウエハ１０
が部分的に欠けるチッピング２３が生じ易い。また、そ
の結果発生したチッピング片により、近傍の発光素子が
損傷することもある。チッピング２３を抑制する手段と
して、ダイシング領域１６に樹脂等を塗布することが一
部で試みられている。しかし、樹脂の塗布によってダイ
シングブレード２０の目詰りが誘発され、却ってチッピ
ングが助長されることから、現実的な解決策になってい
ない。
【０００７】ダイシングライン２２から最端の発光部
（ｐ型半導体領域１３）及び電極部１４までの距離が短
くなるほど、チッピング２３の影響が大きくなる。特に
最端発光素子がチッピング２３による影響を受け易く、
発光出力の低下，電極部１４の損傷，切り出されたチッ
プに対する信頼性の低下等をもたらす。このようなこと
から、高密度集積した発光ダイオードを製造する上で、
ダイシングが歩留り向上のネックとなっている。ダイシ
ング時の欠陥発生は、発光ダイオードアレイチップの切
り出しに限ったものではなく、複数の半導体素子が特に
高密度で作り込まれたウエハから個々のチップを切り出
す際にも同様に生じるものである。本発明は、このよう
な問題を解消すべく案出されたものであり、ダイシング
ラインに沿って保護膜を設けることにより、チッピング
の発生，チッピング片による素子の損傷等を抑制しなが
ら、高い歩留りで半導体チップを切り出すことを目的と
する。
（ｐ型半導体領域１３）及び電極部１４までの距離が短
くなるほど、チッピング２３の影響が大きくなる。特に
最端発光素子がチッピング２３による影響を受け易く、
発光出力の低下，電極部１４の損傷，切り出されたチッ
プに対する信頼性の低下等をもたらす。このようなこと
から、高密度集積した発光ダイオードを製造する上で、
ダイシングが歩留り向上のネックとなっている。ダイシ
ング時の欠陥発生は、発光ダイオードアレイチップの切
り出しに限ったものではなく、複数の半導体素子が特に
高密度で作り込まれたウエハから個々のチップを切り出
す際にも同様に生じるものである。本発明は、このよう
な問題を解消すべく案出されたものであり、ダイシング
ラインに沿って保護膜を設けることにより、チッピング
の発生，チッピング片による素子の損傷等を抑制しなが
ら、高い歩留りで半導体チップを切り出すことを目的と
する。
【０００８】
【課題を解決するための手段】本発明のダイシング方法
は、その目的を達成するため、ダイシングラインと平行
に複数の素子が配列されたチップパターンをもつウエハ
をダイシングによって個々のチップに切り出す際、ダイ
シングに先立って紫外線硬化性樹脂膜をダイシングライ
ンに沿って形成し、前記ウエハをダイシングライン上を
ダイシングすることを特徴とする。以下、発光ダイオー
ドアレイチップのダイシングを例によって説明する。し
かし、本発明はこれに拘束されるものではなく、他の半
導体素子が特に高密度で作り込まれたウエハから個々の
チップを切り出す際にも同様に適用することができる。
は、その目的を達成するため、ダイシングラインと平行
に複数の素子が配列されたチップパターンをもつウエハ
をダイシングによって個々のチップに切り出す際、ダイ
シングに先立って紫外線硬化性樹脂膜をダイシングライ
ンに沿って形成し、前記ウエハをダイシングライン上を
ダイシングすることを特徴とする。以下、発光ダイオー
ドアレイチップのダイシングを例によって説明する。し
かし、本発明はこれに拘束されるものではなく、他の半
導体素子が特に高密度で作り込まれたウエハから個々の
チップを切り出す際にも同様に適用することができる。
【０００９】
【作 用】発光ダイオードアレイチップの切出しは、図
４に示すように、高速回転しているダイシングブレード
２０にエピタキシャルウエハ１０を接触させ、所定寸法
のチップに分離することにより通常行われている。ダイ
シングされるエピタキシャルウエハ１０は、ＧａＡｓ系
等の脆い材料であることから、ダイシングストリート２
４に沿ってチッピング２３を発生し易い。本発明におい
ては、ダイシングライン２２（図５参照）に沿って紫外
線硬化性樹脂膜３０（図７参照）を設けることにより、
チッピング２３の発生を防止している。紫外線硬化性樹
脂膜３０は、ダイシングブレード２０が当るエピタキシ
ャルウエハ１０の接触部及びその近傍の機械的衝撃を緩
和させ、チッピング２３の原因であるクラック発生を抑
制する。また、エピタキシャルウエハ１０にクラックが
発生した場合であっても、紫外線硬化性樹脂膜３０によ
る補強作用でクラックの伝播が抑えられる。
４に示すように、高速回転しているダイシングブレード
２０にエピタキシャルウエハ１０を接触させ、所定寸法
のチップに分離することにより通常行われている。ダイ
シングされるエピタキシャルウエハ１０は、ＧａＡｓ系
等の脆い材料であることから、ダイシングストリート２
４に沿ってチッピング２３を発生し易い。本発明におい
ては、ダイシングライン２２（図５参照）に沿って紫外
線硬化性樹脂膜３０（図７参照）を設けることにより、
チッピング２３の発生を防止している。紫外線硬化性樹
脂膜３０は、ダイシングブレード２０が当るエピタキシ
ャルウエハ１０の接触部及びその近傍の機械的衝撃を緩
和させ、チッピング２３の原因であるクラック発生を抑
制する。また、エピタキシャルウエハ１０にクラックが
発生した場合であっても、紫外線硬化性樹脂膜３０によ
る補強作用でクラックの伝播が抑えられる。
【００１０】その結果、エピタキシャルウエハ１０の一
部が欠け落ちるチッピング２３及びチッピング片による
発光素子の損傷が防止される。更に、図７に示すように
ダイシングライン近傍の絶縁膜１２，電極部１４等の主
要部を紫外線硬化性樹脂膜３０で覆うことにより、チッ
ピング片の衝突に起因する主要部の損傷が確実に防止さ
れる。したがって、切り出された発光ダイオードアレイ
チップに外観不良，特性不良等の欠陥発生が少なくな
り、高い歩留りで高品質の発光ダイオードアレイチップ
が製造される。紫外線硬化性樹脂膜３０は、たとえば通
常の半導体製造工程で採用されているフォトリソグラフ
ィーによって、発光素子が作り込まれたエピタキシャル
ウエハ１０の表面にパターン形成することができる。紫
外線硬化性樹脂膜３０で被覆される領域は、ダイシング
ストリート２４の外部である限り、プロセスの都合に応
じて任意に指定される。
部が欠け落ちるチッピング２３及びチッピング片による
発光素子の損傷が防止される。更に、図７に示すように
ダイシングライン近傍の絶縁膜１２，電極部１４等の主
要部を紫外線硬化性樹脂膜３０で覆うことにより、チッ
ピング片の衝突に起因する主要部の損傷が確実に防止さ
れる。したがって、切り出された発光ダイオードアレイ
チップに外観不良，特性不良等の欠陥発生が少なくな
り、高い歩留りで高品質の発光ダイオードアレイチップ
が製造される。紫外線硬化性樹脂膜３０は、たとえば通
常の半導体製造工程で採用されているフォトリソグラフ
ィーによって、発光素子が作り込まれたエピタキシャル
ウエハ１０の表面にパターン形成することができる。紫
外線硬化性樹脂膜３０で被覆される領域は、ダイシング
ストリート２４の外部である限り、プロセスの都合に応
じて任意に指定される。
【００１１】
【実施例】エピタキシャル層１１ｂを基板１１ａに成長
させたエピタキシャルウエハ１０に、プラズマＣＶＤで
絶縁膜１２としてＳｉＮ膜を形成した後、常法に従って
ｐ型半導体領域１３及び電極部１４からなる複数の発光
素子を形成した。このとき、解像度４００ドット／イン
チの発光ダイオードアレイチップを得るため、一つのｐ
型半導体領域１３を１辺約３０μｍのほぼ正方形とし、
隣接するｐ型半導体領域１３間のピッチを６３．５μｍ
に設定した。
させたエピタキシャルウエハ１０に、プラズマＣＶＤで
絶縁膜１２としてＳｉＮ膜を形成した後、常法に従って
ｐ型半導体領域１３及び電極部１４からなる複数の発光
素子を形成した。このとき、解像度４００ドット／イン
チの発光ダイオードアレイチップを得るため、一つのｐ
型半導体領域１３を１辺約３０μｍのほぼ正方形とし、
隣接するｐ型半導体領域１３間のピッチを６３．５μｍ
に設定した。
【００１２】隣接する発光素子の間に、幅６０μｍのダ
イシングライン２２を設定し、ダイシングライン２２の
両側に幅１００μｍ及び厚み２０μｍの紫外線硬化性樹
脂膜３０をフォトリソグラフィーで形成した。そして、
ダイシングによってエピタキシャルウエハ１０を個々の
チップに切り出した。切り出された発光ダイオードアレ
イチップを観察し、チッピング発生状況及びチッピング
片によるチップ損傷状況を調査した。表１は、エピタキ
シャルウエハ１０から切り出された１００個のチップに
ついて調査し、特性不良，外観不良等が発生したチップ
の個数を示す。なお、表１においては、紫外線硬化性樹
脂膜３０を設けない他は同じ条件下でチップを切り出し
たときの調査結果を比較例として示す。
イシングライン２２を設定し、ダイシングライン２２の
両側に幅１００μｍ及び厚み２０μｍの紫外線硬化性樹
脂膜３０をフォトリソグラフィーで形成した。そして、
ダイシングによってエピタキシャルウエハ１０を個々の
チップに切り出した。切り出された発光ダイオードアレ
イチップを観察し、チッピング発生状況及びチッピング
片によるチップ損傷状況を調査した。表１は、エピタキ
シャルウエハ１０から切り出された１００個のチップに
ついて調査し、特性不良，外観不良等が発生したチップ
の個数を示す。なお、表１においては、紫外線硬化性樹
脂膜３０を設けない他は同じ条件下でチップを切り出し
たときの調査結果を比較例として示す。
【表１】
【００１３】表１から明らかなように、何れの例におい
ても、本発明に従って紫外線硬化性樹脂膜３０を形成し
た後でダイシングを行ったとき、不良品発生率が７％以
下となっており、極めて高い歩留りで発光ダイオードア
レイチップが製造されていることが判る。これに対し、
紫外線硬化性樹脂膜３０を形成せずにダイシングしたも
のでは、平均で３０％以上の不良品が発生していた。
ても、本発明に従って紫外線硬化性樹脂膜３０を形成し
た後でダイシングを行ったとき、不良品発生率が７％以
下となっており、極めて高い歩留りで発光ダイオードア
レイチップが製造されていることが判る。これに対し、
紫外線硬化性樹脂膜３０を形成せずにダイシングしたも
のでは、平均で３０％以上の不良品が発生していた。
【００１４】
【発明の効果】以上に説明したように、本発明において
は、ダイシング領域上のダイシングストリートに沿って
紫外線硬化性樹脂膜をパターン形成している。紫外線硬
化性樹脂膜は、ダイシングブレードとの接触によってウ
エハが受ける機械的衝撃を緩和し、チッピングの原因で
あるクラックの発生を抑制する。また、仮にクラックが
発生した場合でも、その伝播が紫外線硬化性樹脂膜によ
って抑えられる。しかも、チップ主要部を紫外線硬化性
樹脂膜で保護しておくとき、チッピング片等の衝突があ
った場合にも損傷が回避される。このようにして、本発
明によるとき、高品質の半導体チップが高い歩留りで製
造される。
は、ダイシング領域上のダイシングストリートに沿って
紫外線硬化性樹脂膜をパターン形成している。紫外線硬
化性樹脂膜は、ダイシングブレードとの接触によってウ
エハが受ける機械的衝撃を緩和し、チッピングの原因で
あるクラックの発生を抑制する。また、仮にクラックが
発生した場合でも、その伝播が紫外線硬化性樹脂膜によ
って抑えられる。しかも、チップ主要部を紫外線硬化性
樹脂膜で保護しておくとき、チッピング片等の衝突があ
った場合にも損傷が回避される。このようにして、本発
明によるとき、高品質の半導体チップが高い歩留りで製
造される。
【図１】 発光ダイオードアレイの平面図（ａ）及び断
面図（ｂ）
面図（ｂ）
【図２】 ダイシングされるエピタキシャルウエハの平
面図
面図
【図３】 ダイシングされるエピタキシャルウエハの拡
大断面図
大断面図
【図４】 従来のダイシングによってチッピングが生じ
た状態
た状態
【図５】 発光部の片側に電極部を配列したチップのダ
イシング
イシング
【図６】 発光部の両側に電極部を配列したチップのダ
イシング
イシング
【図７】 本発明に従ったダイシング
１０ エピタキシャルウエハ １３ ｐ型半導体領域
（発光部） １４ 電極部 ２０ ダイシングブレ
ード ２２ ダイシングライン ２４ ダイシングスト
リート ３０ 紫外線硬化性樹脂膜
（発光部） １４ 電極部 ２０ ダイシングブレ
ード ２２ ダイシングライン ２４ ダイシングスト
リート ３０ 紫外線硬化性樹脂膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４３Ｌ 13/00 Ｊ 8705−2Ｃ Ｈ０１Ｌ 33/00 Ａ 7514−4Ｍ
Claims (1)
- 【請求項１】 ダイシングラインと平行に複数の素子が
配列されたチップパターンをもつウエハをダイシングに
よって個々のチップに切り出す際、ダイシングに先立っ
て紫外線硬化性樹脂膜をダイシングラインに沿って形成
し、前記ウエハをダイシングライン上をダイシングする
ことを特徴とする半導体チップのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25895692A JPH0685057A (ja) | 1992-09-02 | 1992-09-02 | 半導体チップのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25895692A JPH0685057A (ja) | 1992-09-02 | 1992-09-02 | 半導体チップのダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685057A true JPH0685057A (ja) | 1994-03-25 |
Family
ID=17327364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25895692A Withdrawn JPH0685057A (ja) | 1992-09-02 | 1992-09-02 | 半導体チップのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685057A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871226A2 (en) * | 1997-04-11 | 1998-10-14 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| KR100342179B1 (ko) * | 2000-07-18 | 2002-07-02 | 윤성석 | 반도체 칩 패키지 컷팅용 핸들러 |
| US6680241B2 (en) * | 2000-07-25 | 2004-01-20 | Fujitsu Limited | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices |
| JP2006303166A (ja) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | 薄膜素子の製造方法、薄膜素子、及び電子機器 |
| JP2006310657A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 |
-
1992
- 1992-09-02 JP JP25895692A patent/JPH0685057A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871226A2 (en) * | 1997-04-11 | 1998-10-14 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| EP0871226A3 (en) * | 1997-04-11 | 1999-05-19 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| US5972729A (en) * | 1997-04-11 | 1999-10-26 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| KR100342179B1 (ko) * | 2000-07-18 | 2002-07-02 | 윤성석 | 반도체 칩 패키지 컷팅용 핸들러 |
| US6680241B2 (en) * | 2000-07-25 | 2004-01-20 | Fujitsu Limited | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices |
| JP2006303166A (ja) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | 薄膜素子の製造方法、薄膜素子、及び電子機器 |
| JP2006310657A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI257711B (en) | Method for dicing semiconductor wafer into chips | |
| US7741701B2 (en) | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment | |
| US7745240B2 (en) | Manufacturing method of light-emitting element with surface layer removal | |
| JP3904585B2 (ja) | 半導体素子の製造方法 | |
| US7494900B2 (en) | Back side wafer dicing | |
| KR20040000355A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006510232A (ja) | トレンチカット型（ｔｒｅｎｃｈｃｕｔ）発光ダイオードおよびその製造方法 | |
| KR20130081949A (ko) | 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법 | |
| JPH0611071B2 (ja) | 化合物半導体基板の分割方法 | |
| JPH0685057A (ja) | 半導体チップのダイシング方法 | |
| JP2016134427A (ja) | 半導体ウエハおよびその製造方法 | |
| JP2910811B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
| JP2007109822A (ja) | 半導体素子の製造方法、及びそれにより得られる半導体素子 | |
| JPH04297056A (ja) | 半導体装置の製造方法 | |
| JPH11274559A (ja) | 窒化ガリウム系半導体ウエハ及びその製造方法 | |
| JP2006203251A (ja) | 半導体素子の製造方法 | |
| JPH0685055A (ja) | 半導体素子の製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JPH05275737A (ja) | 発光ダイオードアレイチップ | |
| US6281031B1 (en) | Method of severing a semiconductor wafer | |
| JP3856639B2 (ja) | 半導体発光素子の製造方法 | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 | |
| JPH0685319A (ja) | 発光ダイオードアレイチップの製造方法 | |
| JP2003234312A (ja) | 半導体装置の製造方法 | |
| JPH11214335A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |