JPH0682823B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0682823B2 JPH0682823B2 JP59132310A JP13231084A JPH0682823B2 JP H0682823 B2 JPH0682823 B2 JP H0682823B2 JP 59132310 A JP59132310 A JP 59132310A JP 13231084 A JP13231084 A JP 13231084A JP H0682823 B2 JPH0682823 B2 JP H0682823B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- potential
- output gate
- semiconductor region
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 206010047571 Visual impairment Diseases 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は固体撮像装置に係り、特にその感光画素部の構
造に関する。
造に関する。
第４図は従来の電荷転送形の固体撮像装置の感光領域と
その周辺部の断面構造を示している。即ち、１は一導電
形の半導体基板（たとえばＰ形シリコン）、２は上記基
板１とは逆導電形（Ｎ形）の半導体領域であって、Ｐ形
基板と共にPNフォトダイオード構造の感光画素部を形成
している。３は基板１と同一導電形で不純物濃度の高い
P+形半導体領域からなり、上記感光画素部で発生した信
号電荷が後述の出力ゲート以外の方向へ流れ出すことを
防ぐチャネルストップ領域、４は基板上に形成された絶
縁膜、５〜８は上記絶縁膜４内で二層構造で形成された
出力ゲート電極，蓄積電極，シフトゲート電極，電荷結
合形（CCD）レジスタの転送電極である。上記感光画素
部用領域２は半導体基板１の表面に複数個がたとえばリ
ニア状に配列されて形成されており、出力ゲート電極５
は感光画素部領域２に隣接する出力ゲート基板領域の上
方で第１層電極として形成され、これに隣接して第２層
電極として前記蓄積電極６が形成され、これに隣接して
第１層電極として前記シフトゲート電極７が形成されて
おり、CCDレジスタの転送電極８は図面に垂直な方向の
各転送段毎に設けられている。９は前記絶縁膜４上で感
光領域を除く部分に設けられた光遮蔽膜、10は保護膜で
ある。
その周辺部の断面構造を示している。即ち、１は一導電
形の半導体基板（たとえばＰ形シリコン）、２は上記基
板１とは逆導電形（Ｎ形）の半導体領域であって、Ｐ形
基板と共にPNフォトダイオード構造の感光画素部を形成
している。３は基板１と同一導電形で不純物濃度の高い
P+形半導体領域からなり、上記感光画素部で発生した信
号電荷が後述の出力ゲート以外の方向へ流れ出すことを
防ぐチャネルストップ領域、４は基板上に形成された絶
縁膜、５〜８は上記絶縁膜４内で二層構造で形成された
出力ゲート電極，蓄積電極，シフトゲート電極，電荷結
合形（CCD）レジスタの転送電極である。上記感光画素
部用領域２は半導体基板１の表面に複数個がたとえばリ
ニア状に配列されて形成されており、出力ゲート電極５
は感光画素部領域２に隣接する出力ゲート基板領域の上
方で第１層電極として形成され、これに隣接して第２層
電極として前記蓄積電極６が形成され、これに隣接して
第１層電極として前記シフトゲート電極７が形成されて
おり、CCDレジスタの転送電極８は図面に垂直な方向の
各転送段毎に設けられている。９は前記絶縁膜４上で感
光領域を除く部分に設けられた光遮蔽膜、10は保護膜で
ある。
第５図は、上記固体撮像装置の基板１およびチャネルス
トップ領域３に零電位、前記各電極５〜８にそれぞれ所
定の直流電圧あるいは駆動パルスが印加された場合の基
板内電位分布、その変化、信号電荷の流れを示してい
る。即ち、V5は一定の直流電圧VGが印加される出力ゲー
ト電極５下のゲート電位、V6は一定の直流電圧VS（＞
VG）が印加される蓄積電極６下に形成される電位井戸の
電位、V7HおよびV7Lは印加されるシフトパルスが高
（Ｈ）レベル、低（Ｌ）レベルのときに対応するシフト
ゲート電極７下の電位、V8HおよびV8Lは印加される転送
パルスが高（Ｈ）レベル、低（Ｌ）レベルのときに対応
する転送電極８下の電位である。
トップ領域３に零電位、前記各電極５〜８にそれぞれ所
定の直流電圧あるいは駆動パルスが印加された場合の基
板内電位分布、その変化、信号電荷の流れを示してい
る。即ち、V5は一定の直流電圧VGが印加される出力ゲー
ト電極５下のゲート電位、V6は一定の直流電圧VS（＞
VG）が印加される蓄積電極６下に形成される電位井戸の
電位、V7HおよびV7Lは印加されるシフトパルスが高
（Ｈ）レベル、低（Ｌ）レベルのときに対応するシフト
ゲート電極７下の電位、V8HおよびV8Lは印加される転送
パルスが高（Ｈ）レベル、低（Ｌ）レベルのときに対応
する転送電極８下の電位である。
したがって、感光画素部に光入力が照射されることによ
って発生する信号電荷Ｑは、出力ゲート電極５下を経て
蓄積電極６下の電位井戸に蓄積され、さらにシフトゲー
ト電極７下のシフトゲートにより制御されて転送電極８
下へ移送される。この電荷はCCDレジスタによって出力
部（図示せず）に転送され、電荷電圧変換が行なわれて
出力電圧となる。
って発生する信号電荷Ｑは、出力ゲート電極５下を経て
蓄積電極６下の電位井戸に蓄積され、さらにシフトゲー
ト電極７下のシフトゲートにより制御されて転送電極８
下へ移送される。この電荷はCCDレジスタによって出力
部（図示せず）に転送され、電荷電圧変換が行なわれて
出力電圧となる。
ところで、前記したPNフォトダイオード構造の感光画素
部は、入射光のないときの平衡状態における電位V2が熱
電子放出のために一般に出力ゲート電極５下の電位V5よ
り深く（大きく）なる。したがって、感光画素部で発生
した信号電荷Ｑが出力ゲート電極５下を経て蓄積電極６
下へ出力する過程において、電荷出力の時間的遅れが生
じ、これは固体撮像装置の出力画像における残像現象の
原因となる。
部は、入射光のないときの平衡状態における電位V2が熱
電子放出のために一般に出力ゲート電極５下の電位V5よ
り深く（大きく）なる。したがって、感光画素部で発生
した信号電荷Ｑが出力ゲート電極５下を経て蓄積電極６
下へ出力する過程において、電荷出力の時間的遅れが生
じ、これは固体撮像装置の出力画像における残像現象の
原因となる。
本発明は上記の事情に鑑みてなされたもので、感光画素
部から隣接するゲート方向へ信号電荷が出力するときの
時間的遅れが小さく、残像を抑止し得る固体撮像装置を
提供するものである。
部から隣接するゲート方向へ信号電荷が出力するときの
時間的遅れが小さく、残像を抑止し得る固体撮像装置を
提供するものである。
即ち、本発明の固体撮像装置は、第１導電形の半導体基
板と、この基板中に設けられ、この基板より不純物濃度
が高い第１導電形の半導体領域からなる、信号電荷の転
送方向を規定するチャネルストップ領域と、このチャネ
ルストップ領域により囲まれた基板の表面領域中に部分
的に設けられた第２導電形の第１の半導体領域と、この
第１の半導体領域の表面を覆うとともに、その周辺部が
チャネルストップ領域と接する、基板より不純物濃度が
高い第１導電形の第２の半導体領域とにより構成され
た、入射光に応じて信号電荷を発生する感光画素領域
と、この感光画素領域に隣接して転送方向に設けられ、
この感光画素領域で発生した信号電荷の通過が行われる
出力ゲート段と、この出力ゲート段に隣接して前記転送
方向に設けられ、この出力ゲート段を通過した信号電荷
の蓄積が行われる電荷蓄積段と、この電荷蓄積段に隣接
して転送方向に設けられ、この電荷蓄積段に蓄積された
信号電荷を、シフトパルスに応じてレジスタ部へシフト
するシフトゲート段とを具備する。そして、第１の半導
体領域と第２の半導体領域とが重なる領域における基板
深さ方向の電位分布は、第２の半導体領域の表面からあ
る深さまではチャネルストップ領域と同電位に保たれ、
さらにそれより深い部分に電位井戸を有しており、この
電位井戸の深さは、信号電荷が出力ゲート段を通過する
時の出力ゲート段の電位の最浅部と、チャネルストップ
領域の電位との中間に設定されてなることを特徴として
いる。
板と、この基板中に設けられ、この基板より不純物濃度
が高い第１導電形の半導体領域からなる、信号電荷の転
送方向を規定するチャネルストップ領域と、このチャネ
ルストップ領域により囲まれた基板の表面領域中に部分
的に設けられた第２導電形の第１の半導体領域と、この
第１の半導体領域の表面を覆うとともに、その周辺部が
チャネルストップ領域と接する、基板より不純物濃度が
高い第１導電形の第２の半導体領域とにより構成され
た、入射光に応じて信号電荷を発生する感光画素領域
と、この感光画素領域に隣接して転送方向に設けられ、
この感光画素領域で発生した信号電荷の通過が行われる
出力ゲート段と、この出力ゲート段に隣接して前記転送
方向に設けられ、この出力ゲート段を通過した信号電荷
の蓄積が行われる電荷蓄積段と、この電荷蓄積段に隣接
して転送方向に設けられ、この電荷蓄積段に蓄積された
信号電荷を、シフトパルスに応じてレジスタ部へシフト
するシフトゲート段とを具備する。そして、第１の半導
体領域と第２の半導体領域とが重なる領域における基板
深さ方向の電位分布は、第２の半導体領域の表面からあ
る深さまではチャネルストップ領域と同電位に保たれ、
さらにそれより深い部分に電位井戸を有しており、この
電位井戸の深さは、信号電荷が出力ゲート段を通過する
時の出力ゲート段の電位の最浅部と、チャネルストップ
領域の電位との中間に設定されてなることを特徴として
いる。
上記構成の固体撮像装置であると、第１の半導体領域と
第２の半導体領域とが重なる領域下に設けられる電位井
戸の深さを、信号電荷が出力ゲート段を通過する時の出
力ゲート段の電位の最浅部と、チャネルストップ領域の
電位との中間に設定することで、感光画素領域で発生さ
れた信号電荷を、出力ゲート段の後段に存在する電荷蓄
積段まで速やかに移動できる状態が得られる。このた
め、感光画素領域に光が入射されることによって発生し
た信号電荷を、ドリフトおよび拡散によって完全転送モ
ードで電荷蓄積段まで移動させることができ、電荷蓄積
段に速やかに信号電荷を蓄積することができる。
第２の半導体領域とが重なる領域下に設けられる電位井
戸の深さを、信号電荷が出力ゲート段を通過する時の出
力ゲート段の電位の最浅部と、チャネルストップ領域の
電位との中間に設定することで、感光画素領域で発生さ
れた信号電荷を、出力ゲート段の後段に存在する電荷蓄
積段まで速やかに移動できる状態が得られる。このた
め、感光画素領域に光が入射されることによって発生し
た信号電荷を、ドリフトおよび拡散によって完全転送モ
ードで電荷蓄積段まで移動させることができ、電荷蓄積
段に速やかに信号電荷を蓄積することができる。
したがって、出力の時間的遅れを解消でき、この遅れに
起因した残像現象を抑止することができる。
起因した残像現象を抑止することができる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図（ａ），（ｂ）は固体撮像装置の感光領域とその
周辺部の断面構造および平面配置パターンを示してお
り、第４図を参照して前述した従来例に比べて感光画素
部の構造および感光画素部とチャネルストップ領域との
配置関係が異なっており、その他は同じであるので第４
図中と同一符号を付してその説明を省略し、以下異なる
部分を中心に説明する。
周辺部の断面構造および平面配置パターンを示してお
り、第４図を参照して前述した従来例に比べて感光画素
部の構造および感光画素部とチャネルストップ領域との
配置関係が異なっており、その他は同じであるので第４
図中と同一符号を付してその説明を省略し、以下異なる
部分を中心に説明する。
即ち、感光画素部において、Ｎ形の半導体領域11はチャ
ネルストップ領域３との間に一定の間隔ｄをあけて形成
されており、その一部は出力ゲート電極５下の基板領域
に侵入している。また、上記出力ゲート電極５の感光画
素側一端の下方を１つの境界として前記Ｎ形領域11の全
面を覆い、周辺部がチャネルストップ領域３と重なるよ
うにP+形の半導体領域12が形成されている。そして、本
実施例ではP+形領域12、Ｎ形領域11、Ｐ形基板１の三層
構造の感光画素部において、上記各領域の不純物濃度お
よび深さが第２図中に点線で示すような電位分布となる
ように形成されている。即ち、P+形領域12の表面近傍の
一定の深さまでが、チャネルストップ領域３と同じ零電
位となって空乏化されず、空乏層は、それより深い基板
内部に発生する。このため、電位井戸20は表面から離れ
た基板内部に形成される。
ネルストップ領域３との間に一定の間隔ｄをあけて形成
されており、その一部は出力ゲート電極５下の基板領域
に侵入している。また、上記出力ゲート電極５の感光画
素側一端の下方を１つの境界として前記Ｎ形領域11の全
面を覆い、周辺部がチャネルストップ領域３と重なるよ
うにP+形の半導体領域12が形成されている。そして、本
実施例ではP+形領域12、Ｎ形領域11、Ｐ形基板１の三層
構造の感光画素部において、上記各領域の不純物濃度お
よび深さが第２図中に点線で示すような電位分布となる
ように形成されている。即ち、P+形領域12の表面近傍の
一定の深さまでが、チャネルストップ領域３と同じ零電
位となって空乏化されず、空乏層は、それより深い基板
内部に発生する。このため、電位井戸20は表面から離れ
た基板内部に形成される。
また、この電位井戸20の電位は、P+形領域12が零電位で
あるために、零電位の方向に引き寄せられる。よって、
電位井戸20の最深の電位深さV20を、出力ゲート電極５
下に形成される電位井戸の最浅の電位深さV5と、チャネ
ルストップ領域３の零電位との中間に決めることができ
る。このように電位分布が形成されると、電位井戸20の
電位深さV20は出力ゲート電極５下の電位深さV5よりも
常に浅く、この電位等に影響されずに一定に保たれる。
あるために、零電位の方向に引き寄せられる。よって、
電位井戸20の最深の電位深さV20を、出力ゲート電極５
下に形成される電位井戸の最浅の電位深さV5と、チャネ
ルストップ領域３の零電位との中間に決めることができ
る。このように電位分布が形成されると、電位井戸20の
電位深さV20は出力ゲート電極５下の電位深さV5よりも
常に浅く、この電位等に影響されずに一定に保たれる。
したがって、第１図（ａ）に示す固体撮像装置では、そ
の基板内電位分布を、第３図に示すように、電位井戸20
の電位深さV20、出力ゲート電極５下に形成される電位
井戸の電位深さV5、蓄積電極６下に形成される電位井戸
の電位深さV6の順で順次深くすることができる。
の基板内電位分布を、第３図に示すように、電位井戸20
の電位深さV20、出力ゲート電極５下に形成される電位
井戸の電位深さV5、蓄積電極６下に形成される電位井戸
の電位深さV6の順で順次深くすることができる。
このように、電位深さV20、電位深さV5、電位深さV6の
順で順次深くされることにより、感光画素部で発生され
た信号電荷Ｑは、蓄積電極６下に形成される電位井戸ま
で、従来のように電荷出力の時間的遅れを生ずることな
く、ドリフトおよび拡散によって完全転送モードで転送
することができる。信号電荷Ｑが、電荷出力の時間的遅
れを生ずることなく蓄積電極６下に形成される電位井戸
まで転送されることで、固体撮像装置の出力画像におけ
る残像現象を抑止することができる。
順で順次深くされることにより、感光画素部で発生され
た信号電荷Ｑは、蓄積電極６下に形成される電位井戸ま
で、従来のように電荷出力の時間的遅れを生ずることな
く、ドリフトおよび拡散によって完全転送モードで転送
することができる。信号電荷Ｑが、電荷出力の時間的遅
れを生ずることなく蓄積電極６下に形成される電位井戸
まで転送されることで、固体撮像装置の出力画像におけ
る残像現象を抑止することができる。
なお、出力ゲート電極５下の基板領域には、Ｎ形領域11
の一部が侵入している。出力ゲート電極５下に形成され
る電位井戸には、この侵入部分に対応し、最浅の電位深
さV5よりも、電位深さが深くなる箇所が発生する。信号
電荷Ｑは、出力ゲート電極５下を通過するとき、上記深
い箇所に一時的にたまり、電荷出力の時間的な遅れが生
ずる。しかし、Ｎ形領域11と出力ゲート電極５下の基板
領域との重なり部分の面積を可能な限り小さくするとに
より、この重なり部分の容量を感光画素部の容量に比較
して十分に小さくすることが可能であり、電荷出力時に
おける上記重なり部分による時間遅れは無視することが
でき、残像現象の発生が抑止される。
の一部が侵入している。出力ゲート電極５下に形成され
る電位井戸には、この侵入部分に対応し、最浅の電位深
さV5よりも、電位深さが深くなる箇所が発生する。信号
電荷Ｑは、出力ゲート電極５下を通過するとき、上記深
い箇所に一時的にたまり、電荷出力の時間的な遅れが生
ずる。しかし、Ｎ形領域11と出力ゲート電極５下の基板
領域との重なり部分の面積を可能な限り小さくするとに
より、この重なり部分の容量を感光画素部の容量に比較
して十分に小さくすることが可能であり、電荷出力時に
おける上記重なり部分による時間遅れは無視することが
でき、残像現象の発生が抑止される。
なお、Ｎ形領域11が出力ゲート電極５の一端の下方に接
する境界を有するように、出力ゲート電極５をマスクと
してＮ形領域11をセルフアラインで形成することも可能
であるが、実際の製造工程の制約により前記実施例の構
造となる場合が多い。
する境界を有するように、出力ゲート電極５をマスクと
してＮ形領域11をセルフアラインで形成することも可能
であるが、実際の製造工程の制約により前記実施例の構
造となる場合が多い。
また、P+形領域12は、出力ゲート電極５をマスクとして
セルフアラインで形成することにより、出力ゲート電極
５の一端の下方に境界を有するように容易な製造工程で
実現することが可能である。
セルフアラインで形成することにより、出力ゲート電極
５の一端の下方に境界を有するように容易な製造工程で
実現することが可能である。
また、上記実施例ではチャネルストップ領域３とＮ形領
域11とを一定距離離して形成しているので、両領域３、
11間の耐圧が増加する効果がある。
域11とを一定距離離して形成しているので、両領域３、
11間の耐圧が増加する効果がある。
なお、固体撮像装置の回路構成上、感光画素部に隣接し
た出力ゲートは不要な場合もあるが、一般的には感光画
素部に隣接して信号電荷を通過させる出力ゲートあるい
は信号電荷を蓄積するゲートや信号電荷を制御するゲー
トなどを有する場合が多く、本発明は感光画素部にゲー
トが隣接した構造の固体撮像装置に有効に適用できる。
た出力ゲートは不要な場合もあるが、一般的には感光画
素部に隣接して信号電荷を通過させる出力ゲートあるい
は信号電荷を蓄積するゲートや信号電荷を制御するゲー
トなどを有する場合が多く、本発明は感光画素部にゲー
トが隣接した構造の固体撮像装置に有効に適用できる。
上述したように本発明の固体撮像装置によれば、感光画
素部を３層構造の半導体領域により形成し、各領域の不
純物濃度および深さを適切に決めることにより感光画素
部の電位をこれに隣接するゲートの電位より浅く設定
し、かつ感光画素部の電位がその三層構造によって決ま
る電位に保たれるように設定するので、感光画素部から
信号電荷が出力するときの時間的遅れが殆んど問題とな
らず、残像現象を抑止するとができる。
素部を３層構造の半導体領域により形成し、各領域の不
純物濃度および深さを適切に決めることにより感光画素
部の電位をこれに隣接するゲートの電位より浅く設定
し、かつ感光画素部の電位がその三層構造によって決ま
る電位に保たれるように設定するので、感光画素部から
信号電荷が出力するときの時間的遅れが殆んど問題とな
らず、残像現象を抑止するとができる。
第１図（ａ）は本発明に係る固体撮像装置の一実施例の
要部を示す断面図、第１図（ｂ）は同図（ａ）のＢ−
Ｂ′線に沿う平面配置パターンを示す図、第２図は第１
図（ａ）の感光画素部を形成する三層構造の半導体領域
のII−II′線に沿う電位分布の一例を示す図、第３図は
第１図（ａ）の基板内の電位分布および信号電荷の移動
の様子を示す図、第４図は従来の固体撮像装置の一部を
示す断面図、第５図は第４図の基板内の電位分布および
信号電荷の移動の様子を示す図である。 １…半導体基板、３…チャネルストップ領域、５…出力
ゲート電極、11…感光画素部の第１の半導体領域、12…
感光画素部の第２の半導体領域。
要部を示す断面図、第１図（ｂ）は同図（ａ）のＢ−
Ｂ′線に沿う平面配置パターンを示す図、第２図は第１
図（ａ）の感光画素部を形成する三層構造の半導体領域
のII−II′線に沿う電位分布の一例を示す図、第３図は
第１図（ａ）の基板内の電位分布および信号電荷の移動
の様子を示す図、第４図は従来の固体撮像装置の一部を
示す断面図、第５図は第４図の基板内の電位分布および
信号電荷の移動の様子を示す図である。 １…半導体基板、３…チャネルストップ領域、５…出力
ゲート電極、11…感光画素部の第１の半導体領域、12…
感光画素部の第２の半導体領域。
Claims (3)
- 【請求項１】第１導電形の半導体基板と、 前記基板中に設けられ、この基板より不純物濃度が高い
第１導電形の半導体領域からなる、信号電荷の転送方向
を規定するチャネルストップ領域と、 前記チャネルストップ領域により囲まれた前記基板の表
面領域中に部分的に設けられた第２導電形の第１の半導
体領域と、この第１の半導体領域の表面を覆うととも
に、その周辺部が前記チャネルストップ領域と接する、
前記基板より不純物濃度が高い第１導電形の第２の半導
体領域とにより構成された、入射光に応じて信号電荷を
発生する感光画素領域と、 前記感光画素領域に隣接して前記転送方向に設けられ、
この感光画素領域で発生した信号電荷の通過が行われる
出力ゲート段と、 前記出力ゲート段に隣接して前記転送方向に設けられ、
この出力ゲート段を通過した信号電荷の蓄積が行われる
電荷蓄積段と、 前記電荷蓄積段に隣接して前記転送方向に設けられ、こ
の電荷蓄積段に蓄積された信号電荷を、シフトパルスに
応じてレジスタ部へシフトするシフトゲート段とを具備
し、 前記第１の半導体領域と前記第２の半導体領域とが重な
る領域における基板深さ方向の電位分布は、前記第２の
半導体領域の表面からある深さまでは、前記チャネルス
トップ領域と同電位に保たれ、さらにそれより深い部分
に電位井戸を有し、 前記電位井戸の電位の深さが、前記信号電荷が前記出力
ゲート段を通過する時の前記出力ゲート段の電位の最浅
部と、前記チャネルストップ領域の電位との中間に設定
され、前記電位井戸、出力ゲート段、電荷蓄積段の順で
順次、電位が深くされてなることを特徴とする固体撮像
装置。 - 【請求項２】前記第２の半導体領域の前記出力ゲート段
側の境界が、この出力ゲート段に接していることを特徴
とする特許請求の範囲第１項記載の固体撮像装置。 - 【請求項３】前記第１の半導体領域と前記チャネルスト
ップ領域との間には所定の間隔が設けられ、前記第１の
半導体領域と前記チャネルストップ領域とが互いに分離
されていることを特徴とする特許請求の範囲第１項およ
び第２項いずれか１項に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59132310A JPH0682823B2 (ja) | 1984-06-27 | 1984-06-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59132310A JPH0682823B2 (ja) | 1984-06-27 | 1984-06-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6112064A JPS6112064A (ja) | 1986-01-20 |
| JPH0682823B2 true JPH0682823B2 (ja) | 1994-10-19 |
Family
ID=15078319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59132310A Expired - Lifetime JPH0682823B2 (ja) | 1984-06-27 | 1984-06-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682823B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583897B2 (ja) * | 1987-07-22 | 1997-02-19 | 松下電子工業株式会社 | 固体撮像装置およびその駆動方法 |
| JPH02219270A (ja) * | 1989-02-20 | 1990-08-31 | Nec Corp | 固体撮像装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815280A (ja) * | 1981-07-21 | 1983-01-28 | Nec Corp | 固体撮像素子 |
-
1984
- 1984-06-27 JP JP59132310A patent/JPH0682823B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6112064A (ja) | 1986-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5819080A (ja) | 固体撮像素子 | |
| JP5243984B2 (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| JPS59108461A (ja) | 固体撮像装置 | |
| JP5243983B2 (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| JPS6216599B2 (ja) | ||
| US5442208A (en) | Charge-coupled device having charge reset | |
| JPH0682823B2 (ja) | 固体撮像装置 | |
| JPS6118172A (ja) | 固体撮像装置 | |
| JPS6160592B2 (ja) | ||
| JPS63310172A (ja) | 電荷転送装置 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH04274367A (ja) | 固体撮像装置 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JPH0412067B2 (ja) | ||
| JPH0465133A (ja) | 電荷結合装置 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JP3303384B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JPS6327057A (ja) | 固体撮像装置 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 | |
| JPS642271B2 (ja) | ||
| JPH0570947B2 (ja) | ||
| JPS6019670B2 (ja) | 電荷結合型一次元撮像装置 | |
| JPH08139301A (ja) | 固体撮像装置 | |
| JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |