JPS642271B2 - - Google Patents
Info
- Publication number
- JPS642271B2 JPS642271B2 JP55078777A JP7877780A JPS642271B2 JP S642271 B2 JPS642271 B2 JP S642271B2 JP 55078777 A JP55078777 A JP 55078777A JP 7877780 A JP7877780 A JP 7877780A JP S642271 B2 JPS642271 B2 JP S642271B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- type semiconductor
- conductivity type
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005036 potential barrier Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は、特に過大な入射光に対しても良好
な画像出力信号が得られるブルーミング機能を備
えた固体イメージセンサに関する。
な画像出力信号が得られるブルーミング機能を備
えた固体イメージセンサに関する。
電荷転送装置に代表される固体イメージセンサ
は、小形軽量、低消費電力性、高信頼性、等の特
長をもつため、撮像管にとつて代りつつある。こ
のような固体イメージセンサにおいて、入射光の
強度が極めて大きい場合にはブルーミングと称さ
れる画像のにじみが発生するため、良好な画像出
力信号を得るためにはブルーミング防止機能が備
えられる。
は、小形軽量、低消費電力性、高信頼性、等の特
長をもつため、撮像管にとつて代りつつある。こ
のような固体イメージセンサにおいて、入射光の
強度が極めて大きい場合にはブルーミングと称さ
れる画像のにじみが発生するため、良好な画像出
力信号を得るためにはブルーミング防止機能が備
えられる。
第１図および第２図は上記ブルーミング防止機
能が備えられた、従来の固体イメージセンサの一
例であるインタライン形電荷転送エリアイメージ
センサの構成を示すものであり、第１図は平面
図、第２図はそのＡ−A′線に沿う断面図である。
図において１はたとえばＰ型の半導体基板であ
る。この基板１の表面領域には、この基板ととも
にフオトダイオード（感光画素）を構成し、それ
ぞれ列をなす複数のＮ型半導体領域２ａ，２ｂ，
…および３ａ，３ｂ，…が形成されている。ま
た、上記Ｎ型半導体領域２ａ，２ｂ，…および３
ａ，３ｂ，…それぞれの配列に沿う一方側面には
それぞれ列をなし信号電荷転送用のクロツクパル
スあるいは信号電荷読出し用の電圧が供給される
複数の転送ゲート電極４ａ，４ｂ，…および５
ａ，５ｂ，…が形成されている。さらに上記Ｎ型
半導体領域２ａ，２ｂ，…および３ａ，３ｂ，…
それぞれの配列に沿う他方側面には、正極性の直
流電圧が常時供給される各制御ゲート電極６，７
が形成されている。そして上記各制御ゲート電極
６，７に隣接する上記基板１の表面領域には、上
記制御ゲート電極６，７に供給される直流電圧よ
りも高い正極性の直流電圧が常時供給されるＮ型
の各ドレイン領域８，９が形成されている。な
お、図において１０は光透過性の絶縁膜、１１は
光シールド膜、１２はＮ型の埋込みチヤネル領
域、１３は転送障壁形成用半導体領域、１４，１
５はそれぞれＰ型のチヤネル阻止半導体領域であ
る。
能が備えられた、従来の固体イメージセンサの一
例であるインタライン形電荷転送エリアイメージ
センサの構成を示すものであり、第１図は平面
図、第２図はそのＡ−A′線に沿う断面図である。
図において１はたとえばＰ型の半導体基板であ
る。この基板１の表面領域には、この基板ととも
にフオトダイオード（感光画素）を構成し、それ
ぞれ列をなす複数のＮ型半導体領域２ａ，２ｂ，
…および３ａ，３ｂ，…が形成されている。ま
た、上記Ｎ型半導体領域２ａ，２ｂ，…および３
ａ，３ｂ，…それぞれの配列に沿う一方側面には
それぞれ列をなし信号電荷転送用のクロツクパル
スあるいは信号電荷読出し用の電圧が供給される
複数の転送ゲート電極４ａ，４ｂ，…および５
ａ，５ｂ，…が形成されている。さらに上記Ｎ型
半導体領域２ａ，２ｂ，…および３ａ，３ｂ，…
それぞれの配列に沿う他方側面には、正極性の直
流電圧が常時供給される各制御ゲート電極６，７
が形成されている。そして上記各制御ゲート電極
６，７に隣接する上記基板１の表面領域には、上
記制御ゲート電極６，７に供給される直流電圧よ
りも高い正極性の直流電圧が常時供給されるＮ型
の各ドレイン領域８，９が形成されている。な
お、図において１０は光透過性の絶縁膜、１１は
光シールド膜、１２はＮ型の埋込みチヤネル領
域、１３は転送障壁形成用半導体領域、１４，１
５はそれぞれＰ型のチヤネル阻止半導体領域であ
る。
このような構成において、まず光シールド膜１
１の開口部に光が照射されると、上記基板１と各
Ｎ型半導体領域２ａ，２ｂ，…および３ａ，３
ｂ，…とで構成されるフオトダイオードでその入
射光の強度に応じた信号電荷が発生し、この信号
電荷はいつたん基板１内に蓄積される。次に信号
電荷読出し用の電圧が各転送ゲート電極４ａ，４
ｂ，…および５ａ，５ｂ，…に供給されると、こ
れら各転送ゲート電極４ａ，４ｂ，…および５
ａ，５ｂ，…下の基板１内部に深い電位の井戸が
誘起され、上記信号電荷はこの電位の井戸内に移
動する。さらに次にクロツクパルスが各転送ゲー
ト電極４ａ，４ｂ，…および５ａ，５ｂ，…に供
給されると、これら各電極下に予め移動した信号
電荷はたとえば第１図中上方に向つて順次転送さ
れ、さらに２次元に配置されている図示しないシ
フトレジスタを介して、シリアルな画像信号とし
て出力される。
１の開口部に光が照射されると、上記基板１と各
Ｎ型半導体領域２ａ，２ｂ，…および３ａ，３
ｂ，…とで構成されるフオトダイオードでその入
射光の強度に応じた信号電荷が発生し、この信号
電荷はいつたん基板１内に蓄積される。次に信号
電荷読出し用の電圧が各転送ゲート電極４ａ，４
ｂ，…および５ａ，５ｂ，…に供給されると、こ
れら各転送ゲート電極４ａ，４ｂ，…および５
ａ，５ｂ，…下の基板１内部に深い電位の井戸が
誘起され、上記信号電荷はこの電位の井戸内に移
動する。さらに次にクロツクパルスが各転送ゲー
ト電極４ａ，４ｂ，…および５ａ，５ｂ，…に供
給されると、これら各電極下に予め移動した信号
電荷はたとえば第１図中上方に向つて順次転送さ
れ、さらに２次元に配置されている図示しないシ
フトレジスタを介して、シリアルな画像信号とし
て出力される。
ところで、上記従来装置において、各制御ゲー
ト電極６，７には正極性の直流電圧が供給され、
また各ドレイン領域８，９にはこれよりも高い正
極性の直流電圧が供給されているため、各制御ゲ
ート電極６，７下の基板１内部には電位の障壁が
形成される。したがつて上記入射光の強度が極め
て強く、フオトダイオードで発生する信号電荷が
過剰となり上記電位の障壁を越えれば、この過剰
な信号電荷は各ドレイン領域８，９に流れ込むこ
とになる。したがつて、上記従来装置でブルーミ
ングの発生を防止することができる。しかしなが
ら、ドレイン領域８，９と各Ｎ型半導体領域２
ａ，２ｂ，…および３ａ，３ｂ，…との間に制御
ゲート電極６，７を形成する必要があり、このた
め高集積化が困難となる。また特に高集積化を図
るためには多層電極構造を採用する必要があり、
この結果、製造工程数が増加して製造歩留りが低
下することになる。さらに従来では制御ゲート電
極６，７に直流電圧を供給するための電源も必要
になる。
ト電極６，７には正極性の直流電圧が供給され、
また各ドレイン領域８，９にはこれよりも高い正
極性の直流電圧が供給されているため、各制御ゲ
ート電極６，７下の基板１内部には電位の障壁が
形成される。したがつて上記入射光の強度が極め
て強く、フオトダイオードで発生する信号電荷が
過剰となり上記電位の障壁を越えれば、この過剰
な信号電荷は各ドレイン領域８，９に流れ込むこ
とになる。したがつて、上記従来装置でブルーミ
ングの発生を防止することができる。しかしなが
ら、ドレイン領域８，９と各Ｎ型半導体領域２
ａ，２ｂ，…および３ａ，３ｂ，…との間に制御
ゲート電極６，７を形成する必要があり、このた
め高集積化が困難となる。また特に高集積化を図
るためには多層電極構造を採用する必要があり、
この結果、製造工程数が増加して製造歩留りが低
下することになる。さらに従来では制御ゲート電
極６，７に直流電圧を供給するための電源も必要
になる。
この発明は上記のような事情を考慮してなされ
たものであり、その目的は、高集積化が可能であ
るとともに必要とする直流電源の種類の少ない、
ブルーミング防止機能を備えた固体イメージセン
サを提供することにある。
たものであり、その目的は、高集積化が可能であ
るとともに必要とする直流電源の種類の少ない、
ブルーミング防止機能を備えた固体イメージセン
サを提供することにある。
以下、図面を参照してこの発明の一実施例を説
明する。第３図および第４図はこの発明に係る固
体イメージセンサを、従来と同様にインターライ
ン形電荷転送エリアイメージセンサに実施した場
合の構成を示すものであり、第３図は平面図、第
４図はそのＢ−B′線に沿う断面図である。なお、
従来のものと対応する箇所には同一符号を付して
その説明は省略し、異なつたところのみを抽出し
て説明する。すなわち、この実施例装置では前記
制御ゲート電極６，７を取り除き、その代りに各
ドレイン領域８，９とそれぞれ配列された複数の
Ｎ型半導体領域２ａ，２ｂ，…および３ａ，３
ｂ，…との間の、基板１の表面領域にＮ型半導体
領域２１，２２（領域２１のみ図示）を形成し、
さらにこれら各Ｎ型半導体領域２１，２２の表面
領域に、Ｐ型半導体領域２３，２４（領域２３の
み図示）を形成したものである。
明する。第３図および第４図はこの発明に係る固
体イメージセンサを、従来と同様にインターライ
ン形電荷転送エリアイメージセンサに実施した場
合の構成を示すものであり、第３図は平面図、第
４図はそのＢ−B′線に沿う断面図である。なお、
従来のものと対応する箇所には同一符号を付して
その説明は省略し、異なつたところのみを抽出し
て説明する。すなわち、この実施例装置では前記
制御ゲート電極６，７を取り除き、その代りに各
ドレイン領域８，９とそれぞれ配列された複数の
Ｎ型半導体領域２ａ，２ｂ，…および３ａ，３
ｂ，…との間の、基板１の表面領域にＮ型半導体
領域２１，２２（領域２１のみ図示）を形成し、
さらにこれら各Ｎ型半導体領域２１，２２の表面
領域に、Ｐ型半導体領域２３，２４（領域２３の
み図示）を形成したものである。
第５図ａは上記第３図に示す実施例装置の一部
分の空乏層の分布状態を示す分布特性図である。
ドレイン領域８には高い正極性の電圧が供給され
るため、Ｎ型半導体領域２１内ではキヤリア（電
子）はほとんど欠乏し、この領域内では全域に空
乏層が広がる。また、これにより上記Ｎ型半導体
領域２１と接している部分の基板１にも空乏層２
５が広がるとともに、Ｐ型半導体領域２３にも空
乏層２６が広がる。しかし、基板１のほとんどの
領域とＰ型半導体領域２３の表面付近にはキヤリ
ア（正孔）が充満している。
分の空乏層の分布状態を示す分布特性図である。
ドレイン領域８には高い正極性の電圧が供給され
るため、Ｎ型半導体領域２１内ではキヤリア（電
子）はほとんど欠乏し、この領域内では全域に空
乏層が広がる。また、これにより上記Ｎ型半導体
領域２１と接している部分の基板１にも空乏層２
５が広がるとともに、Ｐ型半導体領域２３にも空
乏層２６が広がる。しかし、基板１のほとんどの
領域とＰ型半導体領域２３の表面付近にはキヤリ
ア（正孔）が充満している。
第５図ｂは第５図ａ中のＣ−C′線に沿う電位の
分布を示す分布特性図である。上記のように空乏
層が広がるため、基板１とＮ型半導体領域２１と
の境界付近でVMなる電位の山が発生することに
なる。そしてこの電位VMはドレイン領域８にお
ける電位がVM以上であれば、ドレイン領域８に
供給される電圧に依存せず一定電位となる。した
がつて、上記Ｎ型半導体領域２１，２２とＰ型半
導体領域２３，２４における不純物濃度と厚み
（深さ）は、上記一定電位VMが生じるように設定
されていることが必須条件となつている。VMの
値は0.3（Ｖ）〜５（Ｖ）程度が実用的に望ましい
値であるため、たとえば基板１の不純物濃度を３
×1014〜２×1015（atoms／cm3）、Ｎ型半導体領域
２１，２２の不純物濃度を５×1015〜４×1016
（atoms／cm3）、Ｐ型半導体領域２３，２４の不純
物濃度を２×1016〜２×1017（atoms／cm3）、Ｎ型
半導体領域２１，２２の厚みを0.4〜１（μｍ）、
Ｐ型半導体領域２３，２４の厚みを0.1〜0.4（μ
ｍ）とそれぞれ設定すればVMの値を上記0.3（Ｖ）
〜５（Ｖ）一定にすることができる。さらにこの
VMの値は、絶縁膜１０を介してＮ型半導体領域
２１，２２およびＰ型半導体領域２３，２４上に
配線が形成される場合であつても、これに影響さ
れず一定となるように上記各領域の不純物濃度お
よび厚みが設定される。
分布を示す分布特性図である。上記のように空乏
層が広がるため、基板１とＮ型半導体領域２１と
の境界付近でVMなる電位の山が発生することに
なる。そしてこの電位VMはドレイン領域８にお
ける電位がVM以上であれば、ドレイン領域８に
供給される電圧に依存せず一定電位となる。した
がつて、上記Ｎ型半導体領域２１，２２とＰ型半
導体領域２３，２４における不純物濃度と厚み
（深さ）は、上記一定電位VMが生じるように設定
されていることが必須条件となつている。VMの
値は0.3（Ｖ）〜５（Ｖ）程度が実用的に望ましい
値であるため、たとえば基板１の不純物濃度を３
×1014〜２×1015（atoms／cm3）、Ｎ型半導体領域
２１，２２の不純物濃度を５×1015〜４×1016
（atoms／cm3）、Ｐ型半導体領域２３，２４の不純
物濃度を２×1016〜２×1017（atoms／cm3）、Ｎ型
半導体領域２１，２２の厚みを0.4〜１（μｍ）、
Ｐ型半導体領域２３，２４の厚みを0.1〜0.4（μ
ｍ）とそれぞれ設定すればVMの値を上記0.3（Ｖ）
〜５（Ｖ）一定にすることができる。さらにこの
VMの値は、絶縁膜１０を介してＮ型半導体領域
２１，２２およびＰ型半導体領域２３，２４上に
配線が形成される場合であつても、これに影響さ
れず一定となるように上記各領域の不純物濃度お
よび厚みが設定される。
第６図は上記第４図に示す断面図における電位
分布を示したものである。以下、この第６図を用
いてこの実施例装置の全体的な動作を説明する。
まず、ドレイン領域８には高い電圧VDを供給す
るため、Ｎ型半導体領域２１下の基板１内部には
前記したように一定電位VMの障壁が形成される。
一方、転送ゲート電極４ｃに信号電荷転送用の低
レベル電圧VLが供給されたときには第６図中実
線で示す電位分布となり、またこの電極に信号電
荷転送用の高レベル電圧VMが供給されたときは
第６図中破線で示す電位分布となり、さらに信号
読出し用の電圧VTが供給されたときには一点鎖
線で示すような電位分布となる。
分布を示したものである。以下、この第６図を用
いてこの実施例装置の全体的な動作を説明する。
まず、ドレイン領域８には高い電圧VDを供給す
るため、Ｎ型半導体領域２１下の基板１内部には
前記したように一定電位VMの障壁が形成される。
一方、転送ゲート電極４ｃに信号電荷転送用の低
レベル電圧VLが供給されたときには第６図中実
線で示す電位分布となり、またこの電極に信号電
荷転送用の高レベル電圧VMが供給されたときは
第６図中破線で示す電位分布となり、さらに信号
読出し用の電圧VTが供給されたときには一点鎖
線で示すような電位分布となる。
ここでいま、転送ゲート電極４ｃに信号電荷読
出し用の電圧VTが供給されると、Ｎ型半導体領
域２ｃに予め蓄積されていた信号電荷Q1が転送
ゲート電極４ｃ下に移動し、さらにクロツクパル
スが順次供給されることによつてこの電荷Q1は
他の転送ゲート電極下に転送される。一方、転送
ゲート電極により信号電荷が転送されている期間
に、Ｎ型半導体領域２ｃおよび基板１からなるフ
オトダイオードでは入射光の強度に応じた信号電
荷が発生し、この電荷は領域２ｃに常時残留して
いる残留電荷Q2に加算されてＮ型半導体領域２
ｃに蓄積される。このとき入射光の強度が強く領
域２ｃに蓄積される電荷がVMまで達すると、過
剰な電荷はこのVMなる電位の障壁を越えてドレ
イン領域８に排出されるので、Ｎ型半導体領域２
ｃに蓄積される信号電荷は常に所定量以上にはな
らない。したがつて過度な入射光強度に対してブ
ルーミングが防止できるものである。
出し用の電圧VTが供給されると、Ｎ型半導体領
域２ｃに予め蓄積されていた信号電荷Q1が転送
ゲート電極４ｃ下に移動し、さらにクロツクパル
スが順次供給されることによつてこの電荷Q1は
他の転送ゲート電極下に転送される。一方、転送
ゲート電極により信号電荷が転送されている期間
に、Ｎ型半導体領域２ｃおよび基板１からなるフ
オトダイオードでは入射光の強度に応じた信号電
荷が発生し、この電荷は領域２ｃに常時残留して
いる残留電荷Q2に加算されてＮ型半導体領域２
ｃに蓄積される。このとき入射光の強度が強く領
域２ｃに蓄積される電荷がVMまで達すると、過
剰な電荷はこのVMなる電位の障壁を越えてドレ
イン領域８に排出されるので、Ｎ型半導体領域２
ｃに蓄積される信号電荷は常に所定量以上にはな
らない。したがつて過度な入射光強度に対してブ
ルーミングが防止できるものである。
このように上記実施例では従来のような制御ゲ
ート電極の代りに、ドレイン領域８あるいは９
と、各Ｎ型半導体領域２ａ，２ｂ，…あるいは３
ａ，３ｂ，…との間に、Ｎ型半導体領域２１ある
いは２２とＰ型半導体領域２３あるいは２４を設
けるようにしたので、従来のような複雑な電極構
造をとる必要がないため、高集積化が可能であ
り、かつ製造工程数も減少するため高い歩留りを
得ることができる。またさらに、ドレイン領域
８，９に供給する電圧VD以外にブルーミングを
防止するための直流電源は必要としない。
ート電極の代りに、ドレイン領域８あるいは９
と、各Ｎ型半導体領域２ａ，２ｂ，…あるいは３
ａ，３ｂ，…との間に、Ｎ型半導体領域２１ある
いは２２とＰ型半導体領域２３あるいは２４を設
けるようにしたので、従来のような複雑な電極構
造をとる必要がないため、高集積化が可能であ
り、かつ製造工程数も減少するため高い歩留りを
得ることができる。またさらに、ドレイン領域
８，９に供給する電圧VD以外にブルーミングを
防止するための直流電源は必要としない。
第７図はこの発明の他の実施例を示す断面図で
あり、感光画素の他の例を示すものである。上記
実施例では感光画素は、Ｐ型の基板とこの基板の
表面領域に形成されるＮ型半導体領域とで構成さ
れるフオトダイオードである場合について説明し
たが、これは第７図に示すように基板１とＮ型半
領域２ｃとからなるフオトダイオードと、このフ
オトダイオードの両側に形成される一対の蓄積ゲ
ート電極３１，３２を含むMOS型ダイオードと
から構成してもよい。
あり、感光画素の他の例を示すものである。上記
実施例では感光画素は、Ｐ型の基板とこの基板の
表面領域に形成されるＮ型半導体領域とで構成さ
れるフオトダイオードである場合について説明し
たが、これは第７図に示すように基板１とＮ型半
領域２ｃとからなるフオトダイオードと、このフ
オトダイオードの両側に形成される一対の蓄積ゲ
ート電極３１，３２を含むMOS型ダイオードと
から構成してもよい。
第８図はこの発明のさらに他の実施例を示す断
面図であり、もう一つの他の感光画素の例を示す
ものである。この実施例では感光画素は、絶縁膜
１０内に形成された透明電極４１と基板１とから
なるMOS型ダイオードで構成されている。
面図であり、もう一つの他の感光画素の例を示す
ものである。この実施例では感光画素は、絶縁膜
１０内に形成された透明電極４１と基板１とから
なるMOS型ダイオードで構成されている。
第９図はこの発明のもう一つの他の実施例を示
す断面図である。上記した実施例では各転送ゲー
ト電極４ａ，４ｂ，…および５ａ，５ｂ，…に信
号電荷読出し用の電圧を供給して、これら各転送
ゲート電極４ａ，４ｂ，…および５ａ，５ｂ，…
それぞれで信号電荷の読出し、転送を行なわれる
場合について説明したが、これは第９図に示すよ
うに信号電荷読出し専用ゲート電極５１を新たに
形成し、これに信号電荷読出し用の電圧を供給す
るようにしてもよい。
す断面図である。上記した実施例では各転送ゲー
ト電極４ａ，４ｂ，…および５ａ，５ｂ，…に信
号電荷読出し用の電圧を供給して、これら各転送
ゲート電極４ａ，４ｂ，…および５ａ，５ｂ，…
それぞれで信号電荷の読出し、転送を行なわれる
場合について説明したが、これは第９図に示すよ
うに信号電荷読出し専用ゲート電極５１を新たに
形成し、これに信号電荷読出し用の電圧を供給す
るようにしてもよい。
また、この発明は上記の実施例に限定されるも
のではない。たとえば上記実施例では基板１の導
電型がＰ型である場合について説明したが、これ
はＮ型のものであつてもよいことはもちろんであ
る。さらに上記実施例ではこの発明をインタライ
ン形電荷転送エリアイメージセンサに実施した場
合について説明したが、これは他にＸ−Ｙアドレ
ス型固体イメージセンサ、電荷転送リニアイメー
ジセンサ等にも容易に実施可能である。
のではない。たとえば上記実施例では基板１の導
電型がＰ型である場合について説明したが、これ
はＮ型のものであつてもよいことはもちろんであ
る。さらに上記実施例ではこの発明をインタライ
ン形電荷転送エリアイメージセンサに実施した場
合について説明したが、これは他にＸ−Ｙアドレ
ス型固体イメージセンサ、電荷転送リニアイメー
ジセンサ等にも容易に実施可能である。
以上、説明したようにこの発明によれば、高集
積化が可能であるとともに必要とする直流電源の
種類の少ない、ブルーミング防止機能を備えた固
体イメージセンサを提供することができる。
積化が可能であるとともに必要とする直流電源の
種類の少ない、ブルーミング防止機能を備えた固
体イメージセンサを提供することができる。
第１図および第２図はそれぞれ従来の固体イメ
ージセンサの構成を示すもので、第１図は平面
図、第２図はそのＡ−A′線に沿う断面図、第３
図および第４図はそれぞれこの発明の一実施例の
構成を示すもので、第３図は平面図、第４図はそ
のＢ−B′線に沿う断面図、第５図ａ，ｂそれぞ
れは上記実施例を説明するため分布特性図、第６
図は上記実施例を説明するための分布特性図、第
７図ないし第９図はそれぞれこの発明の他の実施
例の構成を示す断面図である。 １……Ｐ型の半導体基板、２ａ，２ｂ，…，３
ａ，３ｂ、……Ｎ型半導体領域、４ａ，４ｂ，
…，５ａ，５ｂ、……転送ゲート電極、８，９…
…ドレイン領域、１０……絶縁膜、１１……光シ
ールド膜、２１……Ｎ型半導体領域、２３……Ｐ
型半導体領域、３１，３２……蓄積ゲート電極、
４１……透明電極、５１……信号電荷読出し専用
ゲート電極。
ージセンサの構成を示すもので、第１図は平面
図、第２図はそのＡ−A′線に沿う断面図、第３
図および第４図はそれぞれこの発明の一実施例の
構成を示すもので、第３図は平面図、第４図はそ
のＢ−B′線に沿う断面図、第５図ａ，ｂそれぞ
れは上記実施例を説明するため分布特性図、第６
図は上記実施例を説明するための分布特性図、第
７図ないし第９図はそれぞれこの発明の他の実施
例の構成を示す断面図である。 １……Ｐ型の半導体基板、２ａ，２ｂ，…，３
ａ，３ｂ、……Ｎ型半導体領域、４ａ，４ｂ，
…，５ａ，５ｂ、……転送ゲート電極、８，９…
…ドレイン領域、１０……絶縁膜、１１……光シ
ールド膜、２１……Ｎ型半導体領域、２３……Ｐ
型半導体領域、３１，３２……蓄積ゲート電極、
４１……透明電極、５１……信号電荷読出し専用
ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ 一方導電型の半導体基板と、入射光の強度に
応じた信号電荷を発生しこの信号電荷を上記基板
の内部に蓄積する配列された複数の感光画素と、
上記複数の各感光画素に蓄積された信号電荷を読
出す手段と、上記複数の感光画素の配列方向にそ
つて上記基板の表面領域に設けられる他方導電型
のドレイン領域と、上記ドレイン領域および感光
画素との間の基板の表面領域に設けられる他方導
電型の第１領域と、上記第１領域の表面領域に設
けられる一方導電型の第２領域とを具備し、上記
第１領域内に一定の電位障壁を誘起しこの誘起し
た障壁を越えて、上記複数の各感光画素に発生し
た過剰の信号電荷を上記ドレイン領域へ排出させ
るようにしたことを特徴とする固体イメージセン
サ。 ２ 上記感光画素は、上記基板の表面に絶縁層を
介して光透過性の電極を設けることにより構成さ
れるMOS型ダイオードである特許請求の範囲第
１項に記載の固体イメージセンサ。 ３ 上記感光画素は、上記基板の表面領域にこの
基板とは異なつた導電型の半導体領域を設けるこ
とにより構成されるフオトダイオードである特許
請求の範囲第１項に記載の固体イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7877780A JPS574673A (en) | 1980-06-11 | 1980-06-11 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7877780A JPS574673A (en) | 1980-06-11 | 1980-06-11 | Solid-state image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS574673A JPS574673A (en) | 1982-01-11 |
| JPS642271B2 true JPS642271B2 (ja) | 1989-01-17 |
Family
ID=13671323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7877780A Granted JPS574673A (en) | 1980-06-11 | 1980-06-11 | Solid-state image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS574673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0428681U (ja) * | 1990-06-29 | 1992-03-06 |
-
1980
- 1980-06-11 JP JP7877780A patent/JPS574673A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0428681U (ja) * | 1990-06-29 | 1992-03-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS574673A (en) | 1982-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11019291B2 (en) | Solid-state imaging device and imaging system | |
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| JP3200436B2 (ja) | Ｃｃｄ撮像器及びその駆動方法 | |
| US7456888B2 (en) | Photoelectric conversion device and image pick-up system using the photoelectric conversion device | |
| US5619049A (en) | CCD-type solid state image pickup with overflow drain structure | |
| US7242042B2 (en) | Solid state image sensing device and manufacturing and driving methods thereof | |
| EP0544260A1 (en) | Antiblooming structure for CCD image sensor | |
| EP0174133B1 (en) | A solid-state image sensor | |
| EP1128437B1 (en) | Method of storing optically generated charges in a solid state imaging device | |
| JP2677579B2 (ja) | 電荷結合装置及びこの装置を具えるカメラ | |
| US4974043A (en) | Solid-state image sensor | |
| JP3062010B2 (ja) | 固体撮像装置 | |
| JP2007096084A (ja) | 固体撮像装置およびその駆動方法 | |
| US5442208A (en) | Charge-coupled device having charge reset | |
| EP0132870B1 (en) | Radiation-sensitive semiconductor device | |
| JPS642271B2 (ja) | ||
| JP2901328B2 (ja) | 固体撮像素子 | |
| JPH0135546B2 (ja) | ||
| EP0601638B1 (en) | Charge-coupled device | |
| JPH0650774B2 (ja) | 固体撮像装置 | |
| JPH0682823B2 (ja) | 固体撮像装置 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPS6255961A (ja) | 固体撮像装置 | |
| JPH02253658A (ja) | 固体撮像素子 |