JPH0661489A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0661489A JPH0661489A JP21306792A JP21306792A JPH0661489A JP H0661489 A JPH0661489 A JP H0661489A JP 21306792 A JP21306792 A JP 21306792A JP 21306792 A JP21306792 A JP 21306792A JP H0661489 A JPH0661489 A JP H0661489A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon germanium
- polycrystalline silicon
- germanium thin
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 結晶性に優れた多結晶シリコンゲルマニウム
薄膜からなるチャネル領域を備え、かつ高いキャリヤ移
動度を有する薄膜トランジスタの製造方法を提供する。 【構成】 多結晶シリコンゲルマニウム薄膜からなるチ
ャネル領域を備えたＭＯＳ型の薄膜トランジスタの製造
方法である。この製造方法は、シリコン水素化物として
Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれか１つと、ゲルマニウ
ム水素化物としてＧｅＨ4、Ｇｅ2Ｈ6およびＧｅ3Ｈ8の
いずれか１つとを混合した原料気体を、５５０℃以下の
反応温度で反応させることにより、上記チャネル領域に
非晶質シリコンゲルマニウム膜を形成する工程と、上記
反応温度よりも高い温度で上記非晶質シリコンゲルマニ
ウム膜を熱処理することにより多結晶シリコンゲルマニ
ウム薄膜を形成する工程とを含む。
薄膜からなるチャネル領域を備え、かつ高いキャリヤ移
動度を有する薄膜トランジスタの製造方法を提供する。 【構成】 多結晶シリコンゲルマニウム薄膜からなるチ
ャネル領域を備えたＭＯＳ型の薄膜トランジスタの製造
方法である。この製造方法は、シリコン水素化物として
Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれか１つと、ゲルマニウ
ム水素化物としてＧｅＨ4、Ｇｅ2Ｈ6およびＧｅ3Ｈ8の
いずれか１つとを混合した原料気体を、５５０℃以下の
反応温度で反応させることにより、上記チャネル領域に
非晶質シリコンゲルマニウム膜を形成する工程と、上記
反応温度よりも高い温度で上記非晶質シリコンゲルマニ
ウム膜を熱処理することにより多結晶シリコンゲルマニ
ウム薄膜を形成する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコンゲルマ
ニウム薄膜からなるチャネル領域を備えた薄膜トランジ
スタの製造方法に関する。
ニウム薄膜からなるチャネル領域を備えた薄膜トランジ
スタの製造方法に関する。
【０００２】
【従来の技術】ドライバモノリシック型アクティブマト
リクスの液晶ディスプレイ装置（ＬＣＤ）における絵素
部のスイッチング素子およびその周辺回路を構成する回
路素子等には、チャネル領域を多結晶シリコン薄膜に形
成したＭＯＳＦＥＴからなる薄膜トランジスタ（ＴＦ
Ｔ）が広く用いられているが、近年では高移動化を目的
として、このシリコンにゲルマニウムを混合した多結晶
シリコンゲルマニウム薄膜を用いたＴＦＴも開発されて
いる。
リクスの液晶ディスプレイ装置（ＬＣＤ）における絵素
部のスイッチング素子およびその周辺回路を構成する回
路素子等には、チャネル領域を多結晶シリコン薄膜に形
成したＭＯＳＦＥＴからなる薄膜トランジスタ（ＴＦ
Ｔ）が広く用いられているが、近年では高移動化を目的
として、このシリコンにゲルマニウムを混合した多結晶
シリコンゲルマニウム薄膜を用いたＴＦＴも開発されて
いる。
【０００３】このような多結晶シリコンゲルマニウム薄
膜の形成方法としては、例えばＩＥＤＭ（Internation
Election Device Meeting）91(1991)pp567-570に記載の
方法が挙げられる。この方法は、モノシランガスＳｉＨ
4とゲルマンガスＧｅＨ4とを原料ガスとして用いてお
り、５００℃以下の温度条件でＬＰＣＶＤ（低圧化学気
相成長）法により非晶質シリコンゲルマニウム膜を絶縁
性基板上に形成し、次いで５５０℃、２４時間の熱処理
を行い、多結晶化させて多結晶シリコンゲルマニウム薄
膜とする方法である。
膜の形成方法としては、例えばＩＥＤＭ（Internation
Election Device Meeting）91(1991)pp567-570に記載の
方法が挙げられる。この方法は、モノシランガスＳｉＨ
4とゲルマンガスＧｅＨ4とを原料ガスとして用いてお
り、５００℃以下の温度条件でＬＰＣＶＤ（低圧化学気
相成長）法により非晶質シリコンゲルマニウム膜を絶縁
性基板上に形成し、次いで５５０℃、２４時間の熱処理
を行い、多結晶化させて多結晶シリコンゲルマニウム薄
膜とする方法である。
【０００４】
【発明が解決しようとする課題】しかし上記従来の形成
方法は、原料ガスとしてモノシランガスＳｉＨ4とゲル
マンガスＧｅＨ4とを用いているものの、得られる薄膜
のグレインサイズが０．２５μｍ以下と小さく、充分に
結晶性の優れた多結晶シリコンゲルマニウム薄膜が得ら
れない。従ってこれをＴＦＴのチャネル領域に用いた場
合も、キャリヤ移動度はμ＝0.5〜8cm2/v・sという結果
であり、所望の高移動度が得られなかった。
方法は、原料ガスとしてモノシランガスＳｉＨ4とゲル
マンガスＧｅＨ4とを用いているものの、得られる薄膜
のグレインサイズが０．２５μｍ以下と小さく、充分に
結晶性の優れた多結晶シリコンゲルマニウム薄膜が得ら
れない。従ってこれをＴＦＴのチャネル領域に用いた場
合も、キャリヤ移動度はμ＝0.5〜8cm2/v・sという結果
であり、所望の高移動度が得られなかった。
【０００５】本発明は上記問題点を解決するためになさ
れたものであり、その目的とするところは、結晶性に優
れた多結晶シリコンゲルマニウム薄膜からなるチャネル
領域を備え、かつ高いキャリヤ移動度を有する薄膜トラ
ンジスタの製造方法を提供することにある。
れたものであり、その目的とするところは、結晶性に優
れた多結晶シリコンゲルマニウム薄膜からなるチャネル
領域を備え、かつ高いキャリヤ移動度を有する薄膜トラ
ンジスタの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、多結晶シリコンゲルマニウム薄膜から
なるチャネル領域を備えたＭＯＳ型の薄膜トランジスタ
の製造方法であって、Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれ
か１つと、ＧｅＨ4、Ｇｅ2Ｈ6およびＧｅ3Ｈ8のいずれ
か１つとを混合した原料気体を、５５０℃以下の反応温
度で反応させることにより、上記チャネル領域に非晶質
シリコンゲルマニウム膜を形成する工程と、上記反応温
度よりも高い温度で上記非晶質シリコンゲルマニウム膜
を熱処理することにより、多結晶シリコンゲルマニウム
薄膜を形成する工程と、を含み、そのことにより上記目
的が達成される。
タの製造方法は、多結晶シリコンゲルマニウム薄膜から
なるチャネル領域を備えたＭＯＳ型の薄膜トランジスタ
の製造方法であって、Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれ
か１つと、ＧｅＨ4、Ｇｅ2Ｈ6およびＧｅ3Ｈ8のいずれ
か１つとを混合した原料気体を、５５０℃以下の反応温
度で反応させることにより、上記チャネル領域に非晶質
シリコンゲルマニウム膜を形成する工程と、上記反応温
度よりも高い温度で上記非晶質シリコンゲルマニウム膜
を熱処理することにより、多結晶シリコンゲルマニウム
薄膜を形成する工程と、を含み、そのことにより上記目
的が達成される。
【０００７】
【作用】本発明の薄膜トランジスタの製造方法において
は、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6の
いずれかと、ゲルマニウム水素化物としてＧｅＨ4、Ｇ
ｅ2Ｈ6およびＧｅ3Ｈ8のいずれかとを混合した原料気体
を用いて、５５０℃以下の反応温度で反応させて非晶質
状態のシリコンゲルマニウム膜をチャネル領域に形成
し、次いでこれよりも高い温度で熱処理を行うことによ
り、多結晶シリコンゲルマニウム薄膜を形成する。これ
により、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズの拡大を図っている。
は、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6の
いずれかと、ゲルマニウム水素化物としてＧｅＨ4、Ｇ
ｅ2Ｈ6およびＧｅ3Ｈ8のいずれかとを混合した原料気体
を用いて、５５０℃以下の反応温度で反応させて非晶質
状態のシリコンゲルマニウム膜をチャネル領域に形成
し、次いでこれよりも高い温度で熱処理を行うことによ
り、多結晶シリコンゲルマニウム薄膜を形成する。これ
により、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズの拡大を図っている。
【０００８】
【実施例】以下に、本発明を実施例に基づいて説明す
る。
る。
【０００９】図１は、本実施例で得られる薄膜トランジ
スタの縦断面図である。この薄膜トランジスタは、絶縁
性基板１上に、多結晶シリコンゲルマニウム薄膜３から
なるチャネル領域７と、多結晶シリコンゲルマニウム薄
膜３に不純物がドープされたｎ+のソース領域６ａおよ
びドレイン領域６ｂとが同一平面に形成され、これらを
覆うようにゲート絶縁膜４が形成されている。チャネル
領域７の上方にはゲート電極５が形成され、ゲート電極
５とゲート絶縁膜４を覆うように層間絶縁膜８が形成さ
れている。一方、ソース領域６ａとゲート絶縁膜４の一
部を覆うようにソース電極１０ａが設けられ、ドレイン
領域６ｂとゲート絶縁膜４の一部を覆うようにドレイン
電極１０ｂが設けられている。このような状態の全面に
わたって保護膜１１が形成されている。
スタの縦断面図である。この薄膜トランジスタは、絶縁
性基板１上に、多結晶シリコンゲルマニウム薄膜３から
なるチャネル領域７と、多結晶シリコンゲルマニウム薄
膜３に不純物がドープされたｎ+のソース領域６ａおよ
びドレイン領域６ｂとが同一平面に形成され、これらを
覆うようにゲート絶縁膜４が形成されている。チャネル
領域７の上方にはゲート電極５が形成され、ゲート電極
５とゲート絶縁膜４を覆うように層間絶縁膜８が形成さ
れている。一方、ソース領域６ａとゲート絶縁膜４の一
部を覆うようにソース電極１０ａが設けられ、ドレイン
領域６ｂとゲート絶縁膜４の一部を覆うようにドレイン
電極１０ｂが設けられている。このような状態の全面に
わたって保護膜１１が形成されている。
【００１０】上述のような構造を持つＴＦＴは以下のよ
うにして製造される。まず、図２に示すように、石英等
の絶縁性基板１上に４５０℃、５０Ｐａの条件でＬＰＣ
ＶＤ法により非晶質シリコンゲルマニウム膜２を１００
ｎｍの厚さに形成する。この際、原料ガスとしてジシラ
ン（Ｓｉ2Ｈ6）８０sccmおよびゲルマン（ＧｅＨ4）２
０sccmと、窒素ガス４００sccm使用し、圧力は５０Ｐａ
とする。ＬＰＣＶＤ法の他に、プラズマＣＶＤ法や光Ｃ
ＶＤ法等で堆積してもよい。次に図３に示すように、窒
素ガス雰囲気中で６００℃、２４時間の熱処理を行い、
非晶質シリコンゲルマニウム膜２を多結晶化させて多結
晶シリコンゲルマニウム薄膜３とする。多結晶化は、酸
化性雰囲気（Ｏ2、Ｈ2Ｏ、Ｎ2Ｏ等）で行ってもよい。
うにして製造される。まず、図２に示すように、石英等
の絶縁性基板１上に４５０℃、５０Ｐａの条件でＬＰＣ
ＶＤ法により非晶質シリコンゲルマニウム膜２を１００
ｎｍの厚さに形成する。この際、原料ガスとしてジシラ
ン（Ｓｉ2Ｈ6）８０sccmおよびゲルマン（ＧｅＨ4）２
０sccmと、窒素ガス４００sccm使用し、圧力は５０Ｐａ
とする。ＬＰＣＶＤ法の他に、プラズマＣＶＤ法や光Ｃ
ＶＤ法等で堆積してもよい。次に図３に示すように、窒
素ガス雰囲気中で６００℃、２４時間の熱処理を行い、
非晶質シリコンゲルマニウム膜２を多結晶化させて多結
晶シリコンゲルマニウム薄膜３とする。多結晶化は、酸
化性雰囲気（Ｏ2、Ｈ2Ｏ、Ｎ2Ｏ等）で行ってもよい。
【００１１】次に、図４に示すように、活性領域をパタ
ーニングし、シリコン酸化膜によるゲート絶縁膜４をＣ
ＶＤ法によって１００ｎｍ堆積するとともに、このゲー
ト絶縁膜４の一部にリンをドープした多結晶シリコンか
らなるゲート電極５を形成する。また、多結晶シリコン
ゲルマニウム薄膜３には、このゲート電極５をマスクと
してリンを１００ｋｅＶ、１×１０15ｃｍ-2の条件でイ
オン注入することにより、ｎ+のソース領域６ａ、ドレ
イン領域６ｂを形成する。多結晶シリコンゲルマニウム
薄膜３におけるこれらソース領域６ａとドレイン領域６
ｂとの間は、チャネル領域７となる。
ーニングし、シリコン酸化膜によるゲート絶縁膜４をＣ
ＶＤ法によって１００ｎｍ堆積するとともに、このゲー
ト絶縁膜４の一部にリンをドープした多結晶シリコンか
らなるゲート電極５を形成する。また、多結晶シリコン
ゲルマニウム薄膜３には、このゲート電極５をマスクと
してリンを１００ｋｅＶ、１×１０15ｃｍ-2の条件でイ
オン注入することにより、ｎ+のソース領域６ａ、ドレ
イン領域６ｂを形成する。多結晶シリコンゲルマニウム
薄膜３におけるこれらソース領域６ａとドレイン領域６
ｂとの間は、チャネル領域７となる。
【００１２】次に、図１に示すように、ゲート絶縁膜４
およびゲート電極５上にシリコン酸化膜による層間絶縁
膜８をＣＶＤ法によって５００ｎｍの厚さに形成する。
そして不純物活性化のために、窒素ガス雰囲気中で６０
０℃、２４時間の熱処理を行った後に、コンタクトホー
ル９を設けて１％のシリコンを混入したアルミニウム
（Ａｌ−Ｓｉ）によるソース電極１０ａ、ドレイン電極
１０ｂをソース領６ａとドレイン領域６ｂに形成する。
およびゲート電極５上にシリコン酸化膜による層間絶縁
膜８をＣＶＤ法によって５００ｎｍの厚さに形成する。
そして不純物活性化のために、窒素ガス雰囲気中で６０
０℃、２４時間の熱処理を行った後に、コンタクトホー
ル９を設けて１％のシリコンを混入したアルミニウム
（Ａｌ−Ｓｉ）によるソース電極１０ａ、ドレイン電極
１０ｂをソース領６ａとドレイン領域６ｂに形成する。
【００１３】最後に、層間絶縁膜８および電極１０ａ、
１０ｂ上に、プラズマＣＶＤ法によって窒化シリコンを
２０００オングストロームの厚さで堆積し、窒素雰囲気
中、４２０℃、１ｈの熱処理を行い保護膜１１を形成す
る。これにより、窒化シリコンに多量に含まれる水素が
多結晶シリコンゲルマニウム薄膜３内に拡散し、結晶中
に残された欠陥の主にダングリングボンドに結合するの
で、この欠陥を不活性化させることができ、多結晶シリ
コンゲルマニウム薄膜３の結晶性がさらに向上する。
１０ｂ上に、プラズマＣＶＤ法によって窒化シリコンを
２０００オングストロームの厚さで堆積し、窒素雰囲気
中、４２０℃、１ｈの熱処理を行い保護膜１１を形成す
る。これにより、窒化シリコンに多量に含まれる水素が
多結晶シリコンゲルマニウム薄膜３内に拡散し、結晶中
に残された欠陥の主にダングリングボンドに結合するの
で、この欠陥を不活性化させることができ、多結晶シリ
コンゲルマニウム薄膜３の結晶性がさらに向上する。
【００１４】本実施例において、多結晶シリコンゲルマ
ニウム薄膜３をチャネル領域に形成する工程では、シリ
コン水素化物としてＳｉ2Ｈ6と、ゲルマニウム水素化物
としてＧｅＨ4とを混合した原料気体を用いている。こ
のため、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズは１μｍを超えており、従来のモノシラン
（ＳｉＨ4）とＧｅＨ4とを用いた場合に比べ、グレイン
サイズの大きい多結晶シリコンゲルマニウム薄膜が得ら
れる。また、本実施例の製造方法で得られるＴＦＴは、
キャリヤ移動度がμ＝６０ｃm2/v・sであり、高いキャリ
ヤ移動度を有している。
ニウム薄膜３をチャネル領域に形成する工程では、シリ
コン水素化物としてＳｉ2Ｈ6と、ゲルマニウム水素化物
としてＧｅＨ4とを混合した原料気体を用いている。こ
のため、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズは１μｍを超えており、従来のモノシラン
（ＳｉＨ4）とＧｅＨ4とを用いた場合に比べ、グレイン
サイズの大きい多結晶シリコンゲルマニウム薄膜が得ら
れる。また、本実施例の製造方法で得られるＴＦＴは、
キャリヤ移動度がμ＝６０ｃm2/v・sであり、高いキャリ
ヤ移動度を有している。
【００１５】なお、本実施例においてはＳｉ2Ｈ6および
ＧｅＨ4を原料気体として用いたが、この他にシリコン
水素化物としてＳｉ3Ｈ6、ゲルマニウム水素化物として
Ｇｅ2Ｈ6もしくはＧｅ3Ｈ8を用いてもよく、その場合に
も同様の結果が得られる。
ＧｅＨ4を原料気体として用いたが、この他にシリコン
水素化物としてＳｉ3Ｈ6、ゲルマニウム水素化物として
Ｇｅ2Ｈ6もしくはＧｅ3Ｈ8を用いてもよく、その場合に
も同様の結果が得られる。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
の薄膜トランジスタの製造方法によれば、チャネル領域
に多結晶シリコンゲルマニウム薄膜を形成する工程にお
いて、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6
のいずれか１つを用いているので、従来のモノシラン
（ＳｉＨ4）を用いた場合に比べ、グレインサイズが大
きく、結晶性に優れた多結晶シリコンゲルマニウム薄膜
を形成することができる。従って、得られる薄膜トラン
ジスタは、高いキャリヤ移動度を有する。
の薄膜トランジスタの製造方法によれば、チャネル領域
に多結晶シリコンゲルマニウム薄膜を形成する工程にお
いて、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6
のいずれか１つを用いているので、従来のモノシラン
（ＳｉＨ4）を用いた場合に比べ、グレインサイズが大
きく、結晶性に優れた多結晶シリコンゲルマニウム薄膜
を形成することができる。従って、得られる薄膜トラン
ジスタは、高いキャリヤ移動度を有する。
【図１】本発明の実施例により製造される薄膜トランジ
スタの断面図である。
スタの断面図である。
【図２】本発明の実施例を示す工程断面図である。
【図３】本発明の実施例を示す工程断面図である。
【図４】本発明の実施例を示す工程断面図である。
１ 絶縁性基板 ２ 非晶質シリコンゲルマニウム膜 ３ 多結晶シリコンゲルマニウム薄膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ａ ソース領域 ６ｂ ドレイン領域 ７ チャネル領域 ８ 層間絶縁膜 ９ コンタクトホール １０ａ ソース電極 １０ｂ ドレイン電極 １１ 保護膜
Claims (1)
- 【請求項１】 多結晶シリコンゲルマニウム薄膜からな
るチャネル領域を備えたＭＯＳ型の薄膜トランジスタの
製造方法において、 Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれか１つと、ＧｅＨ4、
Ｇｅ2Ｈ6およびＧｅ3Ｈ8のいずれか１つとを混合した原
料気体を、５５０℃以下の反応温度で反応させることに
より、該チャネル領域に非晶質シリコンゲルマニウム膜
を形成する工程と、 該反応温度よりも高い温度で該非
晶質シリコンゲルマニウム膜を熱処理することにより、
多結晶シリコンゲルマニウム薄膜を形成する工程と、 を含む薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306792A JPH0661489A (ja) | 1992-08-10 | 1992-08-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306792A JPH0661489A (ja) | 1992-08-10 | 1992-08-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661489A true JPH0661489A (ja) | 1994-03-04 |
Family
ID=16632992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21306792A Withdrawn JPH0661489A (ja) | 1992-08-10 | 1992-08-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661489A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479838B2 (en) | 2000-08-02 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| US6723621B1 (en) | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
| US6973233B1 (en) | 1999-10-07 | 2005-12-06 | Hamamatsu Photonics K.K. | Variable-wavelength optical output device |
-
1992
- 1992-08-10 JP JP21306792A patent/JPH0661489A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723621B1 (en) | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| US7067855B2 (en) | 1997-06-30 | 2006-06-27 | International Business Machines Corporation | Semiconductor structure having an abrupt doping profile |
| US7906413B2 (en) | 1997-06-30 | 2011-03-15 | International Business Machines Corporation | Abrupt “delta-like” doping in Si and SiGe films by UHV-CVD |
| US6973233B1 (en) | 1999-10-07 | 2005-12-06 | Hamamatsu Photonics K.K. | Variable-wavelength optical output device |
| US6479838B2 (en) | 2000-08-02 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| US6818485B2 (en) | 2000-08-02 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| KR100477473B1 (ko) * | 2000-08-02 | 2005-03-17 | 마쯔시다덴기산교 가부시키가이샤 | 박막트랜지스터 및 그 제조방법, 박막트랜지스터어레이기판, 액정표시장치 및 일렉트로 루미네선스형표시장치 |
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| KR20010060231A (ko) | 반도체장치의 제조방법 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP3134336B2 (ja) | 半導体装置の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3036037B2 (ja) | 半導体装置の製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3133861B2 (ja) | 半導体装置の製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0613404A (ja) | 半導体装置及びその製造方法 | |
| JPH03265142A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0945903A (ja) | 半導体素子及びその配線の形成方法とゲート電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |