JP3133861B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3133861B2 JP3133861B2 JP10706593A JP10706593A JP3133861B2 JP 3133861 B2 JP3133861 B2 JP 3133861B2 JP 10706593 A JP10706593 A JP 10706593A JP 10706593 A JP10706593 A JP 10706593A JP 3133861 B2 JP3133861 B2 JP 3133861B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channel tft
- film
- region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、nチャネル薄膜トラン
ジスタおよびpチャネル薄膜トランジスタを備えたドラ
イバモノリシック型の液晶表示パネル、イメージセンサ
ー、三次元ICなどの半導体装置の製造方法に関する。
ジスタおよびpチャネル薄膜トランジスタを備えたドラ
イバモノリシック型の液晶表示パネル、イメージセンサ
ー、三次元ICなどの半導体装置の製造方法に関する。
【0002】
【従来の技術】上述のpチャネル薄膜トランジスタ(以
下TFTと称する)およびnチャネルTFTを備えた半
導体装置からなるCMOS回路を高性能化するために
は、nチャネルTFTおよびpチャネルTFTの双方に
おいて、移動度(μ)が高く、スレショルド電圧(Vt
h)の絶対値が小さいことが要求される。ところが、一
般にpチャネルTFTの法がnチャネルTFTに比べ
て、移動度(μ)が低く、またスレショルド電圧(Vt
h)の絶対値が大きい。このことは、例えば、Processin
gand Device Performance of Low-Temperature CMOS Po
ly-TFTs on 18.4-in.-Diagonal Substrater for AMLCD
Application I.-W. Wu et.al.,SID 92 DIGEST, p-615-p
-618に示されている。
下TFTと称する)およびnチャネルTFTを備えた半
導体装置からなるCMOS回路を高性能化するために
は、nチャネルTFTおよびpチャネルTFTの双方に
おいて、移動度(μ)が高く、スレショルド電圧(Vt
h)の絶対値が小さいことが要求される。ところが、一
般にpチャネルTFTの法がnチャネルTFTに比べ
て、移動度(μ)が低く、またスレショルド電圧(Vt
h)の絶対値が大きい。このことは、例えば、Processin
gand Device Performance of Low-Temperature CMOS Po
ly-TFTs on 18.4-in.-Diagonal Substrater for AMLCD
Application I.-W. Wu et.al.,SID 92 DIGEST, p-615-p
-618に示されている。
【0003】図4に、上記文献に示されているCMOS
回路の構造を示す。このCMOS回路は、絶縁性基板1
上に形成されたpチャネルTFTおよびnチャネルTF
Tを備えている。pチャネルTFTは、絶縁性基板1上
にソース領域・ドレイン領域7Pおよびチャネル領域4
Pを有する半導体層15Pが形成され、その上に基板1
のほぼ全面を覆うように絶縁膜が形成されてゲート絶縁
膜5となっている。その上に活性領域4Pと対向するよ
うにゲート電極6Pが形成され、ゲート電極6Pを覆っ
て層間絶縁膜9が形成されている。さらに、ソース電極
・ドレイン電極11が形成されて、ゲート絶縁膜5およ
び層間絶縁膜9に形成されたコンタクトホール10Pに
よりソース領域・ドレイン領域7Pと電気的に接続され
ている。また、nチャネルTFTにおいては、絶縁性基
板1上にソース領域・ドレイン領域7Nおよび活性領域
4Nを有する半導体層15Nが形成されている。その上
を覆って上記ゲート絶縁膜5が形成されている。その
上、に活性領域4Nと対向するようにゲート電極6Nが
形成され、ゲート電極6Nを覆って上記層間絶縁膜9が
形成されている。さらに、ソース電極・ドレイン電極1
1が形成されて、ゲート絶縁膜5および層間絶縁膜9に
形成されたコンタクトホール10Nによりソース領域・
ドレイン領域7Nと電気的に接続されている。
回路の構造を示す。このCMOS回路は、絶縁性基板1
上に形成されたpチャネルTFTおよびnチャネルTF
Tを備えている。pチャネルTFTは、絶縁性基板1上
にソース領域・ドレイン領域7Pおよびチャネル領域4
Pを有する半導体層15Pが形成され、その上に基板1
のほぼ全面を覆うように絶縁膜が形成されてゲート絶縁
膜5となっている。その上に活性領域4Pと対向するよ
うにゲート電極6Pが形成され、ゲート電極6Pを覆っ
て層間絶縁膜9が形成されている。さらに、ソース電極
・ドレイン電極11が形成されて、ゲート絶縁膜5およ
び層間絶縁膜9に形成されたコンタクトホール10Pに
よりソース領域・ドレイン領域7Pと電気的に接続され
ている。また、nチャネルTFTにおいては、絶縁性基
板1上にソース領域・ドレイン領域7Nおよび活性領域
4Nを有する半導体層15Nが形成されている。その上
を覆って上記ゲート絶縁膜5が形成されている。その
上、に活性領域4Nと対向するようにゲート電極6Nが
形成され、ゲート電極6Nを覆って上記層間絶縁膜9が
形成されている。さらに、ソース電極・ドレイン電極1
1が形成されて、ゲート絶縁膜5および層間絶縁膜9に
形成されたコンタクトホール10Nによりソース領域・
ドレイン領域7Nと電気的に接続されている。
【0004】このCMOS回路は、以下のようにして製
造される。まず、絶縁性基板1上に、LPCVD(Low
pressure chemical vapor deposition)により、厚み1
000オングストロームの非晶質シリコン膜を厚み10
00オングストロームに堆積し、これに熱処理を施して
固相結晶化することにより多結晶シリコン膜とする。次
に、この多結晶シリコン膜をpチャネル領域TFT領域
およびnチャネルTFT領域が残るようにパターニング
して半導体層15P、15Nを形成し、その上を覆うよ
うに、基板のほぼ全面に厚み1000オングストローム
のゲート絶縁膜(酸化膜)5を形成する。さらに、その
上に、多結晶シリコン膜からなるゲート電極6P、6N
を形成し、このゲート電極6P、6Nをマスクとして、
pチャネル半導体層15Pにはホウ素(B)イオン、n
チャネル半導体層15Nにはリン(P)イオンを注入す
る。このことにより、ホウ素イオンが注入されたソース
領域・ドレイン領域7Pおよびリンイオンが注入された
ソース領域・ドレイン領域7Nが形成され、ゲート電極
6P、6N下の半導体層6P、6N部分には不純物イオ
ンが注入されずにチャネル領域4P、4Nとなる。続い
て、SiO2からなる厚み7000オングストロームの
層間絶縁膜9を堆積する。その状態の基板に熱処理を行
って、注入された不純物を活性化させる。その後、ゲー
ト絶縁膜5および層間絶縁膜の所定部分を除去して、ソ
ース領域7P、7Nに達するようにコンタクトホール1
0P、10Nを開口させ、ソース電極・ドレイン電極1
1をそれぞれ形成する。
造される。まず、絶縁性基板1上に、LPCVD(Low
pressure chemical vapor deposition)により、厚み1
000オングストロームの非晶質シリコン膜を厚み10
00オングストロームに堆積し、これに熱処理を施して
固相結晶化することにより多結晶シリコン膜とする。次
に、この多結晶シリコン膜をpチャネル領域TFT領域
およびnチャネルTFT領域が残るようにパターニング
して半導体層15P、15Nを形成し、その上を覆うよ
うに、基板のほぼ全面に厚み1000オングストローム
のゲート絶縁膜(酸化膜)5を形成する。さらに、その
上に、多結晶シリコン膜からなるゲート電極6P、6N
を形成し、このゲート電極6P、6Nをマスクとして、
pチャネル半導体層15Pにはホウ素(B)イオン、n
チャネル半導体層15Nにはリン(P)イオンを注入す
る。このことにより、ホウ素イオンが注入されたソース
領域・ドレイン領域7Pおよびリンイオンが注入された
ソース領域・ドレイン領域7Nが形成され、ゲート電極
6P、6N下の半導体層6P、6N部分には不純物イオ
ンが注入されずにチャネル領域4P、4Nとなる。続い
て、SiO2からなる厚み7000オングストロームの
層間絶縁膜9を堆積する。その状態の基板に熱処理を行
って、注入された不純物を活性化させる。その後、ゲー
ト絶縁膜5および層間絶縁膜の所定部分を除去して、ソ
ース領域7P、7Nに達するようにコンタクトホール1
0P、10Nを開口させ、ソース電極・ドレイン電極1
1をそれぞれ形成する。
【0005】上記のようにして作製されるCMOS回路
におけるpチャネルTFTおよびnチャネルTFTの特
性を以下の表1に示す。
におけるpチャネルTFTおよびnチャネルTFTの特
性を以下の表1に示す。
【0006】
【表1】
【0007】上記表1からも理解されるように、pチャ
ネルTFTの方がnチャネルTFTに比べて、移動度が
低く、スレショルド電圧の絶対値が大きい。
ネルTFTの方がnチャネルTFTに比べて、移動度が
低く、スレショルド電圧の絶対値が大きい。
【0008】ところで、TFTの特性を改善するために
は、TFTのチャネル領域となる多結晶シリコン薄膜の
高品質化が要求され、薄膜中の欠陥の低減が不可欠とな
る。従来、この欠陥を低減するために、非単結晶シリコ
ン薄膜を酸化性雰囲気中で熱処理して酸化する方法が用
いられている。その方法については、例えば、A POLYSI
LICON TRANSISTOR TECHNOLOGY FOR LARGE CAPACITY SRA
Ms S. Ikeda et. al.,IEDM 90, p.469-p.472に示されて
いる。
は、TFTのチャネル領域となる多結晶シリコン薄膜の
高品質化が要求され、薄膜中の欠陥の低減が不可欠とな
る。従来、この欠陥を低減するために、非単結晶シリコ
ン薄膜を酸化性雰囲気中で熱処理して酸化する方法が用
いられている。その方法については、例えば、A POLYSI
LICON TRANSISTOR TECHNOLOGY FOR LARGE CAPACITY SRA
Ms S. Ikeda et. al.,IEDM 90, p.469-p.472に示されて
いる。
【0009】図5に、上記文献に示されているTFTの
構成を示す。このTFTはpチャネルTFTであり、絶
縁性基板1上の一部に、ゲート電極6Pが形成され、そ
の上を覆ってシリコン酸化膜からなるゲート絶縁膜5が
形成されている。その上に、ソース領域・ドレイン領域
7Pおよびチャネル領域4Pを有する多結晶シリコン半
導体層15Pが形成されている。
構成を示す。このTFTはpチャネルTFTであり、絶
縁性基板1上の一部に、ゲート電極6Pが形成され、そ
の上を覆ってシリコン酸化膜からなるゲート絶縁膜5が
形成されている。その上に、ソース領域・ドレイン領域
7Pおよびチャネル領域4Pを有する多結晶シリコン半
導体層15Pが形成されている。
【0010】このpチャネルTFTは、以下のようにし
て製造される。まず、絶縁性基板1上の一部に、ゲート
電極6Pを形成し、その上を覆って、LPCVD法によ
りシリコン酸化膜からなるゲート絶縁膜5を形成する。
次に、ゲート絶縁膜4上に、モノシラン(SiH4)を
原料ガスとし、520℃の条件で、LPCVD法により
非晶質シリコン膜を厚み400オングストロームに形成
する。この非晶質シリコン膜を、酸素(O2)雰囲気
中、800℃で10分間熱処理することにより多結晶化
させて、多結晶シリコン膜とする。この多結晶シリコン
膜の表層部を酸化してシリコン酸化膜を形成し、また、
適当なマスクを用いてホウ素(B)イオンを注入してp
+のソース領域7Pおよびドレイン領域7Pを形成す
る。この状態の基板を、窒素ガス雰囲気中、850℃で
20分間熱処理を行うことにより、不純物の活性化とを
行う。上記酸素ガス雰囲気中での熱処理により、多結晶
シリコン膜中の欠陥が低減されて、良好な特性のpチャ
ネルTFTが得られる。
て製造される。まず、絶縁性基板1上の一部に、ゲート
電極6Pを形成し、その上を覆って、LPCVD法によ
りシリコン酸化膜からなるゲート絶縁膜5を形成する。
次に、ゲート絶縁膜4上に、モノシラン(SiH4)を
原料ガスとし、520℃の条件で、LPCVD法により
非晶質シリコン膜を厚み400オングストロームに形成
する。この非晶質シリコン膜を、酸素(O2)雰囲気
中、800℃で10分間熱処理することにより多結晶化
させて、多結晶シリコン膜とする。この多結晶シリコン
膜の表層部を酸化してシリコン酸化膜を形成し、また、
適当なマスクを用いてホウ素(B)イオンを注入してp
+のソース領域7Pおよびドレイン領域7Pを形成す
る。この状態の基板を、窒素ガス雰囲気中、850℃で
20分間熱処理を行うことにより、不純物の活性化とを
行う。上記酸素ガス雰囲気中での熱処理により、多結晶
シリコン膜中の欠陥が低減されて、良好な特性のpチャ
ネルTFTが得られる。
【0011】
【発明が解決しようとする課題】上述のように、pチャ
ネルTFTとnチャネルTFTとを備えたCMOS回路
においては、一般に、pチャネルTFTの方がnチャネ
ルTFTに比べてTFT特性が著しく悪い。よって、C
MOS回路の性能(応答速度やリーク電流等)は、pチ
ャネルTFTの特性に左右されることになる。また、p
チャネルTFTの特性がnチャネルTFTの特性に比べ
て著しく悪い場合には、CMOS回路の特性の対称性
(CMOS回路の立ち上がり等)が、損なわれることに
なる。
ネルTFTとnチャネルTFTとを備えたCMOS回路
においては、一般に、pチャネルTFTの方がnチャネ
ルTFTに比べてTFT特性が著しく悪い。よって、C
MOS回路の性能(応答速度やリーク電流等)は、pチ
ャネルTFTの特性に左右されることになる。また、p
チャネルTFTの特性がnチャネルTFTの特性に比べ
て著しく悪い場合には、CMOS回路の特性の対称性
(CMOS回路の立ち上がり等)が、損なわれることに
なる。
【0012】本発明は上記問題を解決するために成され
たものであり、その目的はpチャネルTFTおよびnチ
ャネルTFTを備えた半導体装置において、pチャネル
TFTの特性を改善することにより、CMOS回路の高
性能化および高速化を実現することができる半導体装置
の製造方法を提供することを目的とする。
たものであり、その目的はpチャネルTFTおよびnチ
ャネルTFTを備えた半導体装置において、pチャネル
TFTの特性を改善することにより、CMOS回路の高
性能化および高速化を実現することができる半導体装置
の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性基板上に、第1のチャネル領域を有す
るpチャネル薄膜トランジスタ、および第2のチャネル
領域を有するnチャネル薄膜トランジスタが形成されて
なる半導体装置の製造方法であって、該絶縁性基板上の
該pチャネル薄膜トランジスタの形成部分に、第1の非
単結晶シリコン薄膜を形成し、該第1の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第1の熱処理を行う工
程と、該第1の熱処理が行われた該絶縁性基板上のnチ
ャネル薄膜トランジスタの形成部分に、第2の非単結晶
シリコン薄膜を形成し、該第1および第2の非単結晶シ
リコン薄膜に対して酸化性雰囲気中で第2の熱処理を行
う工程と、を包含しており、該第1および第2の熱処理
により処理された該第1の非単結晶シリコン薄膜が該第
1のチャネルを構成し、該第2の熱処理により処理され
た該第2の非単結晶シリコン薄膜が該第2のチャネルを
構成し、該第1のチャネル領域の膜厚が該第2のチャネ
ル領域の膜厚よりも薄く設定されており、そのことによ
り上記目的が達成される。
造方法は、絶縁性基板上に、第1のチャネル領域を有す
るpチャネル薄膜トランジスタ、および第2のチャネル
領域を有するnチャネル薄膜トランジスタが形成されて
なる半導体装置の製造方法であって、該絶縁性基板上の
該pチャネル薄膜トランジスタの形成部分に、第1の非
単結晶シリコン薄膜を形成し、該第1の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第1の熱処理を行う工
程と、該第1の熱処理が行われた該絶縁性基板上のnチ
ャネル薄膜トランジスタの形成部分に、第2の非単結晶
シリコン薄膜を形成し、該第1および第2の非単結晶シ
リコン薄膜に対して酸化性雰囲気中で第2の熱処理を行
う工程と、を包含しており、該第1および第2の熱処理
により処理された該第1の非単結晶シリコン薄膜が該第
1のチャネルを構成し、該第2の熱処理により処理され
た該第2の非単結晶シリコン薄膜が該第2のチャネルを
構成し、該第1のチャネル領域の膜厚が該第2のチャネ
ル領域の膜厚よりも薄く設定されており、そのことによ
り上記目的が達成される。
【0014】
【0015】
【作用】TFTのチャネル領域となる多結晶シリコン薄
膜中の欠陥を低減するために、非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。この際、nチャ
ネルTFTには最適酸化量が存在し、これを超えるとT
FT特性が逆に劣化していく。他方、pチャネルTFT
は、nチャネルTFTの最適酸化量より多量に酸化して
も、さらに特性が改善される。
膜中の欠陥を低減するために、非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。この際、nチャ
ネルTFTには最適酸化量が存在し、これを超えるとT
FT特性が逆に劣化していく。他方、pチャネルTFT
は、nチャネルTFTの最適酸化量より多量に酸化して
も、さらに特性が改善される。
【0016】本発明においては、pチャネルTFTを構
成する非単結晶シリコン薄膜の酸化量を、nチャネルT
FTを構成する非単結晶シリコン薄膜の酸化量よりも多
くしてある。よって、pチャネルTFTとnチャネルT
FTとにおいて、各非単結晶シリコン膜の欠陥を低減さ
せて、両TFTの特性を最適にすることができる。
成する非単結晶シリコン薄膜の酸化量を、nチャネルT
FTを構成する非単結晶シリコン薄膜の酸化量よりも多
くしてある。よって、pチャネルTFTとnチャネルT
FTとにおいて、各非単結晶シリコン膜の欠陥を低減さ
せて、両TFTの特性を最適にすることができる。
【0017】pチャネルTFTの形成部分に第1の非単
結晶シリコン薄膜を形成して、該第1の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第1の熱処理を行い、
その後、nチャネルTFTの形成部分に、第2の非単結
晶シリコン薄膜を形成し、該第1および第2の非単結晶
シリコン薄膜に対して酸化性雰囲気中で第2の熱処理を
行う。このことにより、nチャネルTFTは第2の熱処
理工程で最適酸化量となるように形成され、pチャネル
TFTは第1の熱処理工程に加えて、さらに第2の工程
により酸化されるので、nチャネルTFTよりもさらに
酸化量が多くなって、両TFTの特性改善を最大限に行
うことができる。
結晶シリコン薄膜を形成して、該第1の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第1の熱処理を行い、
その後、nチャネルTFTの形成部分に、第2の非単結
晶シリコン薄膜を形成し、該第1および第2の非単結晶
シリコン薄膜に対して酸化性雰囲気中で第2の熱処理を
行う。このことにより、nチャネルTFTは第2の熱処
理工程で最適酸化量となるように形成され、pチャネル
TFTは第1の熱処理工程に加えて、さらに第2の工程
により酸化されるので、nチャネルTFTよりもさらに
酸化量が多くなって、両TFTの特性改善を最大限に行
うことができる。
【0018】尚、本発明において、非単結晶シリコンと
は、単結晶シリコン以外のシリコンを示し、非晶質、多
結晶および微結晶のいずれも用いることができる。
は、単結晶シリコン以外のシリコンを示し、非晶質、多
結晶および微結晶のいずれも用いることができる。
【0019】
【実施例】本発明において、半導体装置の特性向上のた
めに、チャネル領域を構成する非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。その際、pチャ
ネルTFTを構成する非単結晶シリコン薄膜の酸化量
(非単結晶シリコン薄膜の表面に形成される酸化膜の膜
厚)を、nチャネルTFTを構成する非単結晶シリコン
薄膜の酸化量よりも多くするのは、以下の理由による。
めに、チャネル領域を構成する非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。その際、pチャ
ネルTFTを構成する非単結晶シリコン薄膜の酸化量
(非単結晶シリコン薄膜の表面に形成される酸化膜の膜
厚)を、nチャネルTFTを構成する非単結晶シリコン
薄膜の酸化量よりも多くするのは、以下の理由による。
【0020】図3に、酸化量を変化させて作成したnチ
ャネルTFTとpチャネルTFTとの特性(移動度およ
びスレショルド電圧の絶対値)を示す。
ャネルTFTとpチャネルTFTとの特性(移動度およ
びスレショルド電圧の絶対値)を示す。
【0021】この図から、nチャネルTFTの場合に
は、移動度に最適酸化量が存在することがわかる。この
最適酸化量を超えると、nチャネルTFTの移動度は低
下して、特性が劣化する。他方、pチャネルTFTの場
合には、酸化量が多いほど、特性が向上される。よっ
て、nチャネルTFTを構成する単結晶シリコン薄膜を
nチャネルTFTの最適酸化量で酸化し、pチャネルT
FTを構成する非単結晶シリコン薄膜をnチャネルTF
Tよりも多く酸化することにより、nチャネルTFTお
よびpチャネルTFTの両方の特性を最大限に改善する
ことができる。
は、移動度に最適酸化量が存在することがわかる。この
最適酸化量を超えると、nチャネルTFTの移動度は低
下して、特性が劣化する。他方、pチャネルTFTの場
合には、酸化量が多いほど、特性が向上される。よっ
て、nチャネルTFTを構成する単結晶シリコン薄膜を
nチャネルTFTの最適酸化量で酸化し、pチャネルT
FTを構成する非単結晶シリコン薄膜をnチャネルTF
Tよりも多く酸化することにより、nチャネルTFTお
よびpチャネルTFTの両方の特性を最大限に改善する
ことができる。
【0022】以下、図面を参照しながら本発明の実施例
について説明する。尚、以下の図において、同様の機能
を有するものは従来例と同じ番号を用いて説明する。
について説明する。尚、以下の図において、同様の機能
を有するものは従来例と同じ番号を用いて説明する。
【0023】(実施例1)図1(k)に、本発明の半導
体装置の一実施例を示す。この半導体装置は、絶縁性基
板1上に形成されたpチャネルTFTおよびnチャネル
TFTを備えている。pチャネルTFTにおいては、絶
縁性基板1上にソース領域・ドレイン領域7Pおよびチ
ャネル領域4Pを有する半導体層15Pが形成され、そ
の上に基板1のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜5となっている。その上にチャネル領域
4Pと対向するようにゲート電極6Pが形成され、ゲー
ト電極6Pを覆って層間絶縁膜9が形成されている。さ
らに、ソース電極・ドレイン電極11が形成されて、ゲ
ート絶縁膜5および層間絶縁膜9に形成されたコンタク
トホール10Pによりソース領域・ドレイン領域7Pと
電気的に接続されている。また、nチャネルTFTにお
いては、絶縁性基板1上にソース領域・ドレイン領域7
Nおよびチャネル領域4Nを有する半導体層15Nが形
成されている。その上を覆って上記ゲート絶縁膜5が形
成されている。その上にチャネル領域4Nと対向するよ
うにゲート電極6Nが形成され、ゲート電極6Nを覆っ
て上記層間絶縁膜9が形成されている。さらに、ソース
電極・ドレイン電極11が形成されて、ゲート絶縁膜5
および層間絶縁膜9に形成されたコンタクトホール10
Nによりソース領域・ドレイン領域7Nと電気的に接続
されている。pチャネルTFTを構成する半導体層15
Pは、nチャネルTFTを構成する半導体層15Nより
も多量に酸化されている。
体装置の一実施例を示す。この半導体装置は、絶縁性基
板1上に形成されたpチャネルTFTおよびnチャネル
TFTを備えている。pチャネルTFTにおいては、絶
縁性基板1上にソース領域・ドレイン領域7Pおよびチ
ャネル領域4Pを有する半導体層15Pが形成され、そ
の上に基板1のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜5となっている。その上にチャネル領域
4Pと対向するようにゲート電極6Pが形成され、ゲー
ト電極6Pを覆って層間絶縁膜9が形成されている。さ
らに、ソース電極・ドレイン電極11が形成されて、ゲ
ート絶縁膜5および層間絶縁膜9に形成されたコンタク
トホール10Pによりソース領域・ドレイン領域7Pと
電気的に接続されている。また、nチャネルTFTにお
いては、絶縁性基板1上にソース領域・ドレイン領域7
Nおよびチャネル領域4Nを有する半導体層15Nが形
成されている。その上を覆って上記ゲート絶縁膜5が形
成されている。その上にチャネル領域4Nと対向するよ
うにゲート電極6Nが形成され、ゲート電極6Nを覆っ
て上記層間絶縁膜9が形成されている。さらに、ソース
電極・ドレイン電極11が形成されて、ゲート絶縁膜5
および層間絶縁膜9に形成されたコンタクトホール10
Nによりソース領域・ドレイン領域7Nと電気的に接続
されている。pチャネルTFTを構成する半導体層15
Pは、nチャネルTFTを構成する半導体層15Nより
も多量に酸化されている。
【0024】このような構成の半導体装置は、例えば、
図1(a)〜(k)に示すような製造工程により作製す
ることができる。
図1(a)〜(k)に示すような製造工程により作製す
ることができる。
【0025】まず、図1(a)に示すように、石英や酸
化膜で覆われた絶縁性基板1の上に、LPCVD法によ
り厚み1100オングストロームの非晶質シリコン膜2
Pを堆積する。この際、温度は450℃とし、原料ガス
としてはジシラン(Si2H6)100sccmと窒素ガス4
00sccmを用い、圧力は50Paとする。
化膜で覆われた絶縁性基板1の上に、LPCVD法によ
り厚み1100オングストロームの非晶質シリコン膜2
Pを堆積する。この際、温度は450℃とし、原料ガス
としてはジシラン(Si2H6)100sccmと窒素ガス4
00sccmを用い、圧力は50Paとする。
【0026】次に、窒素ガス雰囲気中、600℃で24
時間の熱処理を行い、非晶質シリコン膜2Pを固相結晶
化して、第1の多結晶シリコン膜2Pとする。尚、非晶
質シリコン膜を固相結晶化して多結晶シリコン膜とする
方法は、一般的に用いられている。熱処理は電気炉中で
行ってもよく、ランプ加熱やレーザ光照射により行って
もよい。また、上記非晶質シリコン膜2Pの堆積は、L
PCVD法以外に光CVD法、プラズマCVD法、スパ
ッタ法等により行ってもよく、初めから多結晶状態で形
成してもよい。
時間の熱処理を行い、非晶質シリコン膜2Pを固相結晶
化して、第1の多結晶シリコン膜2Pとする。尚、非晶
質シリコン膜を固相結晶化して多結晶シリコン膜とする
方法は、一般的に用いられている。熱処理は電気炉中で
行ってもよく、ランプ加熱やレーザ光照射により行って
もよい。また、上記非晶質シリコン膜2Pの堆積は、L
PCVD法以外に光CVD法、プラズマCVD法、スパ
ッタ法等により行ってもよく、初めから多結晶状態で形
成してもよい。
【0027】この多結晶シリコン膜2PをpチャネルT
FT領域のみ残してパターニングし、図1(b)に示す
ような多結晶シリコン膜4P(第1の非単結晶シリコン
膜)とする。
FT領域のみ残してパターニングし、図1(b)に示す
ような多結晶シリコン膜4P(第1の非単結晶シリコン
膜)とする。
【0028】そして、酸素雰囲気中、温度1050℃
で、多結晶シリコン膜4Pを酸化して、図1(c)に示
すように、多結晶シリコン膜4Pの表面に、酸化膜31
を厚み1000オングストローム程度に形成する(第1
の熱処理工程)。この時、多結晶シリコン膜4Pの厚み
は、600オングストローム程度になる。
で、多結晶シリコン膜4Pを酸化して、図1(c)に示
すように、多結晶シリコン膜4Pの表面に、酸化膜31
を厚み1000オングストローム程度に形成する(第1
の熱処理工程)。この時、多結晶シリコン膜4Pの厚み
は、600オングストローム程度になる。
【0029】次に、図1(d)に示すように、その状態
の基板1の上に、LPCVD法により厚み1100オン
グストロームの非晶質シリコン膜2Nを堆積する。この
際、温度は450℃とし、原料ガスとしてはジシラン
(Si2H6)100sccmと窒素ガス400sccmを用い、
圧力は50Paとする。
の基板1の上に、LPCVD法により厚み1100オン
グストロームの非晶質シリコン膜2Nを堆積する。この
際、温度は450℃とし、原料ガスとしてはジシラン
(Si2H6)100sccmと窒素ガス400sccmを用い、
圧力は50Paとする。
【0030】次に、上記と同様にして非晶質シリコン膜
2Nを固相結晶化して、第2の多結晶シリコン膜2Nと
する。尚、非晶質シリコン膜2Nの堆積は、LPCVD
法以外に光CVD法、プラズマCVD法、スパッタ法等
により行ってもよく、初めから多結晶状態で形成しても
よい。
2Nを固相結晶化して、第2の多結晶シリコン膜2Nと
する。尚、非晶質シリコン膜2Nの堆積は、LPCVD
法以外に光CVD法、プラズマCVD法、スパッタ法等
により行ってもよく、初めから多結晶状態で形成しても
よい。
【0031】この多結晶シリコン膜2NをnチャネルT
FT領域のみ残してパターニングし、図1(e)に示す
ような多結晶シリコン膜4N(第2の非単結晶シリコン
膜)とする。
FT領域のみ残してパターニングし、図1(e)に示す
ような多結晶シリコン膜4N(第2の非単結晶シリコン
膜)とする。
【0032】そして、酸素雰囲気中、温度1050℃
で、多結晶シリコン膜4Nを酸化して、図1(f)に示
すように、多結晶シリコン膜4Nの表面に、酸化膜32
を厚み600オングストローム程度に形成する(第2の
熱処理工程)。この時、多結晶シリコン膜4Nの厚み
は、800オングストローム程度になる。また、この
時、同時にpチャネルTFT領域でも多結晶シリコン膜
4Pが酸化されて、多結晶シリコン膜4Pの表面に、酸
化膜32が形成される。尚、多結晶シリコン膜4Pの表
面には既に酸化膜31が形成されているので、同じ条件
で酸化しても200オングストロームの酸化膜32が形
成されるのみである。このことにより、多結晶シリコン
膜4Pの表面には合計1200オングストロームの酸化
膜31、32が形成され、多結晶シリコン膜4Pの厚み
は、500オングストローム程度になる。
で、多結晶シリコン膜4Nを酸化して、図1(f)に示
すように、多結晶シリコン膜4Nの表面に、酸化膜32
を厚み600オングストローム程度に形成する(第2の
熱処理工程)。この時、多結晶シリコン膜4Nの厚み
は、800オングストローム程度になる。また、この
時、同時にpチャネルTFT領域でも多結晶シリコン膜
4Pが酸化されて、多結晶シリコン膜4Pの表面に、酸
化膜32が形成される。尚、多結晶シリコン膜4Pの表
面には既に酸化膜31が形成されているので、同じ条件
で酸化しても200オングストロームの酸化膜32が形
成されるのみである。このことにより、多結晶シリコン
膜4Pの表面には合計1200オングストロームの酸化
膜31、32が形成され、多結晶シリコン膜4Pの厚み
は、500オングストローム程度になる。
【0033】次に、図1(g)に示すように、第1およ
び第2の熱処理工程で形成した酸化膜31、32を全て
除去する。
び第2の熱処理工程で形成した酸化膜31、32を全て
除去する。
【0034】その後、図1(h)に示すように、LPC
VD法により、基板1のほぼ全面に厚み850オングス
トロームのSiO2からなるゲート絶縁膜5を形成す
る。
VD法により、基板1のほぼ全面に厚み850オングス
トロームのSiO2からなるゲート絶縁膜5を形成す
る。
【0035】次に、図1(i)に示すように、厚み45
00オングストロームのPドープSi膜からなるゲート
電極6Pおよび6Nを、それぞれ形成する。
00オングストロームのPドープSi膜からなるゲート
電極6Pおよび6Nを、それぞれ形成する。
【0036】その後、図1(j)に示すように、ゲート
電極6Nをマスクとして、nチャネルTFTのソース領
域・ドレイン領域7Nに、加速電圧80keV、不純物
密度1×1015cm-2の条件でリン(P)をイオン注入
し、ゲート電極6Pをマスクとして、pチャネルTFT
のソース領域・ドレイン領域7Pに、加速電圧30ke
V、不純物密度1×1015cm-2の条件でホウ素(B)
をイオン注入する。この時、ゲート電極6N、6Pの遮
へい効果によって、ゲート電極6N、6Pの下の部分に
は不純物がイオン注入がされず、TFTのチャネル領域
4N、4Pが形成される。この実施例では、pチャネル
TFTをゲート長5μm、ゲート幅20μmとし、nチ
ャネルTFTをゲート長7μm、ゲート幅20μmとし
て形成した。尚、pチャネルTFT領域およびnチャネ
ルTFT領域への不純物注入順序は入れ換えてもよい。
電極6Nをマスクとして、nチャネルTFTのソース領
域・ドレイン領域7Nに、加速電圧80keV、不純物
密度1×1015cm-2の条件でリン(P)をイオン注入
し、ゲート電極6Pをマスクとして、pチャネルTFT
のソース領域・ドレイン領域7Pに、加速電圧30ke
V、不純物密度1×1015cm-2の条件でホウ素(B)
をイオン注入する。この時、ゲート電極6N、6Pの遮
へい効果によって、ゲート電極6N、6Pの下の部分に
は不純物がイオン注入がされず、TFTのチャネル領域
4N、4Pが形成される。この実施例では、pチャネル
TFTをゲート長5μm、ゲート幅20μmとし、nチ
ャネルTFTをゲート長7μm、ゲート幅20μmとし
て形成した。尚、pチャネルTFT領域およびnチャネ
ルTFT領域への不純物注入順序は入れ換えてもよい。
【0037】次に、CVD法により、厚み5000オン
グストロームのSiO2からなる層間絶縁膜9をゲート
電極6Pおよび6Nを覆うようにして形成し、N2雰囲
気下、温度950℃で30分間熱処理を行って、注入不
純物を不活性化する。
グストロームのSiO2からなる層間絶縁膜9をゲート
電極6Pおよび6Nを覆うようにして形成し、N2雰囲
気下、温度950℃で30分間熱処理を行って、注入不
純物を不活性化する。
【0038】さらに、図1(k)に示すように、ゲート
絶縁膜5および層間絶縁膜9の所定部分を除去して、ソ
ース領域・ドレイン領域7P、7Nに達するようにコン
タクトホール10Pおよび10Nをそれぞれ形成する。
次に、Alを用いて、ソース領域・ドレイン領域7P、
7Nに達するソース電極・ドレイン電極11をそれぞれ
形成する。
絶縁膜5および層間絶縁膜9の所定部分を除去して、ソ
ース領域・ドレイン領域7P、7Nに達するようにコン
タクトホール10Pおよび10Nをそれぞれ形成する。
次に、Alを用いて、ソース領域・ドレイン領域7P、
7Nに達するソース電極・ドレイン電極11をそれぞれ
形成する。
【0039】以上の工程により、pチャネルTFTおよ
びnチャネルTFTを備えた半導体装置が得られる。
びnチャネルTFTを備えた半導体装置が得られる。
【0040】上記のようにして得られた半導体装置にお
けるpチャネルTFTおよびnチャネルTFTの特性
を、以下の表2に示す。
けるpチャネルTFTおよびnチャネルTFTの特性
を、以下の表2に示す。
【0041】
【表2】
【0042】また、比較例として、以下のようにしてp
チャネルTFTとnチャネルTFTとを同時に形成した
半導体装置におけるpチャネルTFTの特性を同時に示
す。比較例の半導体装置の製造は、以下のようにして行
った。まず、石英や酸化膜で覆われた絶縁性基板の上
に、実施例と同様にして非晶質シリコン膜を堆積し、実
施例と同様にして多結晶シリコン膜とする。
チャネルTFTとnチャネルTFTとを同時に形成した
半導体装置におけるpチャネルTFTの特性を同時に示
す。比較例の半導体装置の製造は、以下のようにして行
った。まず、石英や酸化膜で覆われた絶縁性基板の上
に、実施例と同様にして非晶質シリコン膜を堆積し、実
施例と同様にして多結晶シリコン膜とする。
【0043】この多結晶シリコン膜をpチャネル領域お
よびnチャネル領域のみ残してパターニングする。そし
て、酸素雰囲気中、温度1050℃で、多結晶シリコン
膜を酸化して、多結晶シリコン膜の表面に、酸化膜を厚
み600オングストローム程度に形成する。このとき、
nチャネル領域およびpチャネル領域の両方で酸化膜の
厚みが600オングストローム程度になる。
よびnチャネル領域のみ残してパターニングする。そし
て、酸素雰囲気中、温度1050℃で、多結晶シリコン
膜を酸化して、多結晶シリコン膜の表面に、酸化膜を厚
み600オングストローム程度に形成する。このとき、
nチャネル領域およびpチャネル領域の両方で酸化膜の
厚みが600オングストローム程度になる。
【0044】その後、形成された酸化膜を全て除去し、
以下の工程は実施例と同様にして半導体装置を作成す
る。
以下の工程は実施例と同様にして半導体装置を作成す
る。
【0045】上記表2から理解されるように、実施例の
半導体装置のpチャネルTFTは、酸化膜を厚み600
オングストロームに形成した比較例の半導体装置のpチ
ャネルTFTに比べて、特性を非常に改善することがで
きた。
半導体装置のpチャネルTFTは、酸化膜を厚み600
オングストロームに形成した比較例の半導体装置のpチ
ャネルTFTに比べて、特性を非常に改善することがで
きた。
【0046】(実施例2)図2に、本発明の半導体装置
の他の実施例を示す。この半導体装置は、絶縁性基板1
上に形成されたpチャネルTFTおよびnチャネルTF
Tを備えている。pチャネルTFTにおいては、絶縁性
基板1上にゲート電極6Pが形成され、その上に基板1
のほぼ全面を覆うように酸化膜が形成されてゲート絶縁
膜5となっている。その上に、ソース領域・ドレイン領
域7Pおよびチャネル領域4Pを有する半導体層15P
がゲート電極6Pと対向するように形成され、半導体層
15Pを覆って層間絶縁膜9が形成されている。さら
に、ソース電極・ドレイン電極11が形成されて、ゲー
ト絶縁膜5および層間絶縁膜9に形成されたコンタクト
ホール10Pによりソース領域・ドレイン領域7Pと電
気的に接続されている。また、nチャネルTFTにおい
ては、絶縁性基板1上にゲート電極6Nが形成され、そ
の上に基板1のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜5となっている。その上に、ソース領域
・ドレイン領域7Nおよびチャネル領域4Nを有する半
導体層15Nがゲート電極6Nと対向するように形成さ
れ、半導体層15Nを覆って層間絶縁膜9が形成されて
いる。さらに、ソース電極・ドレイン電極11が形成さ
れて、層間絶縁膜9に形成されたコンタクトホール10
Nによりソース領域・ドレイン領域7Nと電気的に接続
されている。pチャネルTFTを構成する半導体層15
Pは、nチャネルTFTを構成する半導体層15Nより
も多量に酸化されている。
の他の実施例を示す。この半導体装置は、絶縁性基板1
上に形成されたpチャネルTFTおよびnチャネルTF
Tを備えている。pチャネルTFTにおいては、絶縁性
基板1上にゲート電極6Pが形成され、その上に基板1
のほぼ全面を覆うように酸化膜が形成されてゲート絶縁
膜5となっている。その上に、ソース領域・ドレイン領
域7Pおよびチャネル領域4Pを有する半導体層15P
がゲート電極6Pと対向するように形成され、半導体層
15Pを覆って層間絶縁膜9が形成されている。さら
に、ソース電極・ドレイン電極11が形成されて、ゲー
ト絶縁膜5および層間絶縁膜9に形成されたコンタクト
ホール10Pによりソース領域・ドレイン領域7Pと電
気的に接続されている。また、nチャネルTFTにおい
ては、絶縁性基板1上にゲート電極6Nが形成され、そ
の上に基板1のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜5となっている。その上に、ソース領域
・ドレイン領域7Nおよびチャネル領域4Nを有する半
導体層15Nがゲート電極6Nと対向するように形成さ
れ、半導体層15Nを覆って層間絶縁膜9が形成されて
いる。さらに、ソース電極・ドレイン電極11が形成さ
れて、層間絶縁膜9に形成されたコンタクトホール10
Nによりソース領域・ドレイン領域7Nと電気的に接続
されている。pチャネルTFTを構成する半導体層15
Pは、nチャネルTFTを構成する半導体層15Nより
も多量に酸化されている。
【0047】このような構成の半導体装置は、以下のよ
うにして作製することができる。
うにして作製することができる。
【0048】まず、絶縁性基板1の上の一部に、ゲート
電極6P、6Nを形成する。次に、基板1のほぼ全面を
覆って、LPCVD法により、厚み850オングストロ
ームのシリコン酸化膜からなるゲート絶縁膜5を形成す
る。
電極6P、6Nを形成する。次に、基板1のほぼ全面を
覆って、LPCVD法により、厚み850オングストロ
ームのシリコン酸化膜からなるゲート絶縁膜5を形成す
る。
【0049】次に、実施例1と同様にして、Pチャネル
TFT領域に多結晶シリコン膜(第1の非単結晶シリコ
ン膜)を形成し、酸素雰囲気中、温度1050℃で酸化
して、該多結晶シリコン膜の表面に、酸化膜を厚み10
00オングストローム程度に形成する(第1の熱処理工
程)。
TFT領域に多結晶シリコン膜(第1の非単結晶シリコ
ン膜)を形成し、酸素雰囲気中、温度1050℃で酸化
して、該多結晶シリコン膜の表面に、酸化膜を厚み10
00オングストローム程度に形成する(第1の熱処理工
程)。
【0050】その後、実施例1と同様にして、nチャネ
ル領域に多結晶シリコン膜(第2の非単結晶シリコン
膜)を形成し、酸素雰囲気中、温度1050℃で酸化し
て、該多結晶シリコン膜の表面に、酸化膜を厚み600
オングストローム程度に形成する(第2の熱処理工
程)。この時、同時に第1の非単結晶シリコン膜も酸化
されて、該多結晶シリコン膜の表面に、酸化膜が厚み2
00オングストローム程度に形成される。このことによ
り、第1の非単結晶シリコン膜(pチャネルTFT領
域)の表面に形成される酸化膜の厚みは合計1200オ
ングストローム程度になり、第2の非単結晶シリコン膜
(nチャネルTFT領域)の表面に形成される酸化膜の
厚みは600オングストローム程度になる。
ル領域に多結晶シリコン膜(第2の非単結晶シリコン
膜)を形成し、酸素雰囲気中、温度1050℃で酸化し
て、該多結晶シリコン膜の表面に、酸化膜を厚み600
オングストローム程度に形成する(第2の熱処理工
程)。この時、同時に第1の非単結晶シリコン膜も酸化
されて、該多結晶シリコン膜の表面に、酸化膜が厚み2
00オングストローム程度に形成される。このことによ
り、第1の非単結晶シリコン膜(pチャネルTFT領
域)の表面に形成される酸化膜の厚みは合計1200オ
ングストローム程度になり、第2の非単結晶シリコン膜
(nチャネルTFT領域)の表面に形成される酸化膜の
厚みは600オングストローム程度になる。
【0051】次に、第1および第2の熱処理工程で形成
した酸化膜を全て除去する。
した酸化膜を全て除去する。
【0052】その後、第1および第2の多結晶シリコン
膜15P、15Nの上にフォトレジスト膜を所定のパタ
ーンで形成し、このフォトレジスト膜をマスクとして、
nチャネルTFTのソース領域・ドレイン領域7Nに、
加速電圧15keV、不純物密度1×1015cm-2の条
件でリン(P)をイオン注入し、また、pチャネルTF
Tのソース領域・ドレイン領域7Pに、加速電圧15k
eV、不純物密度1×1015cm-2の条件でホウ素
(B)をイオン注入する。この時、フォトレジスト膜の
下の部分には、不純物イオンが注入されず、TFTのチ
ャネル領域4N、4Pが形成される。
膜15P、15Nの上にフォトレジスト膜を所定のパタ
ーンで形成し、このフォトレジスト膜をマスクとして、
nチャネルTFTのソース領域・ドレイン領域7Nに、
加速電圧15keV、不純物密度1×1015cm-2の条
件でリン(P)をイオン注入し、また、pチャネルTF
Tのソース領域・ドレイン領域7Pに、加速電圧15k
eV、不純物密度1×1015cm-2の条件でホウ素
(B)をイオン注入する。この時、フォトレジスト膜の
下の部分には、不純物イオンが注入されず、TFTのチ
ャネル領域4N、4Pが形成される。
【0053】次に、CVD法により、厚み5000オン
グストロームのSiO2からなる層間絶縁膜9を多結晶
シリコン膜15P、15Nを覆うようにして形成し、N
2雰囲気下、温度950℃で30分間熱処理を行って、
注入不純物を不活性化する。
グストロームのSiO2からなる層間絶縁膜9を多結晶
シリコン膜15P、15Nを覆うようにして形成し、N
2雰囲気下、温度950℃で30分間熱処理を行って、
注入不純物を不活性化する。
【0054】さらに、層間絶縁膜9の所定部分を除去し
て、ソース領域・ドレイン領域7P、7Nに達するよう
にコンタクトホール10Pおよび10Nをそれぞれ形成
する。次に、Alを用いて、ソース領域・ドレイン領域
7P、7Nに達するソース電極・ドレイン電極11をそ
れぞれ形成する。
て、ソース領域・ドレイン領域7P、7Nに達するよう
にコンタクトホール10Pおよび10Nをそれぞれ形成
する。次に、Alを用いて、ソース領域・ドレイン領域
7P、7Nに達するソース電極・ドレイン電極11をそ
れぞれ形成する。
【0055】以上の工程により、pチャネルTFTおよ
びnチャネルTFTを備えた半導体装置が得られる。
びnチャネルTFTを備えた半導体装置が得られる。
【0056】この実施例の半導体装置においても、pチ
ャネルTFTの特性を非常に改善することができた。
ャネルTFTの特性を非常に改善することができた。
【0057】尚、上記実施例1および2では、非晶質シ
リコン膜を一旦多結晶化した後で、特性改善のための酸
化を行ったが、非晶質シリコン膜の状態で酸化してもよ
い。酸化性雰囲気としては、酸素以外に、塩化水素/酸
素(塩酸酸化)、水蒸気、亜酸化窒素などを用いること
ができる。また、大気圧よりも高い圧力で高圧酸化を行
ってもよい。
リコン膜を一旦多結晶化した後で、特性改善のための酸
化を行ったが、非晶質シリコン膜の状態で酸化してもよ
い。酸化性雰囲気としては、酸素以外に、塩化水素/酸
素(塩酸酸化)、水蒸気、亜酸化窒素などを用いること
ができる。また、大気圧よりも高い圧力で高圧酸化を行
ってもよい。
【0058】
【発明の効果】以上の説明から明らかなように、本発明
によれば、移動度が高くスレショルド電圧の低いnチャ
ネルTFTおよびpチャネルTETを備えた高性能な半
導体装置を得ることができる。従って、高解像度の液晶
表示パネル、高速で高解像度のイメージセンサーおよび
3次元ICなどを実現させることができる。
によれば、移動度が高くスレショルド電圧の低いnチャ
ネルTFTおよびpチャネルTETを備えた高性能な半
導体装置を得ることができる。従って、高解像度の液晶
表示パネル、高速で高解像度のイメージセンサーおよび
3次元ICなどを実現させることができる。
【図1】本発明の実施例1の半導体装置の製造工程を示
す断面図である。
す断面図である。
【図2】本発明の実施例2の半導体装置を示す断面図で
ある。
ある。
【図3】酸化量を変化させて作成したpチャネルTFT
およびnチャネルTFTの特性を示すグラフである。
およびnチャネルTFTの特性を示すグラフである。
【図4】従来の半導体装置を示す断面図である。
【図5】従来の半導体装置を示す断面図である。
1 絶縁性基板 2P、2N 非晶質シリコン膜 31、32 酸化膜 4P、4N 多結晶シリコン膜 5 ゲート絶縁膜 6P、6N ゲート電極 7P、7N ソース領域・ドレイン領域 9 層間絶縁膜 10P、10N コンタクトホール 11 ソース電極・ドレイン電極
Claims (1)
- 【請求項1】 絶縁性基板上に、第1のチャネル領域を
有するpチャネル薄膜トランジスタ、および第2のチャ
ネル領域を有するnチャネル薄膜トランジスタが形成さ
れてなる半導体装置の製造方法であって、 該絶縁性基板上の該pチャネル薄膜トランジスタの形成
部分に、第1の非単結晶シリコン薄膜を形成し、該第1
の非単結晶シリコン薄膜に対して酸化性雰囲気中で第1
の熱処理を行う工程と、 該第1の熱処理が行われた該絶縁性基板上のnチャネル
薄膜トランジスタの形成部分に、第2の非単結晶シリコ
ン薄膜を形成し、該第1および第2の非単結晶シリコン
薄膜に対して酸化性雰囲気中で第2の熱処理を行う工程
と、 を包含しており、該第1および第2の熱処理により処理
された該第1の非単結晶シリコン薄膜が該第1のチャネ
ルを構成し、該第2の熱処理により処理された該第2の
非単結晶シリコン薄膜が該第2のチャネルを構成し、該
第1のチャネル領域の膜厚が該第2のチャネル領域の膜
厚よりも薄いことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10706593A JP3133861B2 (ja) | 1993-05-07 | 1993-05-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10706593A JP3133861B2 (ja) | 1993-05-07 | 1993-05-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06317811A JPH06317811A (ja) | 1994-11-15 |
JP3133861B2 true JP3133861B2 (ja) | 2001-02-13 |
Family
ID=14449604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10706593A Expired - Fee Related JP3133861B2 (ja) | 1993-05-07 | 1993-05-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3133861B2 (ja) |
-
1993
- 1993-05-07 JP JP10706593A patent/JP3133861B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06317811A (ja) | 1994-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05102483A (ja) | 薄膜トランジスタ及びその製造方法 | |
US5623165A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
JP3133861B2 (ja) | 半導体装置の製造方法 | |
JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
JPH03104209A (ja) | 半導体装置の製造方法 | |
JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH06163580A (ja) | 薄膜トランジスタの製造方法 | |
JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH09246558A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 | |
JPH11150277A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2001028449A (ja) | 半導体装置 | |
JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
JPH0254538A (ja) | pチヤネル薄膜トランジスタの製造方法 | |
JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
LAPS | Cancellation because of no payment of annual fees |