JP3133861B2

JP3133861B2 - 半導体装置の製造方法

Info

Publication number: JP3133861B2
Application number: JP10706593A
Authority: JP
Inventors: 徹上田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-05-07
Filing date: 1993-05-07
Publication date: 2001-02-13
Anticipated expiration: 2016-02-13
Also published as: JPH06317811A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ｎチャネル薄膜トラン
ジスタおよびｐチャネル薄膜トランジスタを備えたドラ
イバモノリシック型の液晶表示パネル、イメージセンサ
ー、三次元ＩＣなどの半導体装置の製造方法に関する。

【０００２】

【従来の技術】上述のｐチャネル薄膜トランジスタ（以
下ＴＦＴと称する）およびｎチャネルＴＦＴを備えた半
導体装置からなるＣＭＯＳ回路を高性能化するために
は、ｎチャネルＴＦＴおよびｐチャネルＴＦＴの双方に
おいて、移動度（μ）が高く、スレショルド電圧（Ｖt
h）の絶対値が小さいことが要求される。ところが、一
般にｐチャネルＴＦＴの法がｎチャネルＴＦＴに比べ
て、移動度（μ）が低く、またスレショルド電圧（Ｖt
h）の絶対値が大きい。このことは、例えば、Processin
gand Device Performance of Low-Temperature CMOS Po
ly-TFTs on 18.4-in.-Diagonal Substrater for AMLCD
Application I.-W. Wu et.al.,SID 92 DIGEST, p-615-p
-618に示されている。

【０００３】図４に、上記文献に示されているＣＭＯＳ
回路の構造を示す。このＣＭＯＳ回路は、絶縁性基板１
上に形成されたｐチャネルＴＦＴおよびｎチャネルＴＦ
Ｔを備えている。ｐチャネルＴＦＴは、絶縁性基板１上
にソース領域・ドレイン領域７Ｐおよびチャネル領域４
Ｐを有する半導体層１５Ｐが形成され、その上に基板１
のほぼ全面を覆うように絶縁膜が形成されてゲート絶縁
膜５となっている。その上に活性領域４Ｐと対向するよ
うにゲート電極６Ｐが形成され、ゲート電極６Ｐを覆っ
て層間絶縁膜９が形成されている。さらに、ソース電極
・ドレイン電極１１が形成されて、ゲート絶縁膜５およ
び層間絶縁膜９に形成されたコンタクトホール１０Ｐに
よりソース領域・ドレイン領域７Ｐと電気的に接続され
ている。また、ｎチャネルＴＦＴにおいては、絶縁性基
板１上にソース領域・ドレイン領域７Ｎおよび活性領域
４Ｎを有する半導体層１５Ｎが形成されている。その上
を覆って上記ゲート絶縁膜５が形成されている。その
上、に活性領域４Ｎと対向するようにゲート電極６Ｎが
形成され、ゲート電極６Ｎを覆って上記層間絶縁膜９が
形成されている。さらに、ソース電極・ドレイン電極１
１が形成されて、ゲート絶縁膜５および層間絶縁膜９に
形成されたコンタクトホール１０Ｎによりソース領域・
ドレイン領域７Ｎと電気的に接続されている。

【０００４】このＣＭＯＳ回路は、以下のようにして製
造される。まず、絶縁性基板１上に、ＬＰＣＶＤ（Low
pressure chemical vapor deposition）により、厚み１
０００オングストロームの非晶質シリコン膜を厚み１０
００オングストロームに堆積し、これに熱処理を施して
固相結晶化することにより多結晶シリコン膜とする。次
に、この多結晶シリコン膜をｐチャネル領域ＴＦＴ領域
およびｎチャネルＴＦＴ領域が残るようにパターニング
して半導体層１５Ｐ、１５Ｎを形成し、その上を覆うよ
うに、基板のほぼ全面に厚み１０００オングストローム
のゲート絶縁膜（酸化膜）５を形成する。さらに、その
上に、多結晶シリコン膜からなるゲート電極６Ｐ、６Ｎ
を形成し、このゲート電極６Ｐ、６Ｎをマスクとして、
ｐチャネル半導体層１５Ｐにはホウ素（Ｂ）イオン、ｎ
チャネル半導体層１５Ｎにはリン（Ｐ）イオンを注入す
る。このことにより、ホウ素イオンが注入されたソース
領域・ドレイン領域７Ｐおよびリンイオンが注入された
ソース領域・ドレイン領域７Ｎが形成され、ゲート電極
６Ｐ、６Ｎ下の半導体層６Ｐ、６Ｎ部分には不純物イオ
ンが注入されずにチャネル領域４Ｐ、４Ｎとなる。続い
て、ＳｉＯ₂からなる厚み７０００オングストロームの
層間絶縁膜９を堆積する。その状態の基板に熱処理を行
って、注入された不純物を活性化させる。その後、ゲー
ト絶縁膜５および層間絶縁膜の所定部分を除去して、ソ
ース領域７Ｐ、７Ｎに達するようにコンタクトホール１
０Ｐ、１０Ｎを開口させ、ソース電極・ドレイン電極１
１をそれぞれ形成する。

【０００５】上記のようにして作製されるＣＭＯＳ回路
におけるｐチャネルＴＦＴおよびｎチャネルＴＦＴの特
性を以下の表１に示す。

【０００６】

【表１】

【０００７】上記表１からも理解されるように、ｐチャ
ネルＴＦＴの方がｎチャネルＴＦＴに比べて、移動度が
低く、スレショルド電圧の絶対値が大きい。

【０００８】ところで、ＴＦＴの特性を改善するために
は、ＴＦＴのチャネル領域となる多結晶シリコン薄膜の
高品質化が要求され、薄膜中の欠陥の低減が不可欠とな
る。従来、この欠陥を低減するために、非単結晶シリコ
ン薄膜を酸化性雰囲気中で熱処理して酸化する方法が用
いられている。その方法については、例えば、A POLYSI
LICON TRANSISTOR TECHNOLOGY FOR LARGE CAPACITY SRA
Ms S. Ikeda et. al.,IEDM 90, p.469-p.472に示されて
いる。

【０００９】図５に、上記文献に示されているＴＦＴの
構成を示す。このＴＦＴはｐチャネルＴＦＴであり、絶
縁性基板１上の一部に、ゲート電極６Ｐが形成され、そ
の上を覆ってシリコン酸化膜からなるゲート絶縁膜５が
形成されている。その上に、ソース領域・ドレイン領域
７Ｐおよびチャネル領域４Ｐを有する多結晶シリコン半
導体層１５Ｐが形成されている。

【００１０】このｐチャネルＴＦＴは、以下のようにし
て製造される。まず、絶縁性基板１上の一部に、ゲート
電極６Ｐを形成し、その上を覆って、ＬＰＣＶＤ法によ
りシリコン酸化膜からなるゲート絶縁膜５を形成する。
次に、ゲート絶縁膜４上に、モノシラン（ＳｉＨ₄）を
原料ガスとし、５２０℃の条件で、ＬＰＣＶＤ法により
非晶質シリコン膜を厚み４００オングストロームに形成
する。この非晶質シリコン膜を、酸素（Ｏ₂）雰囲気
中、８００℃で１０分間熱処理することにより多結晶化
させて、多結晶シリコン膜とする。この多結晶シリコン
膜の表層部を酸化してシリコン酸化膜を形成し、また、
適当なマスクを用いてホウ素（Ｂ）イオンを注入してｐ
⁺のソース領域７Ｐおよびドレイン領域７Ｐを形成す
る。この状態の基板を、窒素ガス雰囲気中、８５０℃で
２０分間熱処理を行うことにより、不純物の活性化とを
行う。上記酸素ガス雰囲気中での熱処理により、多結晶
シリコン膜中の欠陥が低減されて、良好な特性のｐチャ
ネルＴＦＴが得られる。

【００１１】

【発明が解決しようとする課題】上述のように、ｐチャ
ネルＴＦＴとｎチャネルＴＦＴとを備えたＣＭＯＳ回路
においては、一般に、ｐチャネルＴＦＴの方がｎチャネ
ルＴＦＴに比べてＴＦＴ特性が著しく悪い。よって、Ｃ
ＭＯＳ回路の性能（応答速度やリーク電流等）は、ｐチ
ャネルＴＦＴの特性に左右されることになる。また、ｐ
チャネルＴＦＴの特性がｎチャネルＴＦＴの特性に比べ
て著しく悪い場合には、ＣＭＯＳ回路の特性の対称性
（ＣＭＯＳ回路の立ち上がり等）が、損なわれることに
なる。

【００１２】本発明は上記問題を解決するために成され
たものであり、その目的はｐチャネルＴＦＴおよびｎチ
ャネルＴＦＴを備えた半導体装置において、ｐチャネル
ＴＦＴの特性を改善することにより、ＣＭＯＳ回路の高
性能化および高速化を実現することができる半導体装置
の製造方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性基板上に、第１のチャネル領域を有す
るｐチャネル薄膜トランジスタ、および第２のチャネル
領域を有するｎチャネル薄膜トランジスタが形成されて
なる半導体装置の製造方法であって、該絶縁性基板上の
該ｐチャネル薄膜トランジスタの形成部分に、第１の非
単結晶シリコン薄膜を形成し、該第１の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第１の熱処理を行う工
程と、該第１の熱処理が行われた該絶縁性基板上のｎチ
ャネル薄膜トランジスタの形成部分に、第２の非単結晶
シリコン薄膜を形成し、該第１および第２の非単結晶シ
リコン薄膜に対して酸化性雰囲気中で第２の熱処理を行
う工程と、を包含しており、該第１および第２の熱処理
により処理された該第１の非単結晶シリコン薄膜が該第
１のチャネルを構成し、該第２の熱処理により処理され
た該第２の非単結晶シリコン薄膜が該第２のチャネルを
構成し、該第１のチャネル領域の膜厚が該第２のチャネ
ル領域の膜厚よりも薄く設定されており、そのことによ
り上記目的が達成される。

【００１４】

【００１５】

【作用】ＴＦＴのチャネル領域となる多結晶シリコン薄
膜中の欠陥を低減するために、非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。この際、ｎチャ
ネルＴＦＴには最適酸化量が存在し、これを超えるとＴ
ＦＴ特性が逆に劣化していく。他方、ｐチャネルＴＦＴ
は、ｎチャネルＴＦＴの最適酸化量より多量に酸化して
も、さらに特性が改善される。

【００１６】本発明においては、ｐチャネルＴＦＴを構
成する非単結晶シリコン薄膜の酸化量を、ｎチャネルＴ
ＦＴを構成する非単結晶シリコン薄膜の酸化量よりも多
くしてある。よって、ｐチャネルＴＦＴとｎチャネルＴ
ＦＴとにおいて、各非単結晶シリコン膜の欠陥を低減さ
せて、両ＴＦＴの特性を最適にすることができる。

【００１７】ｐチャネルＴＦＴの形成部分に第１の非単
結晶シリコン薄膜を形成して、該第１の非単結晶シリコ
ン薄膜に対して酸化性雰囲気中で第１の熱処理を行い、
その後、ｎチャネルＴＦＴの形成部分に、第２の非単結
晶シリコン薄膜を形成し、該第１および第２の非単結晶
シリコン薄膜に対して酸化性雰囲気中で第２の熱処理を
行う。このことにより、ｎチャネルＴＦＴは第２の熱処
理工程で最適酸化量となるように形成され、ｐチャネル
ＴＦＴは第１の熱処理工程に加えて、さらに第２の工程
により酸化されるので、ｎチャネルＴＦＴよりもさらに
酸化量が多くなって、両ＴＦＴの特性改善を最大限に行
うことができる。

【００１８】尚、本発明において、非単結晶シリコンと
は、単結晶シリコン以外のシリコンを示し、非晶質、多
結晶および微結晶のいずれも用いることができる。

【００１９】

【実施例】本発明において、半導体装置の特性向上のた
めに、チャネル領域を構成する非単結晶シリコン薄膜を
酸化性雰囲気中で熱処理して酸化する。その際、ｐチャ
ネルＴＦＴを構成する非単結晶シリコン薄膜の酸化量
（非単結晶シリコン薄膜の表面に形成される酸化膜の膜
厚）を、ｎチャネルＴＦＴを構成する非単結晶シリコン
薄膜の酸化量よりも多くするのは、以下の理由による。

【００２０】図３に、酸化量を変化させて作成したｎチ
ャネルＴＦＴとｐチャネルＴＦＴとの特性（移動度およ
びスレショルド電圧の絶対値）を示す。

【００２１】この図から、ｎチャネルＴＦＴの場合に
は、移動度に最適酸化量が存在することがわかる。この
最適酸化量を超えると、ｎチャネルＴＦＴの移動度は低
下して、特性が劣化する。他方、ｐチャネルＴＦＴの場
合には、酸化量が多いほど、特性が向上される。よっ
て、ｎチャネルＴＦＴを構成する単結晶シリコン薄膜を
ｎチャネルＴＦＴの最適酸化量で酸化し、ｐチャネルＴ
ＦＴを構成する非単結晶シリコン薄膜をｎチャネルＴＦ
Ｔよりも多く酸化することにより、ｎチャネルＴＦＴお
よびｐチャネルＴＦＴの両方の特性を最大限に改善する
ことができる。

【００２２】以下、図面を参照しながら本発明の実施例
について説明する。尚、以下の図において、同様の機能
を有するものは従来例と同じ番号を用いて説明する。

【００２３】（実施例１）図１（ｋ）に、本発明の半導
体装置の一実施例を示す。この半導体装置は、絶縁性基
板１上に形成されたｐチャネルＴＦＴおよびｎチャネル
ＴＦＴを備えている。ｐチャネルＴＦＴにおいては、絶
縁性基板１上にソース領域・ドレイン領域７Ｐおよびチ
ャネル領域４Ｐを有する半導体層１５Ｐが形成され、そ
の上に基板１のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜５となっている。その上にチャネル領域
４Ｐと対向するようにゲート電極６Ｐが形成され、ゲー
ト電極６Ｐを覆って層間絶縁膜９が形成されている。さ
らに、ソース電極・ドレイン電極１１が形成されて、ゲ
ート絶縁膜５および層間絶縁膜９に形成されたコンタク
トホール１０Ｐによりソース領域・ドレイン領域７Ｐと
電気的に接続されている。また、ｎチャネルＴＦＴにお
いては、絶縁性基板１上にソース領域・ドレイン領域７
Ｎおよびチャネル領域４Ｎを有する半導体層１５Ｎが形
成されている。その上を覆って上記ゲート絶縁膜５が形
成されている。その上にチャネル領域４Ｎと対向するよ
うにゲート電極６Ｎが形成され、ゲート電極６Ｎを覆っ
て上記層間絶縁膜９が形成されている。さらに、ソース
電極・ドレイン電極１１が形成されて、ゲート絶縁膜５
および層間絶縁膜９に形成されたコンタクトホール１０
Ｎによりソース領域・ドレイン領域７Ｎと電気的に接続
されている。ｐチャネルＴＦＴを構成する半導体層１５
Ｐは、ｎチャネルＴＦＴを構成する半導体層１５Ｎより
も多量に酸化されている。

【００２４】このような構成の半導体装置は、例えば、
図１（ａ）〜（ｋ）に示すような製造工程により作製す
ることができる。

【００２５】まず、図１（ａ）に示すように、石英や酸
化膜で覆われた絶縁性基板１の上に、ＬＰＣＶＤ法によ
り厚み１１００オングストロームの非晶質シリコン膜２
Ｐを堆積する。この際、温度は４５０℃とし、原料ガス
としてはジシラン（Ｓｉ₂Ｈ₆）１００sccmと窒素ガス４
００sccmを用い、圧力は５０Ｐａとする。

【００２６】次に、窒素ガス雰囲気中、６００℃で２４
時間の熱処理を行い、非晶質シリコン膜２Ｐを固相結晶
化して、第１の多結晶シリコン膜２Ｐとする。尚、非晶
質シリコン膜を固相結晶化して多結晶シリコン膜とする
方法は、一般的に用いられている。熱処理は電気炉中で
行ってもよく、ランプ加熱やレーザ光照射により行って
もよい。また、上記非晶質シリコン膜２Ｐの堆積は、Ｌ
ＰＣＶＤ法以外に光ＣＶＤ法、プラズマＣＶＤ法、スパ
ッタ法等により行ってもよく、初めから多結晶状態で形
成してもよい。

【００２７】この多結晶シリコン膜２ＰをｐチャネルＴ
ＦＴ領域のみ残してパターニングし、図１（ｂ）に示す
ような多結晶シリコン膜４Ｐ（第１の非単結晶シリコン
膜）とする。

【００２８】そして、酸素雰囲気中、温度１０５０℃
で、多結晶シリコン膜４Ｐを酸化して、図１（ｃ）に示
すように、多結晶シリコン膜４Ｐの表面に、酸化膜３１
を厚み１０００オングストローム程度に形成する（第１
の熱処理工程）。この時、多結晶シリコン膜４Ｐの厚み
は、６００オングストローム程度になる。

【００２９】次に、図１（ｄ）に示すように、その状態
の基板１の上に、ＬＰＣＶＤ法により厚み１１００オン
グストロームの非晶質シリコン膜２Ｎを堆積する。この
際、温度は４５０℃とし、原料ガスとしてはジシラン
（Ｓｉ₂Ｈ₆）１００sccmと窒素ガス４００sccmを用い、
圧力は５０Ｐａとする。

【００３０】次に、上記と同様にして非晶質シリコン膜
２Ｎを固相結晶化して、第２の多結晶シリコン膜２Ｎと
する。尚、非晶質シリコン膜２Ｎの堆積は、ＬＰＣＶＤ
法以外に光ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等
により行ってもよく、初めから多結晶状態で形成しても
よい。

【００３１】この多結晶シリコン膜２ＮをｎチャネルＴ
ＦＴ領域のみ残してパターニングし、図１（ｅ）に示す
ような多結晶シリコン膜４Ｎ（第２の非単結晶シリコン
膜）とする。

【００３２】そして、酸素雰囲気中、温度１０５０℃
で、多結晶シリコン膜４Ｎを酸化して、図１（ｆ）に示
すように、多結晶シリコン膜４Ｎの表面に、酸化膜３２
を厚み６００オングストローム程度に形成する（第２の
熱処理工程）。この時、多結晶シリコン膜４Ｎの厚み
は、８００オングストローム程度になる。また、この
時、同時にｐチャネルＴＦＴ領域でも多結晶シリコン膜
４Ｐが酸化されて、多結晶シリコン膜４Ｐの表面に、酸
化膜３２が形成される。尚、多結晶シリコン膜４Ｐの表
面には既に酸化膜３１が形成されているので、同じ条件
で酸化しても２００オングストロームの酸化膜３２が形
成されるのみである。このことにより、多結晶シリコン
膜４Ｐの表面には合計１２００オングストロームの酸化
膜３１、３２が形成され、多結晶シリコン膜４Ｐの厚み
は、５００オングストローム程度になる。

【００３３】次に、図１（ｇ）に示すように、第１およ
び第２の熱処理工程で形成した酸化膜３１、３２を全て
除去する。

【００３４】その後、図１（ｈ）に示すように、ＬＰＣ
ＶＤ法により、基板１のほぼ全面に厚み８５０オングス
トロームのＳｉＯ₂からなるゲート絶縁膜５を形成す
る。

【００３５】次に、図１（ｉ）に示すように、厚み４５
００オングストロームのＰドープＳｉ膜からなるゲート
電極６Ｐおよび６Ｎを、それぞれ形成する。

【００３６】その後、図１（ｊ）に示すように、ゲート
電極６Ｎをマスクとして、ｎチャネルＴＦＴのソース領
域・ドレイン領域７Ｎに、加速電圧８０ｋｅＶ、不純物
密度１×１０¹⁵ｃｍ^-2の条件でリン（Ｐ）をイオン注入
し、ゲート電極６Ｐをマスクとして、ｐチャネルＴＦＴ
のソース領域・ドレイン領域７Ｐに、加速電圧３０ｋｅ
Ｖ、不純物密度１×１０¹⁵ｃｍ^-2の条件でホウ素（Ｂ）
をイオン注入する。この時、ゲート電極６Ｎ、６Ｐの遮
へい効果によって、ゲート電極６Ｎ、６Ｐの下の部分に
は不純物がイオン注入がされず、ＴＦＴのチャネル領域
４Ｎ、４Ｐが形成される。この実施例では、ｐチャネル
ＴＦＴをゲート長５μｍ、ゲート幅２０μｍとし、ｎチ
ャネルＴＦＴをゲート長７μｍ、ゲート幅２０μｍとし
て形成した。尚、ｐチャネルＴＦＴ領域およびｎチャネ
ルＴＦＴ領域への不純物注入順序は入れ換えてもよい。

【００３７】次に、ＣＶＤ法により、厚み５０００オン
グストロームのＳｉＯ₂からなる層間絶縁膜９をゲート
電極６Ｐおよび６Ｎを覆うようにして形成し、Ｎ₂雰囲
気下、温度９５０℃で３０分間熱処理を行って、注入不
純物を不活性化する。

【００３８】さらに、図１（ｋ）に示すように、ゲート
絶縁膜５および層間絶縁膜９の所定部分を除去して、ソ
ース領域・ドレイン領域７Ｐ、７Ｎに達するようにコン
タクトホール１０Ｐおよび１０Ｎをそれぞれ形成する。
次に、Ａｌを用いて、ソース領域・ドレイン領域７Ｐ、
７Ｎに達するソース電極・ドレイン電極１１をそれぞれ
形成する。

【００３９】以上の工程により、ｐチャネルＴＦＴおよ
びｎチャネルＴＦＴを備えた半導体装置が得られる。

【００４０】上記のようにして得られた半導体装置にお
けるｐチャネルＴＦＴおよびｎチャネルＴＦＴの特性
を、以下の表２に示す。

【００４１】

【表２】

【００４２】また、比較例として、以下のようにしてｐ
チャネルＴＦＴとｎチャネルＴＦＴとを同時に形成した
半導体装置におけるｐチャネルＴＦＴの特性を同時に示
す。比較例の半導体装置の製造は、以下のようにして行
った。まず、石英や酸化膜で覆われた絶縁性基板の上
に、実施例と同様にして非晶質シリコン膜を堆積し、実
施例と同様にして多結晶シリコン膜とする。

【００４３】この多結晶シリコン膜をｐチャネル領域お
よびｎチャネル領域のみ残してパターニングする。そし
て、酸素雰囲気中、温度１０５０℃で、多結晶シリコン
膜を酸化して、多結晶シリコン膜の表面に、酸化膜を厚
み６００オングストローム程度に形成する。このとき、
ｎチャネル領域およびｐチャネル領域の両方で酸化膜の
厚みが６００オングストローム程度になる。

【００４４】その後、形成された酸化膜を全て除去し、
以下の工程は実施例と同様にして半導体装置を作成す
る。

【００４５】上記表２から理解されるように、実施例の
半導体装置のｐチャネルＴＦＴは、酸化膜を厚み６００
オングストロームに形成した比較例の半導体装置のｐチ
ャネルＴＦＴに比べて、特性を非常に改善することがで
きた。

【００４６】（実施例２）図２に、本発明の半導体装置
の他の実施例を示す。この半導体装置は、絶縁性基板１
上に形成されたｐチャネルＴＦＴおよびｎチャネルＴＦ
Ｔを備えている。ｐチャネルＴＦＴにおいては、絶縁性
基板１上にゲート電極６Ｐが形成され、その上に基板１
のほぼ全面を覆うように酸化膜が形成されてゲート絶縁
膜５となっている。その上に、ソース領域・ドレイン領
域７Ｐおよびチャネル領域４Ｐを有する半導体層１５Ｐ
がゲート電極６Ｐと対向するように形成され、半導体層
１５Ｐを覆って層間絶縁膜９が形成されている。さら
に、ソース電極・ドレイン電極１１が形成されて、ゲー
ト絶縁膜５および層間絶縁膜９に形成されたコンタクト
ホール１０Ｐによりソース領域・ドレイン領域７Ｐと電
気的に接続されている。また、ｎチャネルＴＦＴにおい
ては、絶縁性基板１上にゲート電極６Ｎが形成され、そ
の上に基板１のほぼ全面を覆うように酸化膜が形成され
てゲート絶縁膜５となっている。その上に、ソース領域
・ドレイン領域７Ｎおよびチャネル領域４Ｎを有する半
導体層１５Ｎがゲート電極６Ｎと対向するように形成さ
れ、半導体層１５Ｎを覆って層間絶縁膜９が形成されて
いる。さらに、ソース電極・ドレイン電極１１が形成さ
れて、層間絶縁膜９に形成されたコンタクトホール１０
Ｎによりソース領域・ドレイン領域７Ｎと電気的に接続
されている。ｐチャネルＴＦＴを構成する半導体層１５
Ｐは、ｎチャネルＴＦＴを構成する半導体層１５Ｎより
も多量に酸化されている。

【００４７】このような構成の半導体装置は、以下のよ
うにして作製することができる。

【００４８】まず、絶縁性基板１の上の一部に、ゲート
電極６Ｐ、６Ｎを形成する。次に、基板１のほぼ全面を
覆って、ＬＰＣＶＤ法により、厚み８５０オングストロ
ームのシリコン酸化膜からなるゲート絶縁膜５を形成す
る。

【００４９】次に、実施例１と同様にして、Ｐチャネル
ＴＦＴ領域に多結晶シリコン膜（第１の非単結晶シリコ
ン膜）を形成し、酸素雰囲気中、温度１０５０℃で酸化
して、該多結晶シリコン膜の表面に、酸化膜を厚み１０
００オングストローム程度に形成する（第１の熱処理工
程）。

【００５０】その後、実施例１と同様にして、ｎチャネ
ル領域に多結晶シリコン膜（第２の非単結晶シリコン
膜）を形成し、酸素雰囲気中、温度１０５０℃で酸化し
て、該多結晶シリコン膜の表面に、酸化膜を厚み６００
オングストローム程度に形成する（第２の熱処理工
程）。この時、同時に第１の非単結晶シリコン膜も酸化
されて、該多結晶シリコン膜の表面に、酸化膜が厚み２
００オングストローム程度に形成される。このことによ
り、第１の非単結晶シリコン膜（ｐチャネルＴＦＴ領
域）の表面に形成される酸化膜の厚みは合計１２００オ
ングストローム程度になり、第２の非単結晶シリコン膜
（ｎチャネルＴＦＴ領域）の表面に形成される酸化膜の
厚みは６００オングストローム程度になる。

【００５１】次に、第１および第２の熱処理工程で形成
した酸化膜を全て除去する。

【００５２】その後、第１および第２の多結晶シリコン
膜１５Ｐ、１５Ｎの上にフォトレジスト膜を所定のパタ
ーンで形成し、このフォトレジスト膜をマスクとして、
ｎチャネルＴＦＴのソース領域・ドレイン領域７Ｎに、
加速電圧１５ｋｅＶ、不純物密度１×１０¹⁵ｃｍ^-2の条
件でリン（Ｐ）をイオン注入し、また、ｐチャネルＴＦ
Ｔのソース領域・ドレイン領域７Ｐに、加速電圧１５ｋ
ｅＶ、不純物密度１×１０¹⁵ｃｍ^-2の条件でホウ素
（Ｂ）をイオン注入する。この時、フォトレジスト膜の
下の部分には、不純物イオンが注入されず、ＴＦＴのチ
ャネル領域４Ｎ、４Ｐが形成される。

【００５３】次に、ＣＶＤ法により、厚み５０００オン
グストロームのＳｉＯ₂からなる層間絶縁膜９を多結晶
シリコン膜１５Ｐ、１５Ｎを覆うようにして形成し、Ｎ
₂雰囲気下、温度９５０℃で３０分間熱処理を行って、
注入不純物を不活性化する。

【００５４】さらに、層間絶縁膜９の所定部分を除去し
て、ソース領域・ドレイン領域７Ｐ、７Ｎに達するよう
にコンタクトホール１０Ｐおよび１０Ｎをそれぞれ形成
する。次に、Ａｌを用いて、ソース領域・ドレイン領域
７Ｐ、７Ｎに達するソース電極・ドレイン電極１１をそ
れぞれ形成する。

【００５５】以上の工程により、ｐチャネルＴＦＴおよ
びｎチャネルＴＦＴを備えた半導体装置が得られる。

【００５６】この実施例の半導体装置においても、ｐチ
ャネルＴＦＴの特性を非常に改善することができた。

【００５７】尚、上記実施例１および２では、非晶質シ
リコン膜を一旦多結晶化した後で、特性改善のための酸
化を行ったが、非晶質シリコン膜の状態で酸化してもよ
い。酸化性雰囲気としては、酸素以外に、塩化水素／酸
素（塩酸酸化）、水蒸気、亜酸化窒素などを用いること
ができる。また、大気圧よりも高い圧力で高圧酸化を行
ってもよい。

【００５８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、移動度が高くスレショルド電圧の低いｎチャ
ネルＴＦＴおよびｐチャネルＴＥＴを備えた高性能な半
導体装置を得ることができる。従って、高解像度の液晶
表示パネル、高速で高解像度のイメージセンサーおよび
３次元ＩＣなどを実現させることができる。

【図面の簡単な説明】

【図１】本発明の実施例１の半導体装置の製造工程を示
す断面図である。

【図２】本発明の実施例２の半導体装置を示す断面図で
ある。

【図３】酸化量を変化させて作成したｐチャネルＴＦＴ
およびｎチャネルＴＦＴの特性を示すグラフである。

【図４】従来の半導体装置を示す断面図である。

【図５】従来の半導体装置を示す断面図である。

【符号の説明】

１絶縁性基板２Ｐ、２Ｎ非晶質シリコン膜３１、３２酸化膜４Ｐ、４Ｎ多結晶シリコン膜５ゲート絶縁膜６Ｐ、６Ｎゲート電極７Ｐ、７Ｎソース領域・ドレイン領域９層間絶縁膜１０Ｐ、１０Ｎコンタクトホール１１ソース電極・ドレイン電極

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性基板上に、第１のチャネル領域を
有するｐチャネル薄膜トランジスタ、および第２のチャ
ネル領域を有するｎチャネル薄膜トランジスタが形成さ
れてなる半導体装置の製造方法であって、該絶縁性基板上の該ｐチャネル薄膜トランジスタの形成
部分に、第１の非単結晶シリコン薄膜を形成し、該第１
の非単結晶シリコン薄膜に対して酸化性雰囲気中で第１
の熱処理を行う工程と、該第１の熱処理が行われた該絶縁性基板上のｎチャネル
薄膜トランジスタの形成部分に、第２の非単結晶シリコ
ン薄膜を形成し、該第１および第２の非単結晶シリコン
薄膜に対して酸化性雰囲気中で第２の熱処理を行う工程
と、を包含しており、該第１および第２の熱処理により処理
された該第１の非単結晶シリコン薄膜が該第１のチャネ
ルを構成し、該第２の熱処理により処理された該第２の
非単結晶シリコン薄膜が該第２のチャネルを構成し、該
第１のチャネル領域の膜厚が該第２のチャネル領域の膜
厚よりも薄いことを特徴とする半導体装置の製造方法。