JPH0661489A - Manufacture of thin-film transistor - Google Patents
Manufacture of thin-film transistorInfo
- Publication number
- JPH0661489A JPH0661489A JP21306792A JP21306792A JPH0661489A JP H0661489 A JPH0661489 A JP H0661489A JP 21306792 A JP21306792 A JP 21306792A JP 21306792 A JP21306792 A JP 21306792A JP H0661489 A JPH0661489 A JP H0661489A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon germanium
- polycrystalline silicon
- germanium thin
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多結晶シリコンゲルマ
ニウム薄膜からなるチャネル領域を備えた薄膜トランジ
スタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor having a channel region composed of a polycrystalline silicon germanium thin film.
【０００２】[0002]
【従来の技術】ドライバモノリシック型アクティブマト
リクスの液晶ディスプレイ装置（ＬＣＤ）における絵素
部のスイッチング素子およびその周辺回路を構成する回
路素子等には、チャネル領域を多結晶シリコン薄膜に形
成したＭＯＳＦＥＴからなる薄膜トランジスタ（ＴＦ
Ｔ）が広く用いられているが、近年では高移動化を目的
として、このシリコンにゲルマニウムを混合した多結晶
シリコンゲルマニウム薄膜を用いたＴＦＴも開発されて
いる。2. Description of the Related Art In a driver monolithic active matrix liquid crystal display device (LCD), a switching element of a picture element portion, a circuit element constituting a peripheral circuit thereof, and the like are composed of MOSFETs each having a channel region formed of a polycrystalline silicon thin film. Thin film transistor (TF
Although T) is widely used, in recent years, a TFT using a polycrystalline silicon germanium thin film in which germanium is mixed with silicon has been developed for the purpose of increasing the mobility.
【０００３】このような多結晶シリコンゲルマニウム薄
膜の形成方法としては、例えばＩＥＤＭ（Internation
Election Device Meeting）91(1991)pp567-570に記載の
方法が挙げられる。この方法は、モノシランガスＳｉＨ
4とゲルマンガスＧｅＨ4とを原料ガスとして用いてお
り、５００℃以下の温度条件でＬＰＣＶＤ（低圧化学気
相成長）法により非晶質シリコンゲルマニウム膜を絶縁
性基板上に形成し、次いで５５０℃、２４時間の熱処理
を行い、多結晶化させて多結晶シリコンゲルマニウム薄
膜とする方法である。[0003] As a method for forming such a polycrystalline silicon-germanium thin film, for example, IEDM (I nternation
Include the methods described in E lection D evice M eeting) 91 (1991) pp567-570. This method uses monosilane gas SiH
4 and germane gas GeH 4 are used as source gases, an amorphous silicon germanium film is formed on an insulating substrate by LPCVD (low pressure chemical vapor deposition) at a temperature condition of 500 ° C. or lower, and then 550 ° C. This is a method in which a polycrystalline silicon germanium thin film is formed by polycrystallizing by performing heat treatment for 24 hours.
【０００４】[0004]
【発明が解決しようとする課題】しかし上記従来の形成
方法は、原料ガスとしてモノシランガスＳｉＨ4とゲル
マンガスＧｅＨ4とを用いているものの、得られる薄膜
のグレインサイズが０．２５μｍ以下と小さく、充分に
結晶性の優れた多結晶シリコンゲルマニウム薄膜が得ら
れない。従ってこれをＴＦＴのチャネル領域に用いた場
合も、キャリヤ移動度はμ＝0.5〜8cm2/v・sという結果
であり、所望の高移動度が得られなかった。However, although the above-mentioned conventional forming method uses monosilane gas SiH 4 and germane gas GeH 4 as raw material gases, the grain size of the obtained thin film is as small as 0.25 μm or less, which is sufficient. In addition, a polycrystalline silicon germanium thin film with excellent crystallinity cannot be obtained. Therefore, even when this was used in the channel region of the TFT, the carrier mobility was as a result of μ = 0.5 to 8 cm 2 / v · s, and the desired high mobility could not be obtained.
【０００５】本発明は上記問題点を解決するためになさ
れたものであり、その目的とするところは、結晶性に優
れた多結晶シリコンゲルマニウム薄膜からなるチャネル
領域を備え、かつ高いキャリヤ移動度を有する薄膜トラ
ンジスタの製造方法を提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a channel region formed of a polycrystalline silicon germanium thin film having excellent crystallinity and to have a high carrier mobility. It is to provide a manufacturing method of a thin film transistor having the same.
【０００６】[0006]
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、多結晶シリコンゲルマニウム薄膜から
なるチャネル領域を備えたＭＯＳ型の薄膜トランジスタ
の製造方法であって、Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれ
か１つと、ＧｅＨ4、Ｇｅ2Ｈ6およびＧｅ3Ｈ8のいずれ
か１つとを混合した原料気体を、５５０℃以下の反応温
度で反応させることにより、上記チャネル領域に非晶質
シリコンゲルマニウム膜を形成する工程と、上記反応温
度よりも高い温度で上記非晶質シリコンゲルマニウム膜
を熱処理することにより、多結晶シリコンゲルマニウム
薄膜を形成する工程と、を含み、そのことにより上記目
的が達成される。A method of manufacturing a thin film transistor according to the present invention is a method of manufacturing a MOS type thin film transistor having a channel region made of a polycrystalline silicon germanium thin film, which comprises Si 2 H 6 and Si 3 H 6 Any one of GeH 4 , Ge 2 H 6 and Ge 3 H 8 is mixed at a reaction temperature of 550 ° C. or lower to react amorphous silicon in the channel region. A step of forming a germanium film, and a step of forming a polycrystalline silicon germanium thin film by heat-treating the amorphous silicon germanium film at a temperature higher than the reaction temperature, thereby achieving the above object. To be done.
【０００７】[0007]
【作用】本発明の薄膜トランジスタの製造方法において
は、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6の
いずれかと、ゲルマニウム水素化物としてＧｅＨ4、Ｇ
ｅ2Ｈ6およびＧｅ3Ｈ8のいずれかとを混合した原料気体
を用いて、５５０℃以下の反応温度で反応させて非晶質
状態のシリコンゲルマニウム膜をチャネル領域に形成
し、次いでこれよりも高い温度で熱処理を行うことによ
り、多結晶シリコンゲルマニウム薄膜を形成する。これ
により、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズの拡大を図っている。In the method of manufacturing a thin film transistor according to the present invention, either Si 2 H 6 or Si 3 H 6 is used as a silicon hydride, and GeH 4 , G is used as a germanium hydride.
Using a source gas in which either e 2 H 6 or Ge 3 H 8 is mixed, the reaction is carried out at a reaction temperature of 550 ° C. or lower to form an amorphous silicon germanium film in the channel region. By performing heat treatment at a high temperature, a polycrystalline silicon germanium thin film is formed. Thereby, the grain size of the obtained polycrystalline silicon germanium thin film is expanded.
【０００８】[0008]
【実施例】以下に、本発明を実施例に基づいて説明す
る。EXAMPLES The present invention will be described below based on examples.
【０００９】図１は、本実施例で得られる薄膜トランジ
スタの縦断面図である。この薄膜トランジスタは、絶縁
性基板１上に、多結晶シリコンゲルマニウム薄膜３から
なるチャネル領域７と、多結晶シリコンゲルマニウム薄
膜３に不純物がドープされたｎ+のソース領域６ａおよ
びドレイン領域６ｂとが同一平面に形成され、これらを
覆うようにゲート絶縁膜４が形成されている。チャネル
領域７の上方にはゲート電極５が形成され、ゲート電極
５とゲート絶縁膜４を覆うように層間絶縁膜８が形成さ
れている。一方、ソース領域６ａとゲート絶縁膜４の一
部を覆うようにソース電極１０ａが設けられ、ドレイン
領域６ｂとゲート絶縁膜４の一部を覆うようにドレイン
電極１０ｂが設けられている。このような状態の全面に
わたって保護膜１１が形成されている。FIG. 1 is a vertical sectional view of a thin film transistor obtained in this embodiment. In this thin film transistor, on an insulating substrate 1, a channel region 7 made of a polycrystalline silicon germanium thin film 3 and an n + source region 6a and a drain region 6b of n + in which the polycrystalline silicon germanium thin film 3 is doped with the same plane are coplanar. And the gate insulating film 4 is formed so as to cover them. A gate electrode 5 is formed above the channel region 7, and an interlayer insulating film 8 is formed so as to cover the gate electrode 5 and the gate insulating film 4. On the other hand, the source electrode 10a is provided so as to cover the source region 6a and part of the gate insulating film 4, and the drain electrode 10b is provided so as to cover the drain region 6b and part of the gate insulating film 4. The protective film 11 is formed over the entire surface in such a state.
【００１０】上述のような構造を持つＴＦＴは以下のよ
うにして製造される。まず、図２に示すように、石英等
の絶縁性基板１上に４５０℃、５０Ｐａの条件でＬＰＣ
ＶＤ法により非晶質シリコンゲルマニウム膜２を１００
ｎｍの厚さに形成する。この際、原料ガスとしてジシラ
ン（Ｓｉ2Ｈ6）８０sccmおよびゲルマン（ＧｅＨ4）２
０sccmと、窒素ガス４００sccm使用し、圧力は５０Ｐａ
とする。ＬＰＣＶＤ法の他に、プラズマＣＶＤ法や光Ｃ
ＶＤ法等で堆積してもよい。次に図３に示すように、窒
素ガス雰囲気中で６００℃、２４時間の熱処理を行い、
非晶質シリコンゲルマニウム膜２を多結晶化させて多結
晶シリコンゲルマニウム薄膜３とする。多結晶化は、酸
化性雰囲気（Ｏ2、Ｈ2Ｏ、Ｎ2Ｏ等）で行ってもよい。The TFT having the above structure is manufactured as follows. First, as shown in FIG. 2, LPC was performed on an insulating substrate 1 such as quartz under the conditions of 450 ° C. and 50 Pa.
Amorphous silicon germanium film 2 is formed by the VD method.
It is formed to a thickness of nm. At this time, disilane (Si 2 H 6 ) 80 sccm and germane (GeH 4 ) 2 were used as source gases.
0sccm and 400sccm of nitrogen gas are used and the pressure is 50Pa
And In addition to the LPCVD method, the plasma CVD method and the light C
It may be deposited by the VD method or the like. Next, as shown in FIG. 3, heat treatment is performed in a nitrogen gas atmosphere at 600 ° C. for 24 hours,
The amorphous silicon germanium film 2 is polycrystallized to form a polycrystalline silicon germanium thin film 3. The polycrystallization may be performed in an oxidizing atmosphere (O 2 , H 2 O, N 2 O, etc.).
【００１１】次に、図４に示すように、活性領域をパタ
ーニングし、シリコン酸化膜によるゲート絶縁膜４をＣ
ＶＤ法によって１００ｎｍ堆積するとともに、このゲー
ト絶縁膜４の一部にリンをドープした多結晶シリコンか
らなるゲート電極５を形成する。また、多結晶シリコン
ゲルマニウム薄膜３には、このゲート電極５をマスクと
してリンを１００ｋｅＶ、１×１０15ｃｍ-2の条件でイ
オン注入することにより、ｎ+のソース領域６ａ、ドレ
イン領域６ｂを形成する。多結晶シリコンゲルマニウム
薄膜３におけるこれらソース領域６ａとドレイン領域６
ｂとの間は、チャネル領域７となる。Next, as shown in FIG. 4, the active region is patterned, and the gate insulating film 4 made of a silicon oxide film is covered with C.
A gate electrode 5 made of polycrystalline silicon doped with phosphorus is formed on a part of the gate insulating film 4 by depositing 100 nm by the VD method. Further, in the polycrystalline silicon germanium thin film 3, phosphorus is ion-implanted under the conditions of 100 keV and 1 × 10 15 cm −2 using the gate electrode 5 as a mask to form an n + source region 6 a and a drain region 6 b. To do. The source region 6a and the drain region 6 in the polycrystalline silicon germanium thin film 3
A channel region 7 is formed between b and b.
【００１２】次に、図１に示すように、ゲート絶縁膜４
およびゲート電極５上にシリコン酸化膜による層間絶縁
膜８をＣＶＤ法によって５００ｎｍの厚さに形成する。
そして不純物活性化のために、窒素ガス雰囲気中で６０
０℃、２４時間の熱処理を行った後に、コンタクトホー
ル９を設けて１％のシリコンを混入したアルミニウム
（Ａｌ−Ｓｉ）によるソース電極１０ａ、ドレイン電極
１０ｂをソース領６ａとドレイン領域６ｂに形成する。Next, as shown in FIG. 1, the gate insulating film 4 is formed.
Then, an interlayer insulating film 8 made of a silicon oxide film is formed on the gate electrode 5 to a thickness of 500 nm by the CVD method.
Then, in order to activate the impurities, 60 in a nitrogen gas atmosphere.
After heat treatment at 0 ° C. for 24 hours, a contact hole 9 is provided and a source electrode 10a and a drain electrode 10b made of aluminum (Al—Si) mixed with 1% silicon are formed in the source region 6a and the drain region 6b. .
【００１３】最後に、層間絶縁膜８および電極１０ａ、
１０ｂ上に、プラズマＣＶＤ法によって窒化シリコンを
２０００オングストロームの厚さで堆積し、窒素雰囲気
中、４２０℃、１ｈの熱処理を行い保護膜１１を形成す
る。これにより、窒化シリコンに多量に含まれる水素が
多結晶シリコンゲルマニウム薄膜３内に拡散し、結晶中
に残された欠陥の主にダングリングボンドに結合するの
で、この欠陥を不活性化させることができ、多結晶シリ
コンゲルマニウム薄膜３の結晶性がさらに向上する。Finally, the interlayer insulating film 8 and the electrode 10a,
Silicon nitride is deposited to a thickness of 2000 angstroms on 10b by the plasma CVD method, and heat treatment is performed at 420 ° C. for 1 hour in a nitrogen atmosphere to form the protective film 11. As a result, a large amount of hydrogen contained in silicon nitride diffuses into the polycrystalline silicon germanium thin film 3 and bonds mainly to dangling bonds of the defects left in the crystal, so that the defects can be inactivated. Thus, the crystallinity of the polycrystalline silicon germanium thin film 3 is further improved.
【００１４】本実施例において、多結晶シリコンゲルマ
ニウム薄膜３をチャネル領域に形成する工程では、シリ
コン水素化物としてＳｉ2Ｈ6と、ゲルマニウム水素化物
としてＧｅＨ4とを混合した原料気体を用いている。こ
のため、得られる多結晶シリコンゲルマニウム薄膜のグ
レインサイズは１μｍを超えており、従来のモノシラン
（ＳｉＨ4）とＧｅＨ4とを用いた場合に比べ、グレイン
サイズの大きい多結晶シリコンゲルマニウム薄膜が得ら
れる。また、本実施例の製造方法で得られるＴＦＴは、
キャリヤ移動度がμ＝６０ｃm2/v・sであり、高いキャリ
ヤ移動度を有している。In this embodiment, in the step of forming the polycrystalline silicon germanium thin film 3 in the channel region, a raw material gas in which Si 2 H 6 as a silicon hydride and GeH 4 as a germanium hydride are mixed is used. Therefore, the grain size of the obtained polycrystalline silicon germanium thin film exceeds 1 μm, and a polycrystalline silicon germanium thin film having a larger grain size can be obtained as compared with the case of using conventional monosilane (SiH 4 ) and GeH 4. . In addition, the TFT obtained by the manufacturing method of this embodiment is
The carrier mobility is μ = 60 cm 2 / v · s, and the carrier mobility is high.
【００１５】なお、本実施例においてはＳｉ2Ｈ6および
ＧｅＨ4を原料気体として用いたが、この他にシリコン
水素化物としてＳｉ3Ｈ6、ゲルマニウム水素化物として
Ｇｅ2Ｈ6もしくはＧｅ3Ｈ8を用いてもよく、その場合に
も同様の結果が得られる。Although Si 2 H 6 and GeH 4 were used as the source gases in this embodiment, Si 3 H 6 as the silicon hydride and Ge 2 H 6 or Ge 3 H 8 as the germanium hydride are also used. May be used with similar results.
【００１６】[0016]
【発明の効果】以上の説明から明らかなように、本発明
の薄膜トランジスタの製造方法によれば、チャネル領域
に多結晶シリコンゲルマニウム薄膜を形成する工程にお
いて、シリコン水素化物としてＳｉ2Ｈ6およびＳｉ3Ｈ6
のいずれか１つを用いているので、従来のモノシラン
（ＳｉＨ4）を用いた場合に比べ、グレインサイズが大
きく、結晶性に優れた多結晶シリコンゲルマニウム薄膜
を形成することができる。従って、得られる薄膜トラン
ジスタは、高いキャリヤ移動度を有する。As is apparent from the above description, according to the method of manufacturing a thin film transistor of the present invention, Si 2 H 6 and Si 3 are used as silicon hydrides in the step of forming a polycrystalline silicon germanium thin film in the channel region. H 6
Since any one of the above is used, a polycrystalline silicon germanium thin film having a larger grain size and excellent crystallinity can be formed as compared with the case of using conventional monosilane (SiH 4 ). Therefore, the resulting thin film transistor has a high carrier mobility.
【図１】本発明の実施例により製造される薄膜トランジ
スタの断面図である。FIG. 1 is a cross-sectional view of a thin film transistor manufactured according to an embodiment of the present invention.
【図２】本発明の実施例を示す工程断面図である。FIG. 2 is a process sectional view showing an example of the present invention.
【図３】本発明の実施例を示す工程断面図である。FIG. 3 is a process sectional view showing an example of the present invention.
【図４】本発明の実施例を示す工程断面図である。FIG. 4 is a process sectional view showing an example of the present invention.
１ 絶縁性基板 ２ 非晶質シリコンゲルマニウム膜 ３ 多結晶シリコンゲルマニウム薄膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ａ ソース領域 ６ｂ ドレイン領域 ７ チャネル領域 ８ 層間絶縁膜 ９ コンタクトホール １０ａ ソース電極 １０ｂ ドレイン電極 １１ 保護膜 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Amorphous silicon germanium film 3 Polycrystalline silicon germanium thin film 4 Gate insulating film 5 Gate electrode 6a Source region 6b Drain region 7 Channel region 8 Interlayer insulating film 9 Contact hole 10a Source electrode 10b Drain electrode 11 Protective film
Claims (1)
るチャネル領域を備えたＭＯＳ型の薄膜トランジスタの
製造方法において、 Ｓｉ2Ｈ6およびＳｉ3Ｈ6のいずれか１つと、ＧｅＨ4、
Ｇｅ2Ｈ6およびＧｅ3Ｈ8のいずれか１つとを混合した原
料気体を、５５０℃以下の反応温度で反応させることに
より、該チャネル領域に非晶質シリコンゲルマニウム膜
を形成する工程と、 該反応温度よりも高い温度で該非
晶質シリコンゲルマニウム膜を熱処理することにより、
多結晶シリコンゲルマニウム薄膜を形成する工程と、 を含む薄膜トランジスタの製造方法。1. A method of manufacturing a MOS type thin film transistor having a channel region made of a polycrystalline silicon germanium thin film, comprising: one of Si 2 H 6 and Si 3 H 6 ; and GeH 4 ,
A step of forming an amorphous silicon germanium film in the channel region by reacting a source gas mixed with any one of Ge 2 H 6 and Ge 3 H 8 at a reaction temperature of 550 ° C. or lower; By heat-treating the amorphous silicon germanium film at a temperature higher than the reaction temperature,
A method of manufacturing a thin film transistor, comprising the step of forming a polycrystalline silicon germanium thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306792A JPH0661489A (en) | 1992-08-10 | 1992-08-10 | Manufacture of thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306792A JPH0661489A (en) | 1992-08-10 | 1992-08-10 | Manufacture of thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661489A true JPH0661489A (en) | 1994-03-04 |
Family
ID=16632992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21306792A Withdrawn JPH0661489A (en) | 1992-08-10 | 1992-08-10 | Manufacture of thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661489A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479838B2 (en) | 2000-08-02 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| US6723621B1 (en) | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| JP2004356602A (en) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | Method of manufacturing single crystal silicon thin film transistor on glass substrate |
| US6973233B1 (en) | 1999-10-07 | 2005-12-06 | Hamamatsu Photonics K.K. | Variable-wavelength optical output device |
-
1992
- 1992-08-10 JP JP21306792A patent/JPH0661489A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6723621B1 (en) | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| US7067855B2 (en) | 1997-06-30 | 2006-06-27 | International Business Machines Corporation | Semiconductor structure having an abrupt doping profile |
| US7906413B2 (en) | 1997-06-30 | 2011-03-15 | International Business Machines Corporation | Abrupt “delta-like” doping in Si and SiGe films by UHV-CVD |
| US6973233B1 (en) | 1999-10-07 | 2005-12-06 | Hamamatsu Photonics K.K. | Variable-wavelength optical output device |
| US6479838B2 (en) | 2000-08-02 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| US6818485B2 (en) | 2000-08-02 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device |
| KR100477473B1 (en) * | 2000-08-02 | 2005-03-17 | 마쯔시다덴기산교 가부시키가이샤 | Thin film transistor and fabrication method thereof and thin film transistor array board, liquid crystal display device and electro-luminescence display device |
| JP2004356602A (en) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | Method of manufacturing single crystal silicon thin film transistor on glass substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (en) | Thin film transistor and its fabrication method | |
| CN100487878C (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| KR20010060231A (en) | Method of Producing A Semiconductor Device | |
| JPH03292741A (en) | Manufacture of thin film semiconductor device | |
| JPH0422120A (en) | Thin film semiconductor device | |
| US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
| JPH0661489A (en) | Manufacture of thin-film transistor | |
| JPH03289140A (en) | Manufacture of thin film semiconductor device | |
| JP3203652B2 (en) | Semiconductor thin film manufacturing method | |
| JP3134336B2 (en) | Method for manufacturing semiconductor device | |
| JP3109650B2 (en) | Method for manufacturing thin film transistor | |
| JPS63119576A (en) | Thin film transistor | |
| JPS63250178A (en) | Manufacture of thin film semiconductor device | |
| JP3325664B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3036037B2 (en) | Method for manufacturing semiconductor device | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JP3426063B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3133861B2 (en) | Method for manufacturing semiconductor device | |
| JP3426163B2 (en) | Liquid crystal display | |
| JPH04214673A (en) | Thin-film transistor and manufacture thereof | |
| JP3111488B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH077156A (en) | Thin film field effect transistor | |
| JP3426164B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH0613404A (en) | Semiconductor device and manufacture thereof | |
| JPH03265142A (en) | Thin film transistor and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |