JPH0650779B2 - 薄膜トランジスタ装置とその製造方法 - Google Patents

薄膜トランジスタ装置とその製造方法

Info

Publication number
JPH0650779B2
JPH0650779B2 JP60212965A JP21296585A JPH0650779B2 JP H0650779 B2 JPH0650779 B2 JP H0650779B2 JP 60212965 A JP60212965 A JP 60212965A JP 21296585 A JP21296585 A JP 21296585A JP H0650779 B2 JPH0650779 B2 JP H0650779B2
Authority
JP
Japan
Prior art keywords
thin film
resistance semiconductor
semiconductor thin
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60212965A
Other languages
English (en)
Other versions
JPS6273658A (ja
Inventor
雅文 新保
Original Assignee
セイコー電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコー電子工業株式会社 filed Critical セイコー電子工業株式会社
Priority to JP60212965A priority Critical patent/JPH0650779B2/ja
Publication of JPS6273658A publication Critical patent/JPS6273658A/ja
Publication of JPH0650779B2 publication Critical patent/JPH0650779B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非晶質,多結晶または単結晶といった材質の
異なる半導体薄膜をチャンネル領域にもつ2種の薄膜ト
ランジスタ(TFT)を搭載したTFT装置の構造とそ
の製造方法に関するものである。
〔発明の概要〕
絶縁基板上のTFT装置で、粒径の大きい多結晶または
単結晶の第1高抵抗半導体薄膜を第1チャンネル領域に
もつ第1TFTと、非晶質または多結晶の第2高抵抗半
導体薄膜を第2チャンネル領域にもつ逆スタガー型の第
2TFTとを搭載している。第1TFTは、基板側から
ビームアニールで形成された第1チャンネル領域、第2
ゲート絶縁膜と同じ第1ゲート絶縁膜、第1ゲート電極
から成る。第1ゲート電極は、金属膜の下に第2低抵抗
薄膜、第2高抵抗薄膜をもつ構造となっている。第2T
FTは、基板側から第1導電膜による第2ゲート電極、
第2ゲート絶縁膜、第2チャンネル領域、第2低抵抗半
導体薄膜による第2ソース及びドレイン領域、金属膜に
よる第2ソース及びドレイン電極を有している。
〔従来の技術〕
非晶質シリコン(a−Si)を用いたTFTは液晶表示
装置等に応用されつつあるが、キャリア移動度が低いた
めに高速動作に限界があり、応用が限られていた。その
ため、高速動作部分にはモノリシックICを用い、a−
SiTFT装置に接続していた。しかし、相互接続の信
頼性やコストに問題がある。それを解決するためにa−
SiTFTと同一基板上に、レーザ光や電子線等のエネ
ルギービームによるアニールでa−Siを結晶化したT
FTを混載させる方法がある。
第2図に、その一構造例を示す。TFT2はa−Si膜
を用い、TFT1はビームアニールされたSi膜を用い
たTFTである。
TFT1はa−Si TFTで最も実績のある逆スタガ
ー構造をもち、第1ゲート電極111、第1ゲート絶縁
膜112、第1高抵抗半導体薄膜による第1チャンネル
領域113、第1低抵抗半導体薄膜による第1ソース及
びドレイン領域114,115、金属膜による第1ソー
ス及びドレイン電極124,125から成る。第1高抵
抗半導体薄膜は第2高抵抗薄膜をビームアニールしたも
のである。一方、TFT2も同様に、絶縁基板1上に第
2ゲート電極11、第2ゲート絶縁膜12、第2高抵抗
半導体薄膜(a-Si膜)から成る第2チャンネル領域1
3、第2低抵抗半導体薄膜(例えばn+a-Si膜)による第
2ソース及びドレイン領域14,15、金属膜による第
2ソース及びドレイン電極24,25から成り、必要に
応じ絶縁膜9で被われている。この例の構造は各膜をT
FT1及び2で共通に使える利点があるが、次の問題点
がある。(1)ビームアニールの際、第1高抵抗薄膜の下
に第1ゲート電極111があるので、ビームの反射,熱
放散の不均一によってアニールが均一にできない。(2)
第1ソース及びドレイン領域114,115に第2低抵
抗薄膜と同じ例えばn+a-Siを使うことになり、抵抗率が
大きくTFT1のオン電流がとれない。(3)これを避け
るため、第1低抵抗薄膜をビームアニールで結晶化でき
るが、やはりアニールの不均一性が問題である。(4)第
1及び第2高抵抗薄膜の厚みは同じであるため、TFT
1及び2で最適の厚みを選べない。
〔発明が解決しようとする問題点〕
本発明は如上の問題に鑑みなされ、逆スタガー型TFT
と混在しやすいビームアニールTFTをもつTFT装置
の構造と製造方法を提供するものである。また、それぞ
れのTFTのチャンネル領域の厚みを自由に選択できる
構造を提供し、それぞれが充分な特性を持つ様にするも
のである。
〔問題点を解決するための手段〕
第1TFTはビームアニールされた第1チャンネル領域
をもち、第2TFTは逆スタガー型TFTとする。
第1TFTは、基板側から第1高抵抗半導体薄膜による
第1チャンネル領域とその両端に接する第1ソース及び
ドレイン領域と、両領域に接する第1導電膜による第1
ソース及びドレイン電極と、第1ゲート絶縁膜と、第1
ゲート電極を有する。第1ゲート電極は、第2高抵抗及
び低抵抗半導体薄膜と金属膜の多層膜から成っている。
第2TFTは第2ゲート電極が第1導電膜で形成され、
第2ゲート絶縁膜は第1ゲート絶縁膜と同一で、その上
に第2高抵抗半導体薄膜による第2チャンネル領域、第
2低抵抗半導体薄膜による第2ソース及びドレイン領
域、金属膜による第2ソース及びドレイン電極をもって
いる。
〔作用〕
上記の構造は、第1及び第2高抵抗薄膜はそれぞれ独立
に堆積できるので、膜厚は自由に選択できる。また、第
2TFTでは第2ゲート絶縁膜、第2高抵抗薄膜、第2
低抵抗薄膜は連続して大気に触れず堆積できるので、界
面の汚染や損傷による特性の劣化やコンタクト不良がな
く、逆スタガー型の長所をそのままもっている。第1T
FTでは、第1チャンネル領域が基板直上にあるので、
ビームアニールしやすく均一性もよい。さらに、第1ゲ
ート絶縁膜と第1ゲート電極の一部である第2高抵抗薄
膜は連続堆積でき、界面の不安定性が少ない。第2高抵
抗薄膜は抵抗率が充分高いので、むしろゲート絶縁膜の
一部としても働くが、厚みを充分薄くでき誘電率も高い
ため第1TFTの特性上問題は少ない。
〔実施例〕
以下に図面を用いて本発明を詳述する。
(a)実施例1TFT装置断面図(第1図) 第1図は本発明によるTFT装置の断面構造例である。
ガラス,石英,絶縁膜コートされたSi等の絶縁基板1
上に第1TFT(TFT1)と第2TFT(TFT2)
が形成されている。
TFT1は、基板1上の第1高抵抗半導体薄膜による第
1チャンネル領域113、この両側に互いに離間して接
する第1低抵抗半導体薄膜による第1ソース及びドレイ
ン領域114,115、両領域114,115に接する
第1導電膜による第1ソース及びドレイン電極124,
125、第1チャンネル領域113上の第1ゲート絶縁
膜112、その上の第1ゲート電極111から成る。第
1ゲート電極111は、下から第2高抵抗半導体薄膜
6、第2低抵抗半導体薄膜7、金属膜8より成る多層膜
である。第1ソース及びドレイン電極124,125に
は必要に応じ、金属膜による第1ソース及びドレイン配
線134,135が設けられている。
一方、TFT2は基板1上に第1導電膜による第2ゲー
ト電極11、その上に第2ゲート絶縁膜12、第2高抵
抗半導体薄膜による第2チャンネル領域13、その両端
に互いに離間した第2低抵抗半導体薄膜による第2ソー
ス及びドレイン領域14,15、さらに金属膜による第
2ソース及びドレイン電極24,25から成る逆スタガ
ー構造を有している。
第2高抵抗薄膜は、例えば非晶質シリコン(a-Si:Hや
a-Si:Fなど)または多結晶Siから成り、第2低抵抗
薄膜はやはりPやBを添加されたa-Si:Hやa-Si:Fま
たは多結晶Siであり、典型的な厚みはそれぞれ100
〜500Å,50〜500Åである。一方、第1高抵抗
薄膜はa-Siや多結晶Siをレーザ光、電子線等のエネル
ギービームでアニールしたもので、粒径の大きい多結晶
Siまたは単結晶Siであり、TFT1として必要とさ
れる特性に応じ不純物は添加されていないかもしくは微
量添加されている。第1低抵抗薄膜は第1高抵抗薄膜と
同様ビームアニールで形成された多結晶または単結晶S
iであり、PまたはB等の不純物が添加されている。第
1高抵抗薄膜はビームアニールされるのに最適は厚み1
000Å〜1μmをもち、第2高抵抗薄膜より厚い。
第1導電膜には、Cr,Mo,W,Ni等の金属やその
シクサイド、またはITO等の透明導電膜が使われる。
第1及び第2ゲート絶縁膜112,12は同じ絶縁膜が
使われ、例えばプラズマCVD、光CVD等によるSi
Ox,SiNx等である。金属膜は、第1ソース及びド
レイン配線134,135、第1ゲート電極111の一
部、第2ソース及びドレイン電極24,25、さらに必
要に応じ第1ゲート電極111の配線や第2ゲート電極
11の配線として用いられている。
(b)実施例2製造工程(第3図) 第3図には本発明によるTFT装置の製造工程例を示
す。
第3図(a)は、絶縁基板1上に第1高抵抗半導体薄膜2
による第1チャンネル領域113と第1低抵抗半導体薄
膜3による第1ソース及びドレイン領域114,115
を形成し、島状領域として残した状態を示す。第1高抵
抗薄膜2は、a-Siや多結晶Siをレーザ光、電子線、ラ
ンプ光、ヒーター等のエネルギービームを照射アニール
して得られた粒径の大きい多結晶Siまたは多結晶Si
である。第1高抵抗薄膜2を形成した後、イオン注入や
不純物含有半導体薄膜の堆積−選択エッチ−アニールな
どにより第1高抵抗薄膜2内に第1低抵抗薄膜3を設
け、第1ソース及びドレイン領域114,115とす
る。第1高抵抗薄膜2には、必要に応じビームアニール
前または後にイオン注入等で不純物が微量添加される。
第3図(b)は、第1導電膜4を堆積し、TFT2のゲー
ト電極11、TFT1の第1ソース及びドレイン電極1
24,125を選択エッチで形成した状態である。第1
ソース及びドレイン電極124,125は第1ソース及
びドレイン領域114,115の一部に接し、必要によ
り配線の一部もかねられる。第3図(c)は、ゲート絶縁
膜5、第2高抵抗半導体薄膜6、第2低抵抗半導体薄膜
7を連続堆積した状態である。これらの膜は、プラズマ
CVD、光CVD、減圧CVD等で、望ましくは大気に
触れずに連続的に堆積される。第3図(d)は、TFT2
の部分、またTFT1の第1ゲート電極となるべき部分
の第2高抵抗及び低抵抗薄膜6,7を残して他を除去
し、その後必要な部分にゲート絶縁膜5に対しコンタク
ト開孔を設けたものである。第3図(e)は、金属膜8を
堆積し、TFT2の第2ソース及びドレイン領域24,
25、TFT1の第1ゲート電極111の形状に選択エ
ッチ後、露光した第2低抵抗薄膜7を除去して完成した
状態を示す。金属膜8は、Al,Au等が用いられ、必
要により下地にMo,Cr,W等の薄膜が挿入される。
第2低抵抗薄膜7の選択エッチは、第2高抵抗薄膜6に
対し選択性のあることが望ましく、Clを含むプラズマ
エッチ、反応性イオンエッチ、光励起エッチ等が用いら
れる。
(c)実施例3製造工程(第4図) 第4図には、本発明を液晶表示用TFT基板に適用した
製造工程例を示す。この場合、TFT2は各画素のスイ
ッチとして、TFT1は周辺回路用高速TFTとして使
用される。
第4図(a)は、第3図(b)と同様、TFT1の第1チャン
ネル領域113、第1ソース及びドレイン領域114,
115を形成した後、第1導電膜4で第1ソース及びド
レイン領域124,125及びTFT2の第2ゲート電
極11と画素電極16を形成したものである。この例で
は、第1導電膜4にITO等の透明導電膜41とMo,
Cr,W,Ni等の金属層42の多層膜を用いている
が、透明導電膜41のみでもよい。第4図(b)は、ゲー
ト絶縁膜5、第2高抵抗薄膜6、第2低抵抗薄膜7を連
続堆積した状態を示す。第4図(c)は、第4図(b)で堆積
した3層膜の第1ゲート電極部分及び第2チャンネル領
域13部分を少なく共残して、他を除去した状態を示
す。この例では、第1ソース及びドレイン電極124,
125上及び画素電極16上を少なく共開孔している。
ゲート絶縁膜5も、その上の第2高抵抗及び低抵抗薄膜
6,7の同一形状にエッチするのでマスク枚数が減少で
きる。第4図(d)は、金属膜8を堆積・選択エッチして
第2ソース及びドレイン電極24,25、第1ゲート電
極111の部分、第1ソース及びドレイン配線134,
135を形成し、さらに露出した第2低抵抗薄膜7、第
1導電膜4のうちの金属層42を除去して完成したもの
である。この構造例では、TFT2の第2ドレイン電極
(データライン)25とTFT1の第1ドレイン配線1
35を、TFT2の第2ソース電極24と画素電極16
を接続している。
(d)実施例4液晶表示装置用TFT基板(第5図) 第5図には、本発明を第4図と同様に液晶表示装置に応
用した場合の構造例を示した。この例では、TFT2の
第2ゲート電極11と、TFT1の第1ドレイン電極1
25を接続した構造を示す。TFT1の第1ドレイン領
域115はTFT2の第2ゲート電極11の下部まで付
加ゲート電極21として延在している。この付加ゲート
電極21及び画素補助電極26は第1低抵抗薄膜3で特
に工程を増さずに形成でき、配線などの冗長度を増加さ
せて欠陥の発生を抑えられる。
〔発明の効果〕
以上の様に本発明によれば、a-SiTFTに最適な逆スタ
ガー構造の第2TFTとビームアニールされた第1TF
Tを容易に混載できる。第1及び第2TFTのチャンネ
ル領域の厚みは独立に選択できるので、比較的厚く、ビ
ームアニールしやすい、チャンネル領域をもつ第1TF
Tに対し第2TFTは極めて薄いチャンネル領域で端光
照射性をもたせることができるなど、特性の良好化,多
様化が図れる。この様な利点のため本発明は、周辺駆動
回路を同一基板上に有したTFT液晶表示装置等a-SiT
FTと高速TFTを混在させた装置に最適であり、それ
ぞれの長所を生かすことができる。
以上主に、a-SiTFTを例に述べたが、多結晶Si T
FTや他の半導体薄膜を用いるTFTにも適用できる。
また、本製造工程は第1及び第2高抵抗薄膜の材料が異
なる場合にも有効である。
【図面の簡単な説明】
第1図は本発明によるTFT装置の断面図、第2図は従
来技術によるTFTの断面図、第3図(a)〜(e)は本発明
によるTFT装置の製造工程順断面図、第4図(a)〜(d)
は他の実施例によるTFTの製造工程順断面図、第5図
は他のTFTの実施例の断面図である。 1…基板、2…第1高抵抗半導体薄膜、3…第1低抵抗
半導体薄膜、4…第1導電膜、5…ゲート絶縁膜、6…
第2高抵抗半導体薄膜、7…第1低抵抗半導体薄膜、8
…金属膜、11(111)…第2(第1)ゲート電極、
12(112)…第2(第1)ゲート絶縁膜、13(1
13)…第2(第1)チャンネル領域、14(114)
…第2(第1)ソース領域、15(115)…第2(第
1)ドレイン領域、16…画素電極、24(124)…
第2(第1)ソース電極、25(125)…第2(第
1)ドレイン電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、多結晶もしくは単結晶の第1
    高抵抗半導体薄膜を第1チャンネル領域として有する第
    1の薄膜トランジスタと、前記第1高抵抗半導体薄膜よ
    り粒径の小さい非晶質もしくは多結晶の第2高抵抗半導
    体薄膜を第2チャンネル領域として有する第2の薄膜ト
    ランジスタとを少なく共含む薄膜トランジスタ装置にお
    いて、 第1の薄膜トランジスタは、前記絶縁基板上に設けられ
    た第1高抵抗半導体薄膜と前記第1高抵抗半導体薄膜に
    接し互いに離間した第1低抵抗半導体薄膜から成る第1
    ソース領域及び第1ドレイン領域と、前記第1ソース領
    域及び第1ドレイン領域にそれぞれ接し第1導電膜より
    成る第1ソース電極及び第1ドレイン電極と、前記第1
    高抵抗半導体薄膜上に設けられた第1ゲート絶縁膜と、
    前記第1ゲート絶縁膜上で第2高抵抗半導体薄膜、第2
    低抵抗半導体薄膜、金属膜より成る第1ゲート電極を有
    する構造をもち、 第2の薄膜トランジスタは、前記絶縁基板上に設けられ
    た第1導電膜から成る第2ゲート電極と、前記第2ゲー
    ト電極上に設けられた第2ゲート絶縁膜と、前記第2ゲ
    ート絶縁膜上の第2高抵抗半導体薄膜と、前記第2高抵
    抗薄膜半導体の表面で互いに離間して設けられた第2低
    抵抗半導体薄膜から成る第2ソース領域及び第2ドレイ
    ン領域と、前記第2ソース領域及び第2ドレイン領域に
    それぞれ接する金属膜から成る第2ソース電極と第2ド
    レイン電極とを有する構造をもつことを特徴とする薄膜
    トランジスタ装置。
  2. 【請求項2】前記第1導電膜が透明導電膜を少なく共一
    部に含み、第2の薄膜トランジスタの第2ソース電極に
    は前記第1導電膜により形成された画素電極が接続され
    ていることを特徴とする特許請求の範囲第1項記載の薄
    膜トランジスタ装置。
  3. 【請求項3】絶縁基板上に第1の薄膜トランジスタと第
    2の薄膜トランジスタを少なく共有する薄膜トランジス
    タ装置の製造方法において、 (a)前記絶縁基板上に非晶質もしくは多結晶半導体薄膜
    を堆積し、エネルギービームを照射して粒径の大きい多
    結晶または単結晶の第1高抵抗半導体薄膜を形成する第
    1工程と、 (b)前記第1高抵抗半導体薄膜を第1の薄膜トランジス
    タの第1チャンネル領域とし、前記第1チャンネル領域
    に接し互いに離間する第1低抵抗半導体薄膜より成る第
    1ソース領域及び第1ドレイン領域を形成し、前記第1
    チャンネル領域、第1ソース領域、第1ドレイン領域を
    残して前記絶縁基板を露出する第2工程と、 (c)第1導電膜を堆積し、選択エッチングすることによ
    り、第1ソース領域及び第1ドレイン領域にそれぞれ接
    する第1ソース電極及び第1ドレイン電極を設けると共
    に、露出した前記絶縁基板上に第2の薄膜トランジスタ
    の第2ゲート電極を形成する第3工程と、 (d)絶縁膜の堆積に続き、非晶質または多結晶の第2高
    抵抗半導体薄膜さらに第2低抵抗半導体薄膜を連続して
    堆積する第4工程と、 (e)前記第2低抵抗半導体薄膜及び第2高抵抗半導体薄
    膜を選択エッチングすることにより、前記第1チャンネ
    ル領域上に第1島状領域を形成するとともに、前記第2
    ゲート電極上に第2島状領域を形成する第5工程と、 (f)前記第5工程により露出した絶縁膜を選択エッチン
    グすることにより、前記第1ソース電極上及び第1ドレ
    イン電極上にコンタクト開孔を設ける第6工程と、 (g)金属膜を堆積し、選択エッチングすることにより、
    第1島状領域上に第1ゲート電極と、第2島状領域に接
    する第2ソース電極及び第2ドレイン電極を形成する第
    7工程と、 (h)前記第7工程により露出した第2低抵抗半導体薄膜
    を、前記金属膜をマスクとして選択除去する第8工程と より成る薄膜トランジスタ装置の製造方法。
  4. 【請求項4】前記第3工程において、第1導電膜の少な
    く共一部を透明導電膜とし、第2ゲート電極に離間した
    第1導電膜より成る画素電極を形成し、前記第6工程に
    おいて画素電極上にコンタクト開孔を設け、前記第7工
    程において画素電極と第2ソース電極間の配線を前記金
    属膜で設けることを特徴とする特許請求の範囲第3項記
    載の薄膜トランジスタ装置の製造方法。
  5. 【請求項5】前記第5工程において形成した第1及び第
    2島状領域をマスクとして前記第6工程のコンタクト開
    孔を行うことを特徴とする特許請求の範囲第3項または
    第4項記載の薄膜トランジスタ装置の製造方法。
JP60212965A 1985-09-26 1985-09-26 薄膜トランジスタ装置とその製造方法 Expired - Lifetime JPH0650779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60212965A JPH0650779B2 (ja) 1985-09-26 1985-09-26 薄膜トランジスタ装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60212965A JPH0650779B2 (ja) 1985-09-26 1985-09-26 薄膜トランジスタ装置とその製造方法

Publications (2)

Publication Number Publication Date
JPS6273658A JPS6273658A (ja) 1987-04-04
JPH0650779B2 true JPH0650779B2 (ja) 1994-06-29

Family

ID=16631222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60212965A Expired - Lifetime JPH0650779B2 (ja) 1985-09-26 1985-09-26 薄膜トランジスタ装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0650779B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776820B2 (ja) * 1988-01-27 1998-07-16 ソニー株式会社 半導体装置の製造方法
JP2717234B2 (ja) * 1991-05-11 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
KR20070081829A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2571058A1 (en) * 2010-05-13 2013-03-20 Sharp Kabushiki Kaisha Circuit board and display device

Also Published As

Publication number Publication date
JPS6273658A (ja) 1987-04-04

Similar Documents

Publication Publication Date Title
KR100260063B1 (ko) 절연 게이트 박막 트랜지스터 제조 방법
US7488979B2 (en) Liquid crystal display device including driving circuit and method of fabricating the same
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
JPH0519830B2 (ja)
JP4169811B2 (ja) 薄膜トランジスタの製造方法
JP2006165520A (ja) 薄膜トランジスタ表示板及びその製造方法
KR19990030267A (ko) 표시 장치와 그 제조 방법
JPH11133455A (ja) 液晶表示装置の製造方法
JPH1062818A (ja) 液晶表示装置の製造方法
JPH0650779B2 (ja) 薄膜トランジスタ装置とその製造方法
JPH1195256A (ja) アクティブマトリクス基板
JPH0542831B2 (ja)
JPS60103677A (ja) 薄膜トランジスタの製造方法
JP2779492B2 (ja) 薄膜トランジスタ装置とその製造方法
JPH0824185B2 (ja) 薄膜トランジスタ装置とその製造方法
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JPH0747876Y2 (ja) 薄膜トラジスタ
JPS6269680A (ja) 薄膜トランジスタの製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH0744277B2 (ja) 薄膜トランジスタ及びその形成方法
JP2877363B2 (ja) 薄膜トランジスタの製造方法
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPS62239580A (ja) 薄膜トランジスタ
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term