JPH0645909A - 双方向バッファ回路 - Google Patents
双方向バッファ回路Info
- Publication number
- JPH0645909A JPH0645909A JP4216674A JP21667492A JPH0645909A JP H0645909 A JPH0645909 A JP H0645909A JP 4216674 A JP4216674 A JP 4216674A JP 21667492 A JP21667492 A JP 21667492A JP H0645909 A JPH0645909 A JP H0645909A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- driver
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 論理回路のテスト時に、双方向バッファ回路
が出力モードから入力モードへの切換時に発生する不定
値により、誤動作するのを防止する。 【構成】 テスト対象回路から出力された信号を双方向
外部端子３へ出力する出力ドライバー１と、上記双方向
外部端子３からの入力信号を上記テスト対象回路へ出力
する入力ドライバー１１とを備え、入力ドライバー制御
回路１２に、該入力ドライバー１１による上記入力信号
のテスト対象回路への入力を制御させるとともに、出力
モードから入力モードに切換わる期間では、入力ドライ
バー１１の出力をハイレベルに保持させる。
が出力モードから入力モードへの切換時に発生する不定
値により、誤動作するのを防止する。 【構成】 テスト対象回路から出力された信号を双方向
外部端子３へ出力する出力ドライバー１と、上記双方向
外部端子３からの入力信号を上記テスト対象回路へ出力
する入力ドライバー１１とを備え、入力ドライバー制御
回路１２に、該入力ドライバー１１による上記入力信号
のテスト対象回路への入力を制御させるとともに、出力
モードから入力モードに切換わる期間では、入力ドライ
バー１１の出力をハイレベルに保持させる。
Description
【０００１】
【産業上の利用分野】この発明は、テスト対象回路であ
る例えばＬＳＩチップのテスト時に、入力モードと出力
モードとの切換時に発生する不定値による誤動作を防止
する双方向バッファ回路に関するものである。
る例えばＬＳＩチップのテスト時に、入力モードと出力
モードとの切換時に発生する不定値による誤動作を防止
する双方向バッファ回路に関するものである。
【０００２】
【従来の技術】図３は例えば本出願人発行の「ＤＡＴＡ
ＢＯＯＫ（データブック）」，９０三菱半導体ゲートア
レイ編 ２−１８１頁に示された従来の双方向バッファ
回路を示す回路図であり、図において、１は出力ドライ
バー、２は入力ドライバー、３は双方向外部端子、４は
出力ドライバー１の入力端子、５は出力ドライバー１の
出力制御端子、６は入力ドライバー２の出力端子であ
る。
ＢＯＯＫ（データブック）」，９０三菱半導体ゲートア
レイ編 ２−１８１頁に示された従来の双方向バッファ
回路を示す回路図であり、図において、１は出力ドライ
バー、２は入力ドライバー、３は双方向外部端子、４は
出力ドライバー１の入力端子、５は出力ドライバー１の
出力制御端子、６は入力ドライバー２の出力端子であ
る。
【０００３】次に動作について説明する。まず、出力制
御端子５に入力された制御信号がローレベル（以下、｀
Ｌ´レベルという）であって、出力モードの場合には、
出力ドライバー１の入力端子４より入力された信号が、
信号Ｓとして双方向外部端子３に出力される。一方、出
力制御端子５に入力された制御信号がハイレベル（以
下、｀Ｈ´レベルという）であって、入力モードの場合
には、出力ドライバー１はハイインピーダンス出力状態
となり、双方向外部端子３よりの信号Ｓを、入力ドライ
バー２および出力端子６を介して、テスト対象回路の内
部へ伝搬する。
御端子５に入力された制御信号がローレベル（以下、｀
Ｌ´レベルという）であって、出力モードの場合には、
出力ドライバー１の入力端子４より入力された信号が、
信号Ｓとして双方向外部端子３に出力される。一方、出
力制御端子５に入力された制御信号がハイレベル（以
下、｀Ｈ´レベルという）であって、入力モードの場合
には、出力ドライバー１はハイインピーダンス出力状態
となり、双方向外部端子３よりの信号Ｓを、入力ドライ
バー２および出力端子６を介して、テスト対象回路の内
部へ伝搬する。
【０００４】この場合、図４のタイミング図に示すよう
に、双方向バッファ回路が出力モードから入力モードへ
切換わる時、出力制御端子５に｀Ｈ´レベルの信号ＣＯ
が伝搬するまでに、上記テスト対象回路の内部のディレ
イ時間を伴うため、入力モードであるテスト周期の初め
において、一時的に出力信号と入力信号が時間ｔ1 内に
おいてショートし、不定値が発生してしまう。
に、双方向バッファ回路が出力モードから入力モードへ
切換わる時、出力制御端子５に｀Ｈ´レベルの信号ＣＯ
が伝搬するまでに、上記テスト対象回路の内部のディレ
イ時間を伴うため、入力モードであるテスト周期の初め
において、一時的に出力信号と入力信号が時間ｔ1 内に
おいてショートし、不定値が発生してしまう。
【０００５】そこで、この不定値によるテスト対象回路
の誤動作を防止するために、出力モードから入力モード
へ切換わる時間に、図５に示すようなタイミングで、双
方向外部端子３の出力Ｓ中に切換周期（ダミーサイク
ル）ｔ2 をそれぞれ挿入し、その後に本来の入力パター
ンを印加していた。これによれば、切換周期の場合、出
力ドライバー１はハイインピーダンス状態で、入力パタ
ーンは印加しない。
の誤動作を防止するために、出力モードから入力モード
へ切換わる時間に、図５に示すようなタイミングで、双
方向外部端子３の出力Ｓ中に切換周期（ダミーサイク
ル）ｔ2 をそれぞれ挿入し、その後に本来の入力パター
ンを印加していた。これによれば、切換周期の場合、出
力ドライバー１はハイインピーダンス状態で、入力パタ
ーンは印加しない。
【０００６】
【発明が解決しようとする課題】従来の双方向バッファ
回路は以上のように構成されているので、出力モードか
ら入力モードへ切換わる場合に発生する不定値によるテ
スト対象回路の誤動作を防止するため、テストパターン
において、切換周期を挿入することが必要で、テストパ
ターン数およびテスト時間が増大するなどの問題点があ
った。
回路は以上のように構成されているので、出力モードか
ら入力モードへ切換わる場合に発生する不定値によるテ
スト対象回路の誤動作を防止するため、テストパターン
において、切換周期を挿入することが必要で、テストパ
ターン数およびテスト時間が増大するなどの問題点があ
った。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、出力モードから入力モードへ切
換わる場合に発生する不定値がテスト対象回路内部に入
り込まないように制御できる双方向バッファ回路を得る
ことを目的とする。
ためになされたもので、出力モードから入力モードへ切
換わる場合に発生する不定値がテスト対象回路内部に入
り込まないように制御できる双方向バッファ回路を得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る双方向バ
ッファ回路は、ローレベルの制御信号を受けて出力モー
ドとされ、テスト対象回路から出力された信号を双方向
外部端子へ出力する出力ドライバーと、上記出力ドライ
バーがハイレベルの制御信号を受けて入力モードとされ
たとき、上記双方向外部端子からの入力信号を上記テス
ト対象回路へ出力する入力ドライバーとを備え、入力ド
ライバー制御回路に、該入力ドライバーによる上記入力
信号のテスト対象回路への入力を制御させるとともに、
上記出力モードから入力モードに切換わる期間では、上
記入力ドライバーの出力をハイレベルに保持させるよう
にしたものである。
ッファ回路は、ローレベルの制御信号を受けて出力モー
ドとされ、テスト対象回路から出力された信号を双方向
外部端子へ出力する出力ドライバーと、上記出力ドライ
バーがハイレベルの制御信号を受けて入力モードとされ
たとき、上記双方向外部端子からの入力信号を上記テス
ト対象回路へ出力する入力ドライバーとを備え、入力ド
ライバー制御回路に、該入力ドライバーによる上記入力
信号のテスト対象回路への入力を制御させるとともに、
上記出力モードから入力モードに切換わる期間では、上
記入力ドライバーの出力をハイレベルに保持させるよう
にしたものである。
【０００９】
【作用】この発明における双方向バッファ回路は、出力
ドライバーの出力制御信号を反転回路にて反転して入力
ドライバーへ入力することにより、出力モードから入力
モードに切換わる期間で、入力ドライバーの出力をハイ
レベルに保持して、入力信号および出力信号のショート
による不定値がテスト対象回路に入力されるのを阻止す
る。
ドライバーの出力制御信号を反転回路にて反転して入力
ドライバーへ入力することにより、出力モードから入力
モードに切換わる期間で、入力ドライバーの出力をハイ
レベルに保持して、入力信号および出力信号のショート
による不定値がテスト対象回路に入力されるのを阻止す
る。
【００１０】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１は出力ドライバー、
３は双方向外部端子、４は出力ドライバー１の入力端
子、５は出力ドライバー１の出力制御端子、１１はオア
ゲートからなる入力ドライバー、６はこの入力ドライバ
ー１１の出力端子、１２は入力ドライバー制御回路とし
ての反転回路で、これが入力ドライバー１１による入力
信号のテスト対象回路への入力を制御するほか、出力モ
ードから入力モードへの変化時に、入力ドライバー１１
の出力を一定期間ハイレベルに保持させるように機能す
る。
ついて説明する。図１において、１は出力ドライバー、
３は双方向外部端子、４は出力ドライバー１の入力端
子、５は出力ドライバー１の出力制御端子、１１はオア
ゲートからなる入力ドライバー、６はこの入力ドライバ
ー１１の出力端子、１２は入力ドライバー制御回路とし
ての反転回路で、これが入力ドライバー１１による入力
信号のテスト対象回路への入力を制御するほか、出力モ
ードから入力モードへの変化時に、入力ドライバー１１
の出力を一定期間ハイレベルに保持させるように機能す
る。
【００１１】次に動作について説明する。まず、出力制
御端子５の制御信号ＣＯが｀Ｌ´レベルで出力モードの
場合には、反転回路１２の反転信号ＩＣＯは｀Ｈ´レベ
ルとなり、入力ドライバー１１の出力信号ＩＯは｀Ｈ´
レベル状態である。
御端子５の制御信号ＣＯが｀Ｌ´レベルで出力モードの
場合には、反転回路１２の反転信号ＩＣＯは｀Ｈ´レベ
ルとなり、入力ドライバー１１の出力信号ＩＯは｀Ｈ´
レベル状態である。
【００１２】そして、出力制御端子５の制御信号ＣＯが
｀Ｈ´レベルで、入力モードに切換わった場合には、反
転信号ＩＣＯは｀Ｌ´レベルとなり、双方向外部端子３
からの信号Ｓが入力ドライバー１１を経由して、そのま
ま出力信号ＩＯとして出力端子６からテスト対象回路の
内部へ、伝搬される。
｀Ｈ´レベルで、入力モードに切換わった場合には、反
転信号ＩＣＯは｀Ｌ´レベルとなり、双方向外部端子３
からの信号Ｓが入力ドライバー１１を経由して、そのま
ま出力信号ＩＯとして出力端子６からテスト対象回路の
内部へ、伝搬される。
【００１３】この場合、図２に示すように、出力信号と
入力信号がショートする期間は、反転信号ＩＣＯが｀Ｈ
´レベルを維持しており、入力ドライバー１１の出力端
子６の出力信号ＩＯは、｀Ｈ´レベル状態となったまま
である。このため、出力信号と入力信号がショートして
発生した不定値が回路内部へ伝搬されるということがな
くなり、テスト対象回路の誤動作を防止できる。
入力信号がショートする期間は、反転信号ＩＣＯが｀Ｈ
´レベルを維持しており、入力ドライバー１１の出力端
子６の出力信号ＩＯは、｀Ｈ´レベル状態となったまま
である。このため、出力信号と入力信号がショートして
発生した不定値が回路内部へ伝搬されるということがな
くなり、テスト対象回路の誤動作を防止できる。
【００１４】
【発明の効果】以上のように、この発明によれば、ロー
レベルの制御信号を受けて出力モードとされ、テスト対
象回路から出力された信号を双方向外部端子へ出力する
出力ドライバーと、上記出力ドライバーがハイレベルの
制御信号を受けて入力モードとされたとき、上記双方向
外部端子からの入力信号を上記テスト対象回路へ出力す
る入力ドライバーとを備え、入力ドライバー制御回路
に、該入力ドライバーによる上記入力信号のテスト対象
回路への入力を制御させるとともに、上記出力モードか
ら入力モードに切換わる期間では、上記入力ドライバー
の出力をハイレベルに保持させるように構成したので、
双方向バッファ回路を、出力モードから入力モードへ切
換える場合に発生する不定値が、回路内部に入り込まな
いように制御でき、切換周期を考慮せずに、容易にテス
トパターンの生成が可能となり、テストパターン数およ
びテスト時間を削減できるものが得られる効果がある。
レベルの制御信号を受けて出力モードとされ、テスト対
象回路から出力された信号を双方向外部端子へ出力する
出力ドライバーと、上記出力ドライバーがハイレベルの
制御信号を受けて入力モードとされたとき、上記双方向
外部端子からの入力信号を上記テスト対象回路へ出力す
る入力ドライバーとを備え、入力ドライバー制御回路
に、該入力ドライバーによる上記入力信号のテスト対象
回路への入力を制御させるとともに、上記出力モードか
ら入力モードに切換わる期間では、上記入力ドライバー
の出力をハイレベルに保持させるように構成したので、
双方向バッファ回路を、出力モードから入力モードへ切
換える場合に発生する不定値が、回路内部に入り込まな
いように制御でき、切換周期を考慮せずに、容易にテス
トパターンの生成が可能となり、テストパターン数およ
びテスト時間を削減できるものが得られる効果がある。
【図１】この発明の一実施例による双方向バッファ回路
を示す回路図である。
を示す回路図である。
【図２】図１の回路各部の信号を示すタイミングチャー
ト図である。
ト図である。
【図３】従来の双方向バッファ回路を示す回路図であ
る。
る。
【図４】図３の回路各部の信号を示すタイミングチャー
ト図である。
ト図である。
【図５】テスト対象回路の誤動作防止時における図３の
回路各部の信号を示すタイミングチャート図である。
回路各部の信号を示すタイミングチャート図である。
１ 出力ドライバー ３ 双方向外部端子 １１ 入力ドライバー １２ 反転回路（入力ドライバー制御回路）
Claims (1)
- 【請求項１】 ローレベルの制御信号を受けて出力モー
ドとされ、テスト対象回路から出力された信号を双方向
外部端子へ出力する出力ドライバーと、上記出力ドライ
バーがハイレベルの制御信号を受けて入力モードとされ
たとき、上記双方向外部端子からの入力信号を上記テス
ト対象回路へ出力する入力ドライバーと、該入力ドライ
バーによる上記入力信号のテスト対象回路への入力を制
御するとともに、上記出力モードから入力モードに切換
わる期間では、上記入力ドライバーの出力をハイレベル
に保持させる入力ドライバー制御回路とを備えた双方向
バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216674A JPH0645909A (ja) | 1992-07-23 | 1992-07-23 | 双方向バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216674A JPH0645909A (ja) | 1992-07-23 | 1992-07-23 | 双方向バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645909A true JPH0645909A (ja) | 1994-02-18 |
Family
ID=16692152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216674A Pending JPH0645909A (ja) | 1992-07-23 | 1992-07-23 | 双方向バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366126B1 (en) | 1998-12-11 | 2002-04-02 | Nec Corporation | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit |
-
1992
- 1992-07-23 JP JP4216674A patent/JPH0645909A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366126B1 (en) | 1998-12-11 | 2002-04-02 | Nec Corporation | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013714B2 (ja) | 半導体記憶装置 | |
| US5257223A (en) | Flip-flop circuit with controllable copying between slave and scan latches | |
| KR950034264A (ko) | 지연 고정 루프를 사용한 메모리 기록 제어 | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| JPH0645909A (ja) | 双方向バッファ回路 | |
| KR100389038B1 (ko) | 레이트 라이트 기능을 갖는 동기형 에스램 장치 | |
| JPH0394350A (ja) | 半導体記憶装置 | |
| US5905678A (en) | Control circuit of an output buffer | |
| JP2788729B2 (ja) | 制御信号発生回路 | |
| KR100194201B1 (ko) | 반도체 메모리 장치의 테스트 회로 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JP2897540B2 (ja) | 半導体集積回路 | |
| JPH06118138A (ja) | テスト回路 | |
| JP3082357B2 (ja) | 半導体集積回路 | |
| JP2515704B2 (ja) | 半導体集積回路装置 | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH01202021A (ja) | 書き込みタイミング信号発生回路 | |
| JPH0330326B2 (ja) | ||
| JPH05265949A (ja) | 集積回路装置 | |
| JP2702147B2 (ja) | 集積回路のテストモード設定回路 | |
| JP3084856B2 (ja) | 双方向バッファ回路 | |
| JP2000163173A (ja) | 出力同時動作低減回路 | |
| KR20070042699A (ko) | 클럭 발생 장치 |