JP3013714B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3013714B2 JP3013714B2 JP6232732A JP23273294A JP3013714B2 JP 3013714 B2 JP3013714 B2 JP 3013714B2 JP 6232732 A JP6232732 A JP 6232732A JP 23273294 A JP23273294 A JP 23273294A JP 3013714 B2 JP3013714 B2 JP 3013714B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- circuit
- delay
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特に、パイプライン動作を行う半導体記憶装置に関す
る。
特に、パイプライン動作を行う半導体記憶装置に関す
る。
【０００２】
【従来の技術】近年、ＣＰＵの高速化に伴い、半導体記
憶装置の高速化が要望されている。しかし、プロセス微
細化の物理的限界や、大容量化に伴うチップサイズの増
大等により、この要望は、必ずしも果たせているとは云
えない。そこで、この問題を打破する一つの手段とし
て、例えば、特開昭６１−１４８６９２号公報や特開平
６−７６５６６号公報などに記載された内部パイプライ
ン構造を持つ半導体記憶装置（以下従来の半導体記憶装
置）が提案されている。
憶装置の高速化が要望されている。しかし、プロセス微
細化の物理的限界や、大容量化に伴うチップサイズの増
大等により、この要望は、必ずしも果たせているとは云
えない。そこで、この問題を打破する一つの手段とし
て、例えば、特開昭６１−１４８６９２号公報や特開平
６−７６５６６号公報などに記載された内部パイプライ
ン構造を持つ半導体記憶装置（以下従来の半導体記憶装
置）が提案されている。
【０００３】従来の半導体記憶装置をブロックで示す図
８を参照すると、この従来の半導体記憶装置は、外部の
クロック信号ＣＬＫの供給に応答して内部のクロック信
号φ１を出力する入力回路１５と、外部アドレスデータ
ＡＤＤの供給に応答して複数のアドレスデータ信号ａを
出力する複数の入力回路１と、アドレスデータ信号ａの
供給を受けてこれをラッチし内部クロックφ１に同期し
て複数のアドレスデータ信号ｂを出力する複数のラッチ
回路２と、アドレスデータ信号ｂの供給に応答して複数
のアドレスデータ信号ｃを出力するカラムデコーダ３
と、アドレスデータ信号ｃの供給を受けてこれをラッチ
しクロックφ１に同期して複数のアドレスデータ信号ｄ
を出力する複数のラッチ回路４と、入出力端子ＴＤＱか
らの外部の書込データＤの供給に応答して内部の書込デ
ータｅを出力する入力回路７と、書込データｅの供給を
受けてこれをラッチしクロックφ１に同期して書込デー
タｆを出力するラッチ回路８と、書込データｆの供給を
受けこれをラッチし内部クロックφ１に同期してリード
ライトバスＧに書込データｗを出力するラッチ回路９
と、書込データｗの供給を受け書込データｈを出力する
ライトバッファ１０と、複数のメモリセル６と、アドレ
スデータ信号ｄ及び書込データｈの供給を受け複数のメ
モリセル６とビット線対ｌで接続されさらに内部の読出
データｉを出力する複数のセンスアンプ５と、読出デー
タｉの供給を受けリードライトバスＧに読出データｒを
出力するリードバッファ１１と、読出データｒの供給に
応答して読出データｊを出力するデータアンプ１２と、
読出データｊの供給を受けてこれをラッチしクロックφ
１に同期して読出データｋを出力するラッチ回路１３
と、読出データｋの供給に応答して入出力端子ＤＱに外
部読出データＱを出力する出力回路１４とを備える。
８を参照すると、この従来の半導体記憶装置は、外部の
クロック信号ＣＬＫの供給に応答して内部のクロック信
号φ１を出力する入力回路１５と、外部アドレスデータ
ＡＤＤの供給に応答して複数のアドレスデータ信号ａを
出力する複数の入力回路１と、アドレスデータ信号ａの
供給を受けてこれをラッチし内部クロックφ１に同期し
て複数のアドレスデータ信号ｂを出力する複数のラッチ
回路２と、アドレスデータ信号ｂの供給に応答して複数
のアドレスデータ信号ｃを出力するカラムデコーダ３
と、アドレスデータ信号ｃの供給を受けてこれをラッチ
しクロックφ１に同期して複数のアドレスデータ信号ｄ
を出力する複数のラッチ回路４と、入出力端子ＴＤＱか
らの外部の書込データＤの供給に応答して内部の書込デ
ータｅを出力する入力回路７と、書込データｅの供給を
受けてこれをラッチしクロックφ１に同期して書込デー
タｆを出力するラッチ回路８と、書込データｆの供給を
受けこれをラッチし内部クロックφ１に同期してリード
ライトバスＧに書込データｗを出力するラッチ回路９
と、書込データｗの供給を受け書込データｈを出力する
ライトバッファ１０と、複数のメモリセル６と、アドレ
スデータ信号ｄ及び書込データｈの供給を受け複数のメ
モリセル６とビット線対ｌで接続されさらに内部の読出
データｉを出力する複数のセンスアンプ５と、読出デー
タｉの供給を受けリードライトバスＧに読出データｒを
出力するリードバッファ１１と、読出データｒの供給に
応答して読出データｊを出力するデータアンプ１２と、
読出データｊの供給を受けてこれをラッチしクロックφ
１に同期して読出データｋを出力するラッチ回路１３
と、読出データｋの供給に応答して入出力端子ＤＱに外
部読出データＱを出力する出力回路１４とを備える。
【０００４】また、入出力端子ＤＱからセンスアンプ５
までの書込パスと、センスアンプ５から入出力端子ＤＱ
までの読出パスは、それぞれ図示しない書込制御信号及
び読出制御信号の供給にそれぞれ応答して、書込，読出
の許可，不許可が制御されるように構成されている。
までの書込パスと、センスアンプ５から入出力端子ＤＱ
までの読出パスは、それぞれ図示しない書込制御信号及
び読出制御信号の供給にそれぞれ応答して、書込，読出
の許可，不許可が制御されるように構成されている。
【０００５】次に、図８およびこの回路の読出動作のタ
イムチャートである図９を参照して従来の半導体記憶装
置の読出動作について説明すると、内部のクロックφ１
は、供給を受けた外部クロックＣＬＫの立ち上がりエッ
ジに応答して（以下同期）１ショット分の期間（一定パ
ルス幅）Ｈレベルとなる。サイクルＣ１での外部クロッ
クＣＬＫに同期して外部アドレス端子ＡＤＤから供給さ
れたアドレスデータＡ１はラッチ回路２にラッチされ、
クロックφ１に同期してアドレスデータ信号ｂが出力さ
れる。次に、サイクルＣ２でクロックφ１が発生する
と、このサイクルＣ２で供給され入力回路２にラッチさ
れてたアドレスデータＡ２がアドレスデータ信号ｂとし
て出力される。同時に、アドレスデータＡ１はラッチ回
路４にラッチされ、アドレスデータ信号ｄとして出力さ
れる。さらに、このサイクルＣ２でアドレスデータＡ１
に対応する読出データＤ１がセンスアンプ５から読出さ
れデータｉとして出力され、リードバッファ１１，リー
ドライトバスＧ，およびデータアンプ１２を経由して対
応のデータｊがラッチ回路１３にラッチされる。次のサ
イクルＣ３では、同様にクロックφ１に同期して、アド
レスデータＡ２及び読出データＤ２が伝達される一方、
ラッチ回路１３の読出データＤ１はクロックφ１の発生
に応答して読出データｋとして出力され、出力回路１４
を経由して出力データＱとして入出力端子ＤＱに出力さ
れる。
イムチャートである図９を参照して従来の半導体記憶装
置の読出動作について説明すると、内部のクロックφ１
は、供給を受けた外部クロックＣＬＫの立ち上がりエッ
ジに応答して（以下同期）１ショット分の期間（一定パ
ルス幅）Ｈレベルとなる。サイクルＣ１での外部クロッ
クＣＬＫに同期して外部アドレス端子ＡＤＤから供給さ
れたアドレスデータＡ１はラッチ回路２にラッチされ、
クロックφ１に同期してアドレスデータ信号ｂが出力さ
れる。次に、サイクルＣ２でクロックφ１が発生する
と、このサイクルＣ２で供給され入力回路２にラッチさ
れてたアドレスデータＡ２がアドレスデータ信号ｂとし
て出力される。同時に、アドレスデータＡ１はラッチ回
路４にラッチされ、アドレスデータ信号ｄとして出力さ
れる。さらに、このサイクルＣ２でアドレスデータＡ１
に対応する読出データＤ１がセンスアンプ５から読出さ
れデータｉとして出力され、リードバッファ１１，リー
ドライトバスＧ，およびデータアンプ１２を経由して対
応のデータｊがラッチ回路１３にラッチされる。次のサ
イクルＣ３では、同様にクロックφ１に同期して、アド
レスデータＡ２及び読出データＤ２が伝達される一方、
ラッチ回路１３の読出データＤ１はクロックφ１の発生
に応答して読出データｋとして出力され、出力回路１４
を経由して出力データＱとして入出力端子ＤＱに出力さ
れる。
【０００６】サイクルＣ４では、同様に読出データＤ２
が出力される。
が出力される。
【０００７】次に、この回路の書込動作タイムチャート
である図１０を参照して書込動作について説明すると、
サイクルＣ１，Ｃ２でそれぞれ供給されたアドレスデー
タＡ１，Ａ２は、読出時と同様に伝達される。また、サ
イクルＣ１での外部クロックＣＬＫに同期して入出力端
子ＤＱから供給された書込データＤ１は、入力回路７に
ラッチされ、クロックφ１に同期して書込データｆが出
力される。次にサイクルＣ２でクロックφ１が発生する
と、サイクルＣ２で供給されラッチ回路８にラッチされ
ていた書込データＤ２が書込データｆとして出力されラ
ッチ回路９にラッチされる。このデータｆはラッチ回路
９からリードライトバスＧに書込データｗとして出力さ
れる。さらにこのサイクルＣ２で、書込データＤ１は書
込データｈとしてセンスアンプ５に書込まれ、その後サ
イクルＣ２からサイクルＣ３にかけて、外部クロックＣ
ＬＫとは非同期にメモメリセル６に書込まれる。
である図１０を参照して書込動作について説明すると、
サイクルＣ１，Ｃ２でそれぞれ供給されたアドレスデー
タＡ１，Ａ２は、読出時と同様に伝達される。また、サ
イクルＣ１での外部クロックＣＬＫに同期して入出力端
子ＤＱから供給された書込データＤ１は、入力回路７に
ラッチされ、クロックφ１に同期して書込データｆが出
力される。次にサイクルＣ２でクロックφ１が発生する
と、サイクルＣ２で供給されラッチ回路８にラッチされ
ていた書込データＤ２が書込データｆとして出力されラ
ッチ回路９にラッチされる。このデータｆはラッチ回路
９からリードライトバスＧに書込データｗとして出力さ
れる。さらにこのサイクルＣ２で、書込データＤ１は書
込データｈとしてセンスアンプ５に書込まれ、その後サ
イクルＣ２からサイクルＣ３にかけて、外部クロックＣ
ＬＫとは非同期にメモメリセル６に書込まれる。
【０００８】同様に、サイクルＣ３からサイクロＣ４に
かけて、書込データＤ２が書込まれる。
かけて、書込データＤ２が書込まれる。
【０００９】また、２つのラッチ回路４，１３を区切り
とし３段のステージに分割された３段パイプライン回路
の読出パスにおいて、１段目のラッチ回路２，４間のデ
ータ伝達時間をｔ1 、２段目のラッチ回路４，１３間の
データ伝達時間をｔ2 、ラッチ回路１３から入出力端子
ＤＱまでのデータ伝達時間をｔ3 とすると、伝達時間ｔ
3 は、この半導体記憶装置のアクセス時間であり、伝達
時間ｔ1 ，ｔ2 は、サイクル時間を決める要素であり、
大きいほうがサイクル時間となる。また、アクセス時間
短縮のため、ラッチ回路１３は、チップ上で入出力端子
ＤＱになるべく近くなるように配置されるので、伝達時
間ｔ3 は、伝達時間ｔ1 ，ｔ2 のうちのサイクル時間対
応の大きいほうに比べ小さくなっている。
とし３段のステージに分割された３段パイプライン回路
の読出パスにおいて、１段目のラッチ回路２，４間のデ
ータ伝達時間をｔ1 、２段目のラッチ回路４，１３間の
データ伝達時間をｔ2 、ラッチ回路１３から入出力端子
ＤＱまでのデータ伝達時間をｔ3 とすると、伝達時間ｔ
3 は、この半導体記憶装置のアクセス時間であり、伝達
時間ｔ1 ，ｔ2 は、サイクル時間を決める要素であり、
大きいほうがサイクル時間となる。また、アクセス時間
短縮のため、ラッチ回路１３は、チップ上で入出力端子
ＤＱになるべく近くなるように配置されるので、伝達時
間ｔ3 は、伝達時間ｔ1 ，ｔ2 のうちのサイクル時間対
応の大きいほうに比べ小さくなっている。
【００１０】また、２段目のラッチ回路４は、センスア
ンプ５よりもむしろ外部アドレス端子ＡＤＤの付近に配
置しているため、センスアンプ５等を含む２段目のパス
が１段目よりも長くなり（ｔ2 ＞ｔ1 ）、アドレスアク
セス時間Ｔは、次式で表される。
ンプ５よりもむしろ外部アドレス端子ＡＤＤの付近に配
置しているため、センスアンプ５等を含む２段目のパス
が１段目よりも長くなり（ｔ2 ＞ｔ1 ）、アドレスアク
セス時間Ｔは、次式で表される。
【００１１】Ｔ＝ｔ2 ×２＋ｔ3 したがって、純粋にデータ伝達に必要とする時間（ｔ1
＋ｔ2 ＋ｔ3 ）に比べ、次式で示されるアドレスアクセ
ス時間の損失ＴL が生じる。
＋ｔ2 ＋ｔ3 ）に比べ、次式で示されるアドレスアクセ
ス時間の損失ＴL が生じる。
【００１２】 ＴL ＝（ｔ2 ×２＋ｔ3 ）−（ｔ1 ＋ｔ2 ＋ｔ3 ） ＝ｔ2 −ｔ1
【発明が解決しようとする課題】上述した従来の半導体
記憶装置は、チップ上で第２段目の入力のラッチ回路が
外部アドレス端子付近に配置されセンスアンプから遠く
なるためこの２段目のパスが１段目よりも長くなり、そ
の差であるアドレスアクセス時間損失を生じるが、この
損失は初期設計段階での３段パイプラインの構成如何で
決まってしまい、設計の後半でのシミュレーション結果
や、製品段階での評価結果からのフィードバックを適用
して上記損失を小さくするのは困難であるという欠点が
あった。
記憶装置は、チップ上で第２段目の入力のラッチ回路が
外部アドレス端子付近に配置されセンスアンプから遠く
なるためこの２段目のパスが１段目よりも長くなり、そ
の差であるアドレスアクセス時間損失を生じるが、この
損失は初期設計段階での３段パイプラインの構成如何で
決まってしまい、設計の後半でのシミュレーション結果
や、製品段階での評価結果からのフィードバックを適用
して上記損失を小さくするのは困難であるという欠点が
あった。
【００１３】
【課題を解決するための手段】本発明の半導体記憶装置
は、データ記憶用のメモリセルアレイと、アドレス信号
及び書込データの供給を受け前記メモリセルアレイに対
する前記データの書込及び記憶データの読出を行いこの
読出データを出力するセンスアンプと、前記アドレス信
号，前記書込データ及び前記読出データを含む伝送デー
タの各々をラッチしクロックに同期してそれぞれ次段に
出力する入力側の第１，中間の第２及び出力側の第３の
一時記憶回路により分割されパイプライン動作によりこ
の伝送データをそれぞれ伝達するデータ伝達回路とを備
える半導体記憶装置において、前記第１の一時記憶回路
を前記クロック対応の第１のクロックの第１のパルスに
同期させ前記第３の一時記憶回路を前記第１のパルスよ
り少くとも２サイクル後に入力される前記第１のクロッ
クの第２のパルスに同期させて前記伝送データの出力制
御を行わせるとともに前記第１のパルスと前記第２のパ
ルスとの間に入力される第３のパルス対応の第２のクロ
ックにより前記第２の一時記憶回路を同期させることに
より前記第２のパルスのタイミングより予め定めた時間
の分先立って前記伝送データの出力制御を行わせる制御
回路を備えて構成されている。
は、データ記憶用のメモリセルアレイと、アドレス信号
及び書込データの供給を受け前記メモリセルアレイに対
する前記データの書込及び記憶データの読出を行いこの
読出データを出力するセンスアンプと、前記アドレス信
号，前記書込データ及び前記読出データを含む伝送デー
タの各々をラッチしクロックに同期してそれぞれ次段に
出力する入力側の第１，中間の第２及び出力側の第３の
一時記憶回路により分割されパイプライン動作によりこ
の伝送データをそれぞれ伝達するデータ伝達回路とを備
える半導体記憶装置において、前記第１の一時記憶回路
を前記クロック対応の第１のクロックの第１のパルスに
同期させ前記第３の一時記憶回路を前記第１のパルスよ
り少くとも２サイクル後に入力される前記第１のクロッ
クの第２のパルスに同期させて前記伝送データの出力制
御を行わせるとともに前記第１のパルスと前記第２のパ
ルスとの間に入力される第３のパルス対応の第２のクロ
ックにより前記第２の一時記憶回路を同期させることに
より前記第２のパルスのタイミングより予め定めた時間
の分先立って前記伝送データの出力制御を行わせる制御
回路を備えて構成されている。
【００１４】
【実施例】次に、本発明の実施例を図８と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の半導体
記憶装置は、従来と共通の構成要素１〜１５に加えて、
入力回路１５の出力のクロックφ１の供給に応答してク
ロックφ２，φ３を出力する制御回路１６をさらに備
え、ラッチ回路４，９には、クロックφ１に代りクロッ
クφ２を供給し、また、リードバッファ１１にクロック
φ３を供給するよう構成される。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の半導体
記憶装置は、従来と共通の構成要素１〜１５に加えて、
入力回路１５の出力のクロックφ１の供給に応答してク
ロックφ２，φ３を出力する制御回路１６をさらに備
え、ラッチ回路４，９には、クロックφ１に代りクロッ
クφ２を供給し、また、リードバッファ１１にクロック
φ３を供給するよう構成される。
【００１５】また、制御回路１６の構成を示す図２を参
照すると、供給を受けたクロックφ１を所定時間遅延さ
せてクロックφ２，φ３の各々を出力するディレイ素子
ＤＬ１，ＤＬ２を備える。これらディレイ素子ＤＬ１，
ＤＬ２の各々の遅延量は拡散の後半の配線工程で容易に
変更できるよう構成されている。
照すると、供給を受けたクロックφ１を所定時間遅延さ
せてクロックφ２，φ３の各々を出力するディレイ素子
ＤＬ１，ＤＬ２を備える。これらディレイ素子ＤＬ１，
ＤＬ２の各々の遅延量は拡散の後半の配線工程で容易に
変更できるよう構成されている。
【００１６】次に、図１，図２及びリード動作のタイム
チャートである図３を参照して本実施例の読出動作につ
いて説明すると、クロックφ１は、従来と同様に１ショ
ット分の期間Ｈレベルとなり、クロックφ２、φ３は、
クロックφ１から所定遅延時間後に一定パルス幅の期間
Ｈレベルとなる。
チャートである図３を参照して本実施例の読出動作につ
いて説明すると、クロックφ１は、従来と同様に１ショ
ット分の期間Ｈレベルとなり、クロックφ２、φ３は、
クロックφ１から所定遅延時間後に一定パルス幅の期間
Ｈレベルとなる。
【００１７】サイクルＣ１でラッチ回路２にラッチされ
たアドレスデータＡ１は、サイクルＣ１期間中のクロッ
クφ２に同期してラッチ回路４にラッチされ、アドレス
データｄとして出力される。さらに、読出データＤ１
が、センスアンプ５から読出データｉに出力される。
たアドレスデータＡ１は、サイクルＣ１期間中のクロッ
クφ２に同期してラッチ回路４にラッチされ、アドレス
データｄとして出力される。さらに、読出データＤ１
が、センスアンプ５から読出データｉに出力される。
【００１８】次のサイクルＣ２で、内部クロックφ３が
発生するとリードバッファ１１は読出データＤ１対応の
データｒをリードライトバスＧに出力し、ラッチ回路１
３にラッチする。このサイクルＣ２でクロックφ２が発
生すると、次のアドレスデータＡ２がラッチ回路４にラ
ッチされ、対応する読出データＤ２が、読出データｉと
して出力される。次のサイクルＣ３では、同じく読出デ
ータＤ２が伝達される一方、前の読出データＤ１は、内
部クロックφ１に応答して読出データｋとして出力回路
１４に供給され、次いで出力回路１４からこの読出デー
タｋ対応のデータＤ１が入出力端子ＤＱに出力される。
発生するとリードバッファ１１は読出データＤ１対応の
データｒをリードライトバスＧに出力し、ラッチ回路１
３にラッチする。このサイクルＣ２でクロックφ２が発
生すると、次のアドレスデータＡ２がラッチ回路４にラ
ッチされ、対応する読出データＤ２が、読出データｉと
して出力される。次のサイクルＣ３では、同じく読出デ
ータＤ２が伝達される一方、前の読出データＤ１は、内
部クロックφ１に応答して読出データｋとして出力回路
１４に供給され、次いで出力回路１４からこの読出デー
タｋ対応のデータＤ１が入出力端子ＤＱに出力される。
【００１９】次のサイクルＣ４では、同様に読出データ
Ｄ２が出力される。
Ｄ２が出力される。
【００２０】次に、この回路の書込動作タイムチャート
である図４を参照して書込動作について説明すると、サ
イクルＣ１，Ｃ２でそれぞれ供給されたアドレスデータ
Ａ１，Ａ２は、読出時と同様に伝達される。
である図４を参照して書込動作について説明すると、サ
イクルＣ１，Ｃ２でそれぞれ供給されたアドレスデータ
Ａ１，Ａ２は、読出時と同様に伝達される。
【００２１】また、サイクルＣ１での外部クロックＣＬ
Ｋに同期して入出力端子ＤＱから供給された書込データ
Ｄ１は入力回路７にラッチされ、クロックφ１に同期し
て書込データｆが出力される。さらに、クロックφ２の
発生に応答してサイクル書込データＤ１はラッチ回路９
にラッチされ、リードライトバスＧ，ライトバッファ１
０を経由して書込データｈとしてセンスアンプ５に供給
され書込まれる。その後サイクルＣ１からサイクルＣ３
にかけて、外部クロックＣＬＫとは非同期にメモリセル
６に書込まれる。
Ｋに同期して入出力端子ＤＱから供給された書込データ
Ｄ１は入力回路７にラッチされ、クロックφ１に同期し
て書込データｆが出力される。さらに、クロックφ２の
発生に応答してサイクル書込データＤ１はラッチ回路９
にラッチされ、リードライトバスＧ，ライトバッファ１
０を経由して書込データｈとしてセンスアンプ５に供給
され書込まれる。その後サイクルＣ１からサイクルＣ３
にかけて、外部クロックＣＬＫとは非同期にメモリセル
６に書込まれる。
【００２２】同様に、サイクルＣ２からサイクルＣ４に
かけて、書込データＤ２が書込まれる。
かけて、書込データＤ２が書込まれる。
【００２３】ここで、ディレイ素子ＤＬ１，ＤＬ２の各
々の遅延量をそれぞれｔD1、ｔD2とし、遅延量ｔD1を、
次式のようにパイプライン１段目のデータ伝達時間ｔ1
と同一に設定する。
々の遅延量をそれぞれｔD1、ｔD2とし、遅延量ｔD1を、
次式のようにパイプライン１段目のデータ伝達時間ｔ1
と同一に設定する。
【００２４】ｔD1＝ｔ1 さらに、パイプライン２段目のデータ伝達時間ｔ2 のラ
ッチ回路４からリードバッファ１１までのデータ伝達時
間をｔ21、リードバッファ１１からラッチ回路１３まで
のデータ伝達時間をｔ22とすると、それぞれ次式を満足
するようにｔD2を設定する。
ッチ回路４からリードバッファ１１までのデータ伝達時
間をｔ21、リードバッファ１１からラッチ回路１３まで
のデータ伝達時間をｔ22とすると、それぞれ次式を満足
するようにｔD2を設定する。
【００２５】 ｔ1 ＋ｔ21＝（ｔ1 ＋ｔ2 ）／２＋ｔD2 ｔ22 ＝（ｔ1 ＋ｔ2 ）／２−ｔD2 すると、ｔ1 ，ｔ2 は最小値でかつｔ1 ＝ｔ2 となり、
読出時のアドレスアクセス時間Ｔは、次式で表される。
読出時のアドレスアクセス時間Ｔは、次式で表される。
【００２６】Ｔ＝ｔ1 ＋ｔ2 ＋ｔ3 クロックφ３に同期して動作するリードバッファ１１
は、チップ上でラッチ回路２，１３の中間点よりラッチ
回路１３寄りの位置に配置すれば、ｔD2が負になること
はない。
は、チップ上でラッチ回路２，１３の中間点よりラッチ
回路１３寄りの位置に配置すれば、ｔD2が負になること
はない。
【００２７】次に、本発明の第２の実施例を図１と共通
の構成要素には共通の参照文字／数字を付して同様にブ
ロックで示す図５を参照すると、この図に示す本実施例
の第１の実施例との相違点は、制御回路１６の代りにデ
ィレイ素子ＤＬ３，ＤＬ４を有しディレイ素子ＤＬ４に
クロックφ１の極性を反転して供給しディレイ素子ＤＬ
３，ＤＬ４の出力のＯＲ論理を取ってクロックφ２Ａを
発生する制御回路１６Ａを備えることと、ラッチ回路
４，９にクロックφ２の代りにクロックφ２Ａを、リー
ドバッファ１１にクロックφ３の代りに反転したクロッ
クφ２Ａをそれぞれ供給することである。
の構成要素には共通の参照文字／数字を付して同様にブ
ロックで示す図５を参照すると、この図に示す本実施例
の第１の実施例との相違点は、制御回路１６の代りにデ
ィレイ素子ＤＬ３，ＤＬ４を有しディレイ素子ＤＬ４に
クロックφ１の極性を反転して供給しディレイ素子ＤＬ
３，ＤＬ４の出力のＯＲ論理を取ってクロックφ２Ａを
発生する制御回路１６Ａを備えることと、ラッチ回路
４，９にクロックφ２の代りにクロックφ２Ａを、リー
ドバッファ１１にクロックφ３の代りに反転したクロッ
クφ２Ａをそれぞれ供給することである。
【００２８】また、ディレイ素子ＤＬ３，ＤＬ４の各々
の遅延量は独立に拡散の後半の配線工程で容易に変更で
きるよう構成されている。
の遅延量は独立に拡散の後半の配線工程で容易に変更で
きるよう構成されている。
【００２９】図６及びリード動作のタイムチャートであ
る図７を参照して本実施例の読出動作について説明する
と、ラッチ回路４は、クロックφ２Ａに同期して動作
し、リードバッファ１１は、クロックφ２Ａの反転信号
に同期して動作する。このとき、クロックφ２Ａの立上
がり，立下がりそれぞれのエッジを、データ伝達開始の
タイミングとして利用している。
る図７を参照して本実施例の読出動作について説明する
と、ラッチ回路４は、クロックφ２Ａに同期して動作
し、リードバッファ１１は、クロックφ２Ａの反転信号
に同期して動作する。このとき、クロックφ２Ａの立上
がり，立下がりそれぞれのエッジを、データ伝達開始の
タイミングとして利用している。
【００３０】
【発明の効果】以上説明したように、本発明の半導体記
憶装置は、第１の一時記憶回路を第１のクロックの第１
のパルスに同期させ第３の一時記憶回路を上記第１のパ
ルスより少くとも２サイクル後に入力される第１のクロ
ックの第２のパルスに同期させて伝送データの出力制御
を行わせるとともに上記第１，第２のパルスの間に入力
される第３のパルス対応の第２のクロックにより第２の
一時記憶回路を同期させることにより第２のパルスのタ
イミングより先立って上記伝送データの出力制御を行わ
せる制御回路を備えるので、アドレスアクセス損失の要
因である各パイプライン間のデータ伝達時間の差を補償
することにより、ネットのデータ伝達所要時間をパイプ
ライン段数で除した時間をサイクル時間とするよう容易
に最適化することができるという効果がある。
憶装置は、第１の一時記憶回路を第１のクロックの第１
のパルスに同期させ第３の一時記憶回路を上記第１のパ
ルスより少くとも２サイクル後に入力される第１のクロ
ックの第２のパルスに同期させて伝送データの出力制御
を行わせるとともに上記第１，第２のパルスの間に入力
される第３のパルス対応の第２のクロックにより第２の
一時記憶回路を同期させることにより第２のパルスのタ
イミングより先立って上記伝送データの出力制御を行わ
せる制御回路を備えるので、アドレスアクセス損失の要
因である各パイプライン間のデータ伝達時間の差を補償
することにより、ネットのデータ伝達所要時間をパイプ
ライン段数で除した時間をサイクル時間とするよう容易
に最適化することができるという効果がある。
【図１】本発明の半導体記憶装置の第１の実施例を示す
ブロック図である。
ブロック図である。
【図２】図１の制御回路の構成を示すブロック図であ
る。
る。
【図３】本実施例の半導体記憶装置におけるリード動作
のタイムチャートである。
のタイムチャートである。
【図４】本実施例の半導体記憶装置におけるライト動作
のタイムチャートである。
のタイムチャートである。
【図５】本発明の半導体記憶装置の第２の実施例を示す
ブロック図である。
ブロック図である。
【図６】図５の制御回路の構成を示すブロック図であ
る。
る。
【図７】本実施例の半導体記憶装置におけるリード動作
のタイムチャートである。
のタイムチャートである。
【図８】従来の半導体記憶装置の一例を示すブロック図
である。
である。
【図９】従来の半導体記憶装置におけるリード動作のタ
イムチャートである。
イムチャートである。
【図１０】従来の半導体記憶装置におけるライト動作の
タイムチャートである。
タイムチャートである。
１，７，１５ 入力回路 ２，４，８，９，１３ ラッチ回路 ３ カラムデコーダ ５ センスアンプ ６ メモリセル １０ ライトバッファ １１ リードバッファ １２ データアンプ １４ 出力回路 １６，１６Ａ 制御回路 ＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４ ディレイ素子
Claims (7)
- 【請求項１】 データ記憶用のメモリセルアレイと、ア
ドレス信号及び書込データの供給を受け前記メモリセル
アレイに対する前記データの書込及び記憶データの読出
を行いこの読出データを出力するセンスアンプと、前記
アドレス信号，前記書込データ及び前記読出データを含
む伝送データの各々をラッチしクロックに同期してそれ
ぞれ次段に出力する入力側の第１，中間の第２及び出力
側の第３の一時記憶回路により分割されパイプライン動
作によりこの伝送データをそれぞれ伝達するデータ伝達
回路とを備える半導体記憶装置において、第１のクロックの供給に応答して、第１のクロックの第
１のパルスから予め定めた第１の遅延時間分を遅延し
て、第１のクロックの第１のパルスと第２のパルスの間
に第２のクロックを発生すると共に、第１のクロックの
第２のパルスから予め定めた第２の遅延時間分を遅延し
て、第１のクロックの第２のパルスと第３のパルスの間
に第３のクロックを発生する 制御回路を備え、 前記データ伝達回路が、 外部クロックの供給に応答して前記第１のクロックを出
力するクロック入力回路と、 外部アドレス信号の供給に応答して第１のアドレス信号
を出力するアドレス入力回路と、 前記第１のアドレス信号をラッチし前記第１のクロック
の第１のパルスに同期して第２のアドレス信号を出力す
る前記第１の一時記憶回路である第１のラッチ回路と、 前記第２のアドレス信号の供給に応答してデコードし第
３のアドレス信号を出力するデコーダ回路と、 前記第３のアドレス信号の供給を受けてこれをラッチし
前記第２のクロックに同期して第４のアドレス信号を前
記センスアンプに出力する前記第２の一時記憶回路であ
る第２のラッチ回路と、 データ入出力端子からの外部書込データの供給に応答し
て第１の書込データを出力するデータ入力回路と、 前記第１の書込データの供給を受けてこれをラッチし前
記第１のクロックの第 １のパルスに同期して第２の書込
データを出力する前記第１の一時記憶回路である第３の
ラッチ回路と、 前記第２の書込データの供給を受けこれをラッチし前記
第２のクロックに同期して第３の書込データを前記デー
タとして前記センスアンプに出力する前記第２の記憶回
路である第４のラッチ回路と、 前記センスアンプから第１の読出データの供給を受け第
３のクロックに同期して第２の読出データを出力するリ
ードバッファ回路と、 前記第２の読出データの供給を受けこれをラッチし前記
第１のクロックの第３のパルスに同期して第３の読出デ
ータを出力する前記第３の一時記憶回路である第５のラ
ッチ回路とを備えることを特徴とする半導体記憶装置。 - 【請求項２】 前記制御回路が、前記第１のクロックの
供給に応答してこの第１のクロックを前記第１及び第２
の遅延時間それぞれ遅延する第１及び第２の遅延素子を
備えることを特徴とする請求項１記載の半導体記憶装
置。 - 【請求項３】 前記制御回路が、前記第１のクロックの
供給に応答してこの第１のクロックを前記第１の遅延時
間遅延し第１の遅延信号を発生する第３の遅延素子と、 前記第１のクロックを反転し前記第２の遅延時間遅延し
第２の遅延信号を発生する第４の遅延素子と、 前記第１及び第２の遅延信号の論理和演算を行い前記第
２のクロック対応の前縁と前記第３のクロック対応の後
縁とを有する第４のクロックを発生する論理回路とを備
えることを特徴とする請求項１記載の半導体記憶装置。 - 【請求項４】 前記第１の遅延時間は、前記第１の及び
第２の一時記憶回路間の前記第１のデータ伝達時間と等
しく設定され、 前記第２の遅延時間は、前記第１の一時記憶回路と前記
リードバッファ回路との間のデータ伝達時間が、前記第
１及び第３の一時記憶回路の間のデータ伝達時間を２で
除算した時間値に前記第２の遅延時間を加算した時間値
に等しくなるように設定されることを特徴とする請求項
１記載の半導体記憶装置。 - 【請求項５】 前記リードバッファ回路が、供給を受け
た前記第４のクロックの前記後縁に同期して動作するこ
とを特徴とする請求項１または３記載の半導体記憶装
置。 - 【請求項６】 前記第１〜第４の遅延素子の各々の遅延
時間が独立に拡散後の配線工程の変更のみで調整できる
ことを特徴とする請求項２または３記載の半導体記憶装
置。 - 【請求項７】 チップ上に形成した前記リードバッファ
回路が、前記第１及び前記第５のラッチ回路との中間点
よりも前記第５のラッチ回路に近くなるように配置され
たことを特徴とする請求項１記載の半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232732A JP3013714B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体記憶装置 |
| DE69521257T DE69521257T2 (de) | 1994-09-28 | 1995-09-26 | Fliessband-Halbleiterspeicheranordnung, die Zeitverlust beim Datenzugriff aufgrund des Unterschieds zwischen Fliessbandstufen eliminiert |
| EP95115163A EP0704848B1 (en) | 1994-09-28 | 1995-09-26 | Semiconductor pipeline memory device eliminating time loss due to difference between pipeline stages from data access |
| US08/534,208 US5579267A (en) | 1994-09-28 | 1995-09-26 | Semiconductor pipeline memory device eliminating time loss due to difference between pipeline stages from data access |
| KR1019950032323A KR0170006B1 (ko) | 1994-09-28 | 1995-09-28 | 데이타 억세스로부터 파이프라인 단들 사이의 차이로 인한 시간 손실을 제거하는 반도체 파이프라인 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232732A JP3013714B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11100290A Division JPH11328964A (ja) | 1999-04-07 | 1999-04-07 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0896573A JPH0896573A (ja) | 1996-04-12 |
| JP3013714B2 true JP3013714B2 (ja) | 2000-02-28 |
Family
ID=16943919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232732A Expired - Lifetime JP3013714B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5579267A (ja) |
| EP (1) | EP0704848B1 (ja) |
| JP (1) | JP3013714B2 (ja) |
| KR (1) | KR0170006B1 (ja) |
| DE (1) | DE69521257T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883491A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Denki Eng Kk | データ読出回路 |
| JPH08263985A (ja) * | 1995-03-24 | 1996-10-11 | Nec Corp | 半導体記憶装置 |
| AU6951596A (en) * | 1995-08-28 | 1997-03-19 | Motorola, Inc. | Method and system for performing an l1 norm operation |
| JP3252678B2 (ja) * | 1995-10-20 | 2002-02-04 | 日本電気株式会社 | 同期式半導体メモリ |
| JP2904076B2 (ja) * | 1995-11-10 | 1999-06-14 | 日本電気株式会社 | 半導体記憶装置 |
| JP3183321B2 (ja) * | 1995-11-10 | 2001-07-09 | 日本電気株式会社 | 半導体記憶装置 |
| JP3192077B2 (ja) | 1996-01-30 | 2001-07-23 | 日本電気株式会社 | 半導体記憶装置 |
| US5784705A (en) * | 1996-07-15 | 1998-07-21 | Mosys, Incorporated | Method and structure for performing pipeline burst accesses in a semiconductor memory |
| JP4090088B2 (ja) * | 1996-09-17 | 2008-05-28 | 富士通株式会社 | 半導体装置システム及び半導体装置 |
| JPH10208470A (ja) * | 1997-01-17 | 1998-08-07 | Nec Corp | 同期型半導体記憶装置 |
| US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
| US5920518A (en) * | 1997-02-11 | 1999-07-06 | Micron Technology, Inc. | Synchronous clock generator including delay-locked loop |
| US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
| US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
| US5940609A (en) * | 1997-08-29 | 1999-08-17 | Micorn Technology, Inc. | Synchronous clock generator including a false lock detector |
| US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
| CA2805213A1 (en) | 1998-04-01 | 1999-10-01 | Mosaid Technologies Incorporated | Semiconductor memory asynchronous pipeline |
| DE69923769T2 (de) | 1998-04-01 | 2006-02-02 | Mosaid Technologies Incorporated, Kanata | Asynchrones halbleiterspeicher-fliessband |
| US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
| US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| US6615307B1 (en) * | 2000-05-10 | 2003-09-02 | Micron Technology, Inc. | Flash with consistent latency for read operations |
| JP4480855B2 (ja) * | 2000-06-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体デバイスを含むモジュール、及びモジュールを含むシステム |
| JP2004502267A (ja) * | 2000-07-07 | 2004-01-22 | モサイド・テクノロジーズ・インコーポレイテッド | アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ |
| US6359827B1 (en) * | 2000-08-22 | 2002-03-19 | Micron Technology, Inc. | Method of constructing a very wide, very fast distributed memory |
| US6912626B1 (en) | 2000-08-31 | 2005-06-28 | Micron Technology, Inc. | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner |
| US6349056B1 (en) | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
| US6788593B2 (en) * | 2001-02-28 | 2004-09-07 | Rambus, Inc. | Asynchronous, high-bandwidth memory component using calibrated timing elements |
| US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| US7051264B2 (en) * | 2001-11-14 | 2006-05-23 | Monolithic System Technology, Inc. | Error correcting memory and method of operating same |
| US6751129B1 (en) | 2002-05-21 | 2004-06-15 | Sandisk Corporation | Efficient read, write methods for multi-state memory |
| US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
| US7392456B2 (en) * | 2004-11-23 | 2008-06-24 | Mosys, Inc. | Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory |
| US20060206744A1 (en) * | 2005-03-08 | 2006-09-14 | Nec Laboratories America, Inc. | Low-power high-throughput streaming computations |
| KR100906644B1 (ko) * | 2007-12-27 | 2009-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
| JP2022000832A (ja) * | 2020-06-19 | 2022-01-04 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | メモリデバイス及びその動作方法 |
| JP7187721B2 (ja) * | 2020-06-19 | 2022-12-12 | 華邦電子股▲ふん▼有限公司 | メモリデバイス及びその動作方法 |
| US11417390B2 (en) | 2020-07-07 | 2022-08-16 | Winbond Electronics Corp. | Memory device and operation method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61148692A (ja) | 1984-12-24 | 1986-07-07 | Nippon Telegr & Teleph Corp <Ntt> | 記憶装置 |
| JPH02172097A (ja) * | 1988-12-23 | 1990-07-03 | Nec Corp | メモリ |
| JP3178859B2 (ja) * | 1991-06-05 | 2001-06-25 | 株式会社東芝 | ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法 |
| JP2830594B2 (ja) * | 1992-03-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
| JPH06187787A (ja) * | 1992-12-17 | 1994-07-08 | Hitachi Ltd | 半導体記憶装置とそのパイプライン動作制御方法 |
| US5471607A (en) * | 1993-04-22 | 1995-11-28 | Analog Devices, Inc. | Multi-phase multi-access pipeline memory system |
-
1994
- 1994-09-28 JP JP6232732A patent/JP3013714B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-26 US US08/534,208 patent/US5579267A/en not_active Expired - Lifetime
- 1995-09-26 EP EP95115163A patent/EP0704848B1/en not_active Expired - Lifetime
- 1995-09-26 DE DE69521257T patent/DE69521257T2/de not_active Expired - Fee Related
- 1995-09-28 KR KR1019950032323A patent/KR0170006B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0170006B1 (ko) | 1999-03-30 |
| DE69521257T2 (de) | 2002-04-25 |
| JPH0896573A (ja) | 1996-04-12 |
| US5579267A (en) | 1996-11-26 |
| KR960012011A (ko) | 1996-04-20 |
| EP0704848B1 (en) | 2001-06-13 |
| DE69521257D1 (de) | 2001-07-19 |
| EP0704848A3 (en) | 1997-08-27 |
| EP0704848A2 (en) | 1996-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013714B2 (ja) | 半導体記憶装置 | |
| JP3183321B2 (ja) | 半導体記憶装置 | |
| JP5017708B2 (ja) | ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 | |
| US6078546A (en) | Synchronous semiconductor memory device with double data rate scheme | |
| US6822925B2 (en) | Synchronous mirror delay with reduced delay line taps | |
| KR100915554B1 (ko) | 반도체기억장치 | |
| JP3180317B2 (ja) | 半導体記憶装置 | |
| JP2616567B2 (ja) | 半導体記憶装置 | |
| JP3177094B2 (ja) | 半導体記憶装置 | |
| JP2001167580A (ja) | 半導体記憶装置 | |
| JPH11185477A (ja) | タイミング信号生成回路 | |
| US6201756B1 (en) | Semiconductor memory device and write data masking method thereof | |
| US7639560B2 (en) | Output control signal generating circuit | |
| US6834015B2 (en) | Semiconductor memory device for reducing data accessing time | |
| JPH07182854A (ja) | 半導体記憶回路の制御方法 | |
| JPH11176200A (ja) | 直接アクセスモードテスト制御回路を備える高速半導体メモリ装置及びそのテスト方法 | |
| JP3097301B2 (ja) | 半導体メモリ装置 | |
| JP2004152348A (ja) | 信号生成回路 | |
| JPH01196790A (ja) | 半導体メモリ装置 | |
| JPH11328964A (ja) | 半導体記憶装置 | |
| JP2788729B2 (ja) | 制御信号発生回路 | |
| JPH1116350A (ja) | 半導体記憶装置 | |
| JP3161377B2 (ja) | 半導体記憶装置 | |
| JPH02310888A (ja) | スタティックランダムアクセスメモリ | |
| JP2000182376A (ja) | タイミング制御回路及びこれを用いた半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |