JPH0645909A - Bidirectional buffer circuit - Google Patents
Bidirectional buffer circuitInfo
- Publication number
- JPH0645909A JPH0645909A JP4216674A JP21667492A JPH0645909A JP H0645909 A JPH0645909 A JP H0645909A JP 4216674 A JP4216674 A JP 4216674A JP 21667492 A JP21667492 A JP 21667492A JP H0645909 A JPH0645909 A JP H0645909A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- driver
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、テスト対象回路であ
る例えばＬＳＩチップのテスト時に、入力モードと出力
モードとの切換時に発生する不定値による誤動作を防止
する双方向バッファ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bidirectional buffer circuit which prevents malfunction due to an undefined value which occurs when switching between an input mode and an output mode when a test target circuit, such as an LSI chip, is tested.
【０００２】[0002]
【従来の技術】図３は例えば本出願人発行の「ＤＡＴＡ
ＢＯＯＫ（データブック）」，９０三菱半導体ゲートア
レイ編 ２−１８１頁に示された従来の双方向バッファ
回路を示す回路図であり、図において、１は出力ドライ
バー、２は入力ドライバー、３は双方向外部端子、４は
出力ドライバー１の入力端子、５は出力ドライバー１の
出力制御端子、６は入力ドライバー２の出力端子であ
る。2. Description of the Related Art FIG. 3 shows, for example, "DATA" issued by the present applicant.
FIG. 2 is a circuit diagram showing a conventional bidirectional buffer circuit shown in “BOOK (Data Book)”, 90 Mitsubishi Semiconductor Gate Array, pp. 2-181, where 1 is an output driver, 2 is an input driver, and 3 is both. An external terminal, 4 is an input terminal of the output driver 1, 5 is an output control terminal of the output driver 1, and 6 is an output terminal of the input driver 2.
【０００３】次に動作について説明する。まず、出力制
御端子５に入力された制御信号がローレベル（以下、｀
Ｌ´レベルという）であって、出力モードの場合には、
出力ドライバー１の入力端子４より入力された信号が、
信号Ｓとして双方向外部端子３に出力される。一方、出
力制御端子５に入力された制御信号がハイレベル（以
下、｀Ｈ´レベルという）であって、入力モードの場合
には、出力ドライバー１はハイインピーダンス出力状態
となり、双方向外部端子３よりの信号Ｓを、入力ドライ
バー２および出力端子６を介して、テスト対象回路の内
部へ伝搬する。Next, the operation will be described. First, the control signal input to the output control terminal 5 is at a low level (hereinafter, "
(L 'level) and in the output mode,
The signal input from the input terminal 4 of the output driver 1 is
The signal S is output to the bidirectional external terminal 3. On the other hand, when the control signal input to the output control terminal 5 is at a high level (hereinafter referred to as “H ′ level”) and the input mode is set, the output driver 1 is in a high impedance output state and the bidirectional external terminal 3 Signal S is propagated to the inside of the test target circuit via the input driver 2 and the output terminal 6.
【０００４】この場合、図４のタイミング図に示すよう
に、双方向バッファ回路が出力モードから入力モードへ
切換わる時、出力制御端子５に｀Ｈ´レベルの信号ＣＯ
が伝搬するまでに、上記テスト対象回路の内部のディレ
イ時間を伴うため、入力モードであるテスト周期の初め
において、一時的に出力信号と入力信号が時間ｔ1 内に
おいてショートし、不定値が発生してしまう。In this case, as shown in the timing chart of FIG. 4, when the bidirectional buffer circuit is switched from the output mode to the input mode, the signal CO at the `H` level is output to the output control terminal 5.
Since there is a delay time inside the circuit under test before the propagation of, the output signal and the input signal are temporarily short-circuited within the time t1 at the beginning of the test cycle in the input mode, and an indefinite value occurs. Will end up.
【０００５】そこで、この不定値によるテスト対象回路
の誤動作を防止するために、出力モードから入力モード
へ切換わる時間に、図５に示すようなタイミングで、双
方向外部端子３の出力Ｓ中に切換周期（ダミーサイク
ル）ｔ2 をそれぞれ挿入し、その後に本来の入力パター
ンを印加していた。これによれば、切換周期の場合、出
力ドライバー１はハイインピーダンス状態で、入力パタ
ーンは印加しない。Therefore, in order to prevent malfunction of the circuit under test due to this indefinite value, during the time when the output mode is switched to the input mode, at the timing shown in FIG. The switching cycle (dummy cycle) t2 is inserted, and then the original input pattern is applied. According to this, in the case of the switching cycle, the output driver 1 is in the high impedance state and the input pattern is not applied.
【０００６】[0006]
【発明が解決しようとする課題】従来の双方向バッファ
回路は以上のように構成されているので、出力モードか
ら入力モードへ切換わる場合に発生する不定値によるテ
スト対象回路の誤動作を防止するため、テストパターン
において、切換周期を挿入することが必要で、テストパ
ターン数およびテスト時間が増大するなどの問題点があ
った。Since the conventional bidirectional buffer circuit is constructed as described above, in order to prevent malfunction of the circuit under test due to an undefined value that occurs when switching from the output mode to the input mode. In the test pattern, it is necessary to insert a switching cycle, which causes a problem that the number of test patterns and the test time increase.
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、出力モードから入力モードへ切
換わる場合に発生する不定値がテスト対象回路内部に入
り込まないように制御できる双方向バッファ回路を得る
ことを目的とする。The present invention has been made to solve the above problems, and bidirectional control can be performed so that an indeterminate value generated when switching from the output mode to the input mode does not enter the circuit under test. The purpose is to obtain a buffer circuit.
【０００８】[0008]
【課題を解決するための手段】この発明に係る双方向バ
ッファ回路は、ローレベルの制御信号を受けて出力モー
ドとされ、テスト対象回路から出力された信号を双方向
外部端子へ出力する出力ドライバーと、上記出力ドライ
バーがハイレベルの制御信号を受けて入力モードとされ
たとき、上記双方向外部端子からの入力信号を上記テス
ト対象回路へ出力する入力ドライバーとを備え、入力ド
ライバー制御回路に、該入力ドライバーによる上記入力
信号のテスト対象回路への入力を制御させるとともに、
上記出力モードから入力モードに切換わる期間では、上
記入力ドライバーの出力をハイレベルに保持させるよう
にしたものである。SUMMARY OF THE INVENTION A bidirectional buffer circuit according to the present invention is an output driver that receives a low level control signal and is set to an output mode to output a signal output from a circuit under test to a bidirectional external terminal. And, when the output driver receives the high-level control signal and is set to the input mode, the input driver outputs the input signal from the bidirectional external terminal to the circuit under test, and the input driver control circuit includes: While controlling the input of the input signal to the circuit under test by the input driver,
During the period in which the output mode is switched to the input mode, the output of the input driver is kept at a high level.
【０００９】[0009]
【作用】この発明における双方向バッファ回路は、出力
ドライバーの出力制御信号を反転回路にて反転して入力
ドライバーへ入力することにより、出力モードから入力
モードに切換わる期間で、入力ドライバーの出力をハイ
レベルに保持して、入力信号および出力信号のショート
による不定値がテスト対象回路に入力されるのを阻止す
る。In the bidirectional buffer circuit according to the present invention, the output control signal of the output driver is inverted by the inverting circuit and input to the input driver, so that the output of the input driver is changed during the period of switching from the output mode to the input mode. It is held at a high level to prevent an undefined value due to a short circuit between the input signal and the output signal from being input to the circuit under test.
【００１０】[0010]
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１は出力ドライバー、
３は双方向外部端子、４は出力ドライバー１の入力端
子、５は出力ドライバー１の出力制御端子、１１はオア
ゲートからなる入力ドライバー、６はこの入力ドライバ
ー１１の出力端子、１２は入力ドライバー制御回路とし
ての反転回路で、これが入力ドライバー１１による入力
信号のテスト対象回路への入力を制御するほか、出力モ
ードから入力モードへの変化時に、入力ドライバー１１
の出力を一定期間ハイレベルに保持させるように機能す
る。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is an output driver,
3 is a bidirectional external terminal, 4 is an input terminal of the output driver 1, 5 is an output control terminal of the output driver 1, 11 is an input driver composed of an OR gate, 6 is an output terminal of the input driver 11, and 12 is an input driver control circuit. In addition to controlling the input of the input signal to the circuit under test by the input driver 11, the inverting circuit as well as the input driver 11 when the output mode changes to the input mode.
Functions to hold the output of the high level for a certain period.
【００１１】次に動作について説明する。まず、出力制
御端子５の制御信号ＣＯが｀Ｌ´レベルで出力モードの
場合には、反転回路１２の反転信号ＩＣＯは｀Ｈ´レベ
ルとなり、入力ドライバー１１の出力信号ＩＯは｀Ｈ´
レベル状態である。Next, the operation will be described. First, when the control signal CO of the output control terminal 5 is at the "L 'level and in the output mode, the inversion signal ICO of the inversion circuit 12 is at the"H' level, and the output signal IO of the input driver 11 is at the "H '' level.
It is in a level state.
【００１２】そして、出力制御端子５の制御信号ＣＯが
｀Ｈ´レベルで、入力モードに切換わった場合には、反
転信号ＩＣＯは｀Ｌ´レベルとなり、双方向外部端子３
からの信号Ｓが入力ドライバー１１を経由して、そのま
ま出力信号ＩＯとして出力端子６からテスト対象回路の
内部へ、伝搬される。When the control signal CO of the output control terminal 5 is at the "H" level and the input mode is switched to, the inversion signal ICO is at the "L" level, and the bidirectional external terminal 3
From the output terminal 6 is propagated as it is as the output signal IO from the output terminal 6 to the inside of the circuit under test via the input driver 11.
【００１３】この場合、図２に示すように、出力信号と
入力信号がショートする期間は、反転信号ＩＣＯが｀Ｈ
´レベルを維持しており、入力ドライバー１１の出力端
子６の出力信号ＩＯは、｀Ｈ´レベル状態となったまま
である。このため、出力信号と入力信号がショートして
発生した不定値が回路内部へ伝搬されるということがな
くなり、テスト対象回路の誤動作を防止できる。In this case, as shown in FIG. 2, during the period in which the output signal and the input signal are short-circuited, the inverted signal ICO is high.
The output signal IO of the output terminal 6 of the input driver 11 remains in the `H` level state. Therefore, an indeterminate value generated by short-circuiting the output signal and the input signal does not propagate to the inside of the circuit, and the malfunction of the circuit under test can be prevented.
【００１４】[0014]
【発明の効果】以上のように、この発明によれば、ロー
レベルの制御信号を受けて出力モードとされ、テスト対
象回路から出力された信号を双方向外部端子へ出力する
出力ドライバーと、上記出力ドライバーがハイレベルの
制御信号を受けて入力モードとされたとき、上記双方向
外部端子からの入力信号を上記テスト対象回路へ出力す
る入力ドライバーとを備え、入力ドライバー制御回路
に、該入力ドライバーによる上記入力信号のテスト対象
回路への入力を制御させるとともに、上記出力モードか
ら入力モードに切換わる期間では、上記入力ドライバー
の出力をハイレベルに保持させるように構成したので、
双方向バッファ回路を、出力モードから入力モードへ切
換える場合に発生する不定値が、回路内部に入り込まな
いように制御でき、切換周期を考慮せずに、容易にテス
トパターンの生成が可能となり、テストパターン数およ
びテスト時間を削減できるものが得られる効果がある。As described above, according to the present invention, the output driver is set in the output mode in response to the low level control signal, and outputs the signal output from the circuit under test to the bidirectional external terminal. An input driver that outputs an input signal from the bidirectional external terminal to the circuit under test when the output driver is set to an input mode by receiving a high-level control signal, and the input driver control circuit includes the input driver. By controlling the input of the input signal to the circuit under test by the, by the configuration to hold the output of the input driver at a high level during the period of switching from the output mode to the input mode,
The bidirectional buffer circuit can be controlled so that the indeterminate value that occurs when switching from output mode to input mode does not enter the inside of the circuit, making it possible to easily generate test patterns without considering the switching cycle. There is an effect that the number of patterns and the test time can be reduced.
【図１】この発明の一実施例による双方向バッファ回路
を示す回路図である。FIG. 1 is a circuit diagram showing a bidirectional buffer circuit according to an embodiment of the present invention.
【図２】図１の回路各部の信号を示すタイミングチャー
ト図である。FIG. 2 is a timing chart showing signals of various parts of the circuit of FIG.
【図３】従来の双方向バッファ回路を示す回路図であ
る。FIG. 3 is a circuit diagram showing a conventional bidirectional buffer circuit.
【図４】図３の回路各部の信号を示すタイミングチャー
ト図である。FIG. 4 is a timing chart showing signals of respective parts of the circuit of FIG.
【図５】テスト対象回路の誤動作防止時における図３の
回路各部の信号を示すタイミングチャート図である。5 is a timing chart showing signals of various parts of the circuit of FIG. 3 when a malfunction of the test target circuit is prevented.
１ 出力ドライバー ３ 双方向外部端子 １１ 入力ドライバー １２ 反転回路（入力ドライバー制御回路） 1 output driver 3 bidirectional external terminal 11 input driver 12 inverting circuit (input driver control circuit)
Claims (1)
ドとされ、テスト対象回路から出力された信号を双方向
外部端子へ出力する出力ドライバーと、上記出力ドライ
バーがハイレベルの制御信号を受けて入力モードとされ
たとき、上記双方向外部端子からの入力信号を上記テス
ト対象回路へ出力する入力ドライバーと、該入力ドライ
バーによる上記入力信号のテスト対象回路への入力を制
御するとともに、上記出力モードから入力モードに切換
わる期間では、上記入力ドライバーの出力をハイレベル
に保持させる入力ドライバー制御回路とを備えた双方向
バッファ回路。1. An output driver that receives a low-level control signal to enter an output mode and outputs a signal output from a circuit under test to a bidirectional external terminal, and the output driver receives a high-level control signal. When in the input mode, an input driver that outputs an input signal from the bidirectional external terminal to the test target circuit, and control of the input of the input signal to the test target circuit by the input driver, and the output mode. A bidirectional buffer circuit having an input driver control circuit for holding the output of the input driver at a high level during a period of switching from the input mode to the input mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216674A JPH0645909A (en) | 1992-07-23 | 1992-07-23 | Bidirectional buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216674A JPH0645909A (en) | 1992-07-23 | 1992-07-23 | Bidirectional buffer circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645909A true JPH0645909A (en) | 1994-02-18 |
Family
ID=16692152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216674A Pending JPH0645909A (en) | 1992-07-23 | 1992-07-23 | Bidirectional buffer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645909A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366126B1 (en) | 1998-12-11 | 2002-04-02 | Nec Corporation | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit |
-
1992
- 1992-07-23 JP JP4216674A patent/JPH0645909A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366126B1 (en) | 1998-12-11 | 2002-04-02 | Nec Corporation | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013714B2 (en) | Semiconductor storage device | |
| US5257223A (en) | Flip-flop circuit with controllable copying between slave and scan latches | |
| KR950034264A (en) | Memory write control with delay lock loop | |
| JPH06105285B2 (en) | Semiconductor integrated circuit device | |
| JP2563679B2 (en) | Bidirectional input / output signal separation circuit | |
| JPH0645909A (en) | Bidirectional buffer circuit | |
| KR100389038B1 (en) | Synchronous sram device with late write function | |
| JPH0394350A (en) | Semiconductor storage device | |
| US5905678A (en) | Control circuit of an output buffer | |
| JP2788729B2 (en) | Control signal generation circuit | |
| KR100194201B1 (en) | Test circuit of semiconductor memory device | |
| JP3251748B2 (en) | Semiconductor integrated circuit | |
| JP2897540B2 (en) | Semiconductor integrated circuit | |
| JPH06118138A (en) | Testing circuit | |
| JP3082357B2 (en) | Semiconductor integrated circuit | |
| JP2515704B2 (en) | Semiconductor integrated circuit device | |
| JP3266111B2 (en) | Clock input buffer circuit | |
| JP3025551B2 (en) | DC characteristics test circuit | |
| JPH01202021A (en) | Writing timing signal generating circuit | |
| JPH0330326B2 (en) | ||
| JPH05265949A (en) | Integrated circuit device | |
| JP2702147B2 (en) | Test mode setting circuit for integrated circuits | |
| JP3084856B2 (en) | Bidirectional buffer circuit | |
| JP2000163173A (en) | Output simultaneous operation reducing circuit | |
| KR20070042699A (en) | Clock generating apparatus |