JPH0641389Y2 - Digital filter - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ この考案は、時系列データに演算を施してフィルタ機能
を行う装置に関し、特にFFT（Fast Fourier Transfor
m）アナライザの周波数分解能を拡大させる周波数軸拡
大機構に用いて好適なデジタルフィルタに関するもので
ある。[Detailed Description of the Invention] <Industrial field of application> The present invention relates to an apparatus that performs a filtering function by performing an operation on time-series data, and in particular, an FFT (Fast Fourier Transfor
m) The present invention relates to a digital filter suitable for use in a frequency axis expanding mechanism for expanding the frequency resolution of an analyzer.

＜従来の技術＞ 近年、時系列データにデジタル演算を施して処理するデ
ジタルフィルタが多く用いられるようになった。このよ
うなデジタルフィルタの１つとして第３図に示すような
利得特性を有するハーフバンドフィルタがある。すなわ
ち規格化角周波数（＝２πfT,f＝周波数,T＝サンプリン
グ周期）が−π/2〜π/2の範囲でのみ利得をもつ。この
ような理想的な遮断特性を有するハーフバンドフィルタ
を（2N＋１）項のインパルス関数で近似すると、そのイ
ンパルス関数ｈ（ｎ）は、 となる。上記（１）式からｎ≠Ｎになるｎに対してｎ＝
Ｎ−2m（ｍは整数）のときにｈ（ｎ）は０になる。すな
わちｎ＝Ｎの点を除くとｈ（ｎ）は１つおきに０にな
る。時系列データをｘ（ｎ），時刻ｔにおけるハーフバ
ンドフィルタの出力をｙ（ｔ）とすると、 となる。なお第３図ａのような理想的な特性でなく、第
４図のような特性のフィルタに対しても、そのインパル
ス関数ｈ（ｎ）は１つおきに０になることが知られてい
る。FFTアナライザの周波数軸拡大に用いるデジタルフ
ィルタは、このハーフバンドデジタルフィルタの出力の
時系列データを１つおきに間引いてサンプリングする。<Prior Art> In recent years, digital filters that perform digital operations on time-series data for processing have become widely used. As one of such digital filters, there is a half band filter having a gain characteristic as shown in FIG. In other words, the normalized angular frequency (= 2πfT, f = frequency, T = sampling period) has gain only in the range of −π / 2 to π / 2. When a half band filter having such an ideal cutoff characteristic is approximated by an impulse function of (2N + 1) terms, its impulse function h (n) is Becomes From the above equation (1), n = n for n ≠ N
When N-2m (m is an integer), h (n) becomes 0. That is, every other h (n) becomes 0 except the point of n = N. When the time series data is x (n) and the output of the half band filter at time t is y (t), Becomes It is known that the impulse function h (n) of the filter having the characteristic as shown in FIG. 4 instead of the ideal characteristic as shown in FIG. . The digital filter used to expand the frequency axis of the FFT analyzer thins out every other time-series data of the output of the half-band digital filter for sampling.

このようなデジタルフィルタを実現する手段として第５
図に示す装置が用いられている。第５図において１−０
〜１−2Nはレジスタ、２−０〜２−2Nは乗算器、３は加
算器、４は間引き手段、５は出力端子である。時系列デ
ータはレジスタ１−０〜１−2Nの左側から順番に格納さ
れる。レジスタ１−ｎ（ｎ＝０〜2N）の内容は乗算器２
−ｎに入力され、インパルス関数ｈ（ｎ）と乗算され
る。The fifth means for realizing such a digital filter
The device shown is used. In FIG. 5, 1-0
˜1-2N is a register, 2-0 to 2-2N is a multiplier, 3 is an adder, 4 is a thinning means, and 5 is an output terminal. The time series data is stored in order from the left side of the registers 1-0 to 1-2N. The contents of register 1-n (n = 0 to 2N) is multiplier 2
It is input to -n and is multiplied by the impulse function h (n).

尚この従来例はＮが奇数の場合を示している。Ｎが奇数
の場合はｎ＝Ｎを除く奇数のｎに対するインパルス関数
ｈ（ｎ）は０なので、乗算器２はｎ＝Ｎおよび偶数のｎ
番目のレジスタ１−ｎにのみ接続されており、Ｎ＋１個
使用される。Ｎ＋１個の乗算器２−０〜２−2Nの出力は
加算器３に入力され、加算される。これらの演算はサン
プリング周期Ｔ内に行われる。Ｔ時間後にレジスタ１−
０〜１−2Nの内容は右に１つシフトし、レジスタ１−０
には新しいデータが入力され、演算される。従って加算
器３の出力には、演算された時系列データｙ（ｔ）が得
られる。時系列データｙ（ｔ）は間引き手段４により１
つおきの値がサンプリングされ、出力端子５より出力さ
れる。In this prior art example, N is an odd number. When N is an odd number, the impulse function h (n) for odd n except n = N is 0. Therefore, the multiplier 2 has n = N and even n.
It is connected only to the 1st register 1-n, and N + 1 pieces are used. The outputs of the N + 1 multipliers 2-0 to 2-2N are input to the adder 3 and added. These calculations are performed within the sampling period T. Register 1-
The contents of 0 to 1-2N are shifted to the right by one, and are registered in register 1-0.
New data is input to and calculated. Therefore, the calculated time series data y (t) is obtained at the output of the adder 3. The time series data y (t) is 1 by the thinning means 4.
Every other value is sampled and output from the output terminal 5.

＜考案が解決しようとする問題点＞ 上記装置には次のような問題点がある。第１にレジスタ
１−０〜１−2Nのデータはサンプリング周期Ｔでシフト
しているので、全ての演算はＴ時間内に終了しなければ
ならない。<Problems to be Solved by the Invention> The above device has the following problems. First, since the data in the registers 1-0 to 1-2N are shifted in the sampling period T, all the calculations must be completed within T time.

第２のレジスタが2N＋１個，乗算器がＮ＋１個必要であ
り、構成が複雑になる。フィルタとしての性能を高くす
るにはＮを大きくしなければならず、数多くのレジスタ
と乗算器を用いなければならない。さらに間引き手段も
必要である。2N + 1 second registers and N + 1 multipliers are required, which complicates the configuration. To improve the performance as a filter, N must be increased and a large number of registers and multipliers must be used. Further, thinning means is also necessary.

なお、間引き手段５により１つおきにサンプリングされ
るので、出力端子５に出力されるデータは周期2Tとな
る。従って演算は2T時間内に実行すればよいが、レジス
タ１−０〜１−2Nのデ−タは周期Ｔでシフトしているの
で、演算時間を2Tにするには、乗算器２−０〜２−2Nの
前にＮ＋１個のレジスタが必要になり、構成がさらに複
雑になる。Since the thinning means 5 samples every other data, the data output to the output terminal 5 has a cycle of 2T. Therefore, the calculation may be executed within 2T time, but since the data of the registers 1-0 to 1-2N are shifted by the cycle T, the multiplier 2-0 to 2T can be used to reduce the calculation time to 2T. The configuration becomes more complicated because N + 1 registers are required before 2-2N.

＜考案の目的＞ この考案の目的は、簡単な構成でかつ低速の演算器で実
現できるデジタルフィルタを提供することにある。<Object of the Invention> An object of the present invention is to provide a digital filter which has a simple structure and can be realized by a low-speed arithmetic unit.

＜問題点を解決するための手段＞ 本考案は上記従来技術の欠点に鑑みてなされたもので、
その構成上の特徴は、Ｎ個のレジスタを直列接続した第
１のレジスタ群と、2N個のレジスタを直列接続した第２
のレジスタ群と、前記時系列データを１つおきに前記第
１のレジスタ群の１番目のレジスタ及び第２のレジスタ
群の１番目のレジスタに交互に出力するマルチプレクサ
と、前記第１のレジスタ群のＮ番目のレジスタに格納さ
れているデータ及び前記第２のレジスタ群の１〜2N番目
のレジスタに格納されているデータに所定の値をそれぞ
れ乗算する複数の乗算器と、この複数の乗算器の出力を
加算する加算器とを具備したものである。<Means for Solving Problems> The present invention has been made in view of the above-mentioned drawbacks of the prior art.
Its structural features are: a first register group in which N registers are connected in series and a second register group in which 2N registers are connected in series.
Register group, a multiplexer for alternately outputting the time series data to the first register of the first register group and the first register of the second register group, and the first register group. Of the Nth register and the data stored in the 1st to 2Nth registers of the second register group by a predetermined value, and a plurality of the multipliers. And an adder for adding the outputs of the above.

＜作用＞ 間引き手段により１つおきの時系列データをサンプリン
グすることに着目し、レジスタを２つの群に分割し、マ
ルチプレクサによりこの２つの群に交互に時系列データ
を与えることによって、時系列データのシフトの時間を
サンプリング周期Ｔの２倍とし、演算時間を長くし、か
つ構成を簡単にする。<Operation> Paying attention to sampling every other time series data by the thinning means, dividing the register into two groups, and alternately applying the time series data to the two groups by the multiplexer, the time series data is obtained. The shift time is set to twice the sampling period T, the calculation time is lengthened, and the configuration is simplified.

＜実施例＞ このデジタルフィルタでは、時系列データｘ（ｎ）に前
記（２）式の演算を施し、その演算結果の時系列データ
を間引き手段により１つおきにサンプリングしている。
従って時刻2tでの出力端子５の出力をｙ（2t）とする
と、 となる。ハーフバンドフィルタの特徴として、ｈ（１）
＝ｈ（３）＝………＝ｈ（Ｎ−２）＝ｈ（Ｎ＋２）＝…
…ｈ（2N−１）＝０となることが知られている。従って
（３）式は となる。（４）式の第１項は、時系列データｘ（ｎ）を
時刻（2t−2N）から１つおきに（Ｎ＋１）個取り出し
て、それぞれにインパルス応答ｈ（ｎ）を乗算したもの
を表わす。従って、（４）式の演算をそれぞれ行う２つ
のレジスタ群に交互に出力すれば、時系列データのシフ
ト周期を２倍にでき、かつ構成が簡単になる。<Embodiment> In this digital filter, the time series data x (n) is subjected to the operation of the equation (2), and the time series data of the operation result is sampled by every other thinning means.
Therefore, if the output of the output terminal 5 at time 2t is y (2t), Becomes The characteristics of the half-band filter are h (1)
= H (3) = ......... = h (N-2) = h (N + 2) = ...
It is known that h (2N-1) = 0. Therefore, equation (3) is Becomes The first term of the equation (4) represents the time-series data x (n) taken every other (N + 1) pieces from the time (2t−2N) and multiplied by the impulse response h (n). . Therefore, if the outputs are alternately output to the two register groups that respectively perform the operation of the equation (4), the shift cycle of the time series data can be doubled and the configuration becomes simple.

以下本考案の実施例を図面に基いて説明する。なお、こ
の実施例はＮが奇数の場合を示す。従ってｎ＝Ｎを除く
奇数のｎに対してｈ（ｎ）＝０となる。An embodiment of the present invention will be described below with reference to the drawings. In this embodiment, N is an odd number. Therefore, h (n) = 0 for odd n except n = N.

第１図は本考案に係るデジタルフィルタの一実施例を示
すブロック図である。第１図において６はマルチプレク
サ、７はこのマルチプレクサの出力が入力される第１の
レジスタ群、71−１〜71−Ｎはこの第１のレジスタ群を
構成するレジスタ、８は上記マルチプレクサ６の出力が
入力される第２のレジスタ群、81−０〜81−2Nはこの第
２のレジスタ群を構成するレジスタ、２−０〜２−2Nは
前記レジスタ71−N,81−０〜81−2Nの出力が入力される
乗算器、３はこの乗算器２−０〜２−2Nの出力が入力さ
れる加算器、５はこの加算器３の出力端子である。FIG. 1 is a block diagram showing an embodiment of a digital filter according to the present invention. In FIG. 1, 6 is a multiplexer, 7 is a first register group to which the output of the multiplexer is input, 71-1 to 71-N are registers constituting the first register group, and 8 is an output of the multiplexer 6. Is input to the second register group, 81-0 to 81-2N are registers constituting the second register group, and 2-0 to 2-2N are the registers 71-N and 81-0 to 81-2N. 3 is an output terminal of the adder 3 and 3 is an adder to which the outputs of the multipliers 2-0 to 2-2N are input.

次にこの実施例の動作を説明する。時系列データｘ
（ｎ）はマルチプレクサ６に入力される。マルチプレク
サ６は時系列データｘ（ｎ）を交互に第１のレジスタ群
７と第２のレジスタ群８に出力する。ここで第１のレジ
スタ群７には奇数番目の時系列データすなわちそのイン
パルス関数ｈ（ｎ）がｎ＝Ｎを除いて０になる時系列デ
ータを入れる。第1,第２のレジスタ群7,8には、それぞ
れ 個のレジスタ71−１〜71−ＮおよびＮ＋１個のレジスタ
81−０〜81−2Nがあり、右方向にデータがシフトされ
る。シフトの周期は、時系列データｘ（ｎ）のサンプリ
ング周期をＴとすると2Tとなる。Ｎ番目の時系列データ
が入っているレジスタ71−Ｎには乗算器２−Ｎが接続さ
れ、前記（３）式のｈ（ｎ）・ｘ（2t−Ｎ）が演算され
る。なお第１のレジスタ群７には、そのインパルス関数
ｈ（ｎ）が０のデータが入っているので、レジスタ71−
Ｎ以外のレジスタには乗算器は接続されていない。また
第１のレジスタ群７に入力される時系列データで、ｘ
（2t−Ｎ）以前のデータは保持しておく必要がないの
で、71−Ｎ以降のレジスタは接続されていない。第２の
レジスタ群８のＮ＋１個のレジスタ81−０〜81−2Nに
は、それぞれ乗算器２−０〜２−2Nが接続され、前記
（３）式の項ｈ（2K）・ｘ（2t−2K）が演算される。Ｎ
＋２個の乗算器の出力は加算器３で加算され、出力端子
５から出力される。Next, the operation of this embodiment will be described. Time series data x
(N) is input to the multiplexer 6. The multiplexer 6 alternately outputs the time series data x (n) to the first register group 7 and the second register group 8. Here, odd-numbered time-series data, that is, time-series data whose impulse function h (n) becomes 0 except n = N, is stored in the first register group 7. The first and second register groups 7 and 8 respectively include Registers 71-1 to 71-N and N + 1 registers
There are 81-0 to 81-2N, and data is shifted to the right. The shift cycle is 2T, where T is the sampling cycle of the time series data x (n). A multiplier 2-N is connected to the register 71-N containing the N-th time series data, and h (n) .x (2t-N) of the equation (3) is calculated. Since the first register group 7 contains data whose impulse function h (n) is 0, the register 71-
No multipliers are connected to registers other than N. In addition, the time series data input to the first register group 7 is x
Since it is not necessary to retain the data before (2t-N), the registers after 71-N are not connected. The multipliers 2-0 to 2-2N are respectively connected to the N + 1 registers 81-0 to 81-2N of the second register group 8, and the terms h (2K) · x (2t −2K) is calculated. N
The outputs of the +2 multipliers are added by the adder 3 and output from the output terminal 5.

第２図には本考案に係るデジタルフィルタの他の実施例
を示す。なお、第１図と同一要素には同一符号を付して
説明を省略する。前記（１）式からインパルス関数ｈ
（ｎ）はｈ（2N−Ｉ）＝ｈ（Ｉ）の関係がある。従って
対応するレジスタの値を加算してから乗算すると、乗算
器の数を減らすことができる。第２図において９−０〜
９−（Ｎ−１）は加算器である。加算器９−Ｉ（Ｉ＝0,
2,…Ｎ−１）はレジスタ81−Ｉとレジスタ81−（2N−
Ｉ）のデータを加算する。加算器９−Ｉの出力は、乗算
器２−Ｉでインパルス関数ｈ（Ｉ）と乗算される。乗算
器２−０〜２−（Ｎ−１）の出力は加算器３で加算され
る。この実施例では、加算器の数は 個増えるが、乗算器の数を 個少くすることができるので、全体の構成が簡単にな
る。FIG. 2 shows another embodiment of the digital filter according to the present invention. The same elements as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. From equation (1) above, the impulse function h
(N) has a relationship of h (2N-I) = h (I). Therefore, the number of multipliers can be reduced by adding the corresponding register values and then multiplying. In FIG. 2, 9-0 to 0
9- (N-1) is an adder. Adder 9-I (I = 0,
2, ... N-1) are the registers 81-I and the registers 81- (2N-
Add the data of I). The output of the adder 9-I is multiplied by the impulse function h (I) in the multiplier 2-I. The outputs of the multipliers 2-0 to 2- (N-1) are added by the adder 3. In this example, the number of adders is The number of multipliers increases, Since the number can be reduced, the whole structure becomes simple.

また、第１のレジスタ群の中で、レジスタ71−Ｎ以外の
レジスタの内容は演算に用いないので、レジスタ71−Ｎ
以外のレジスタに接続する乗算器が不要になり、乗算器
の数を約1/2に減らすことができる。Further, in the first register group, the contents of the registers other than the register 71-N are not used for the calculation, so the register 71-N
The multipliers connected to the registers other than are unnecessary, and the number of multipliers can be reduced to about 1/2.

本考案のデジタルフィルタをFFTアナライザの周波数軸
の拡大機構に用いると、２倍の拡大が行える。さらに拡
大するときは、このデジタルフィルタで複数回処理を行
えばよい。When the digital filter of the present invention is used for the frequency axis expansion mechanism of the FFT analyzer, the expansion can be doubled. For further enlargement, this digital filter may be processed multiple times.

＜考案の効果＞ 以上実施例と共に具体的に説明したように、本考案によ
れば、デジタルフィルタにおいて、簡単な構成で演算時
間を時系列データのサンプリング時間の２倍にすること
ができるので、低速の演算器を用いることができる。<Effects of the Invention> As specifically described above with the embodiments, according to the present invention, the operation time of the digital filter can be doubled with the sampling time of the time-series data with a simple configuration. A low-speed arithmetic unit can be used.

さらにインパルス関数が１つおきに０になる場合は、第
１のレジスタ群７に入力されるデータのＮ＋２以降のデ
ータは保持しておく必要がないので、レジスタの数を3/
4に減らすことができる。Further, if every other impulse function becomes 0, it is not necessary to retain the data after N + 2 of the data input to the first register group 7, so the number of registers is 3 /
Can be reduced to 4.

【図面の簡単な説明】[Brief description of drawings]

第１図は本考案に係るデジタルフィルタの一実施例を示
すブロック図、第２図は本考案に係るデジタルフィルタ
の他の実施例を示すブロック図，第３図，第４図はハー
フバンドフィルタの特性を示す特性曲線図、第５図はデ
ジタルフィルタの従来例を示すブロック図。 71−０〜71−N,81−０〜81−2N…レジスタ、２−０〜２
−2N…乗算器,3,9−０〜９−（Ｎ−１）…加算器、６…
マルチプレクサ、７…第１のレジスタ群、８…第２のレ
ジスタ群。FIG. 1 is a block diagram showing an embodiment of a digital filter according to the present invention, FIG. 2 is a block diagram showing another embodiment of a digital filter according to the present invention, and FIGS. 3 and 4 are half-band filters. FIG. 5 is a characteristic curve diagram showing the characteristic of FIG. 5, and FIG. 5 is a block diagram showing a conventional example of a digital filter. 71-0 to 71-N, 81-0 to 81-2N ... Register, 2-0 to 2
-2N ... Multiplier, 3,9-0 to 9- (N-1) ... Adder, 6 ...
Multiplexer, 7 ... First register group, 8 ... Second register group.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】時系列データをフィルタ演算し、この演算
結果を間引いて取り出す構成のデジタルフィルタにおい
て、 Ｎ個のレジスタを直列接続した第１のレジスタ群と、 2N個のレジスタを直列接続した第２のレジスタ群と、 前記時系列データを１つおきに前記第１のレジスタ群の
１番目のレジスタ及び第２のレジスタ群の１番目のレジ
スタに交互に出力するマルチプレクサと、 前記第１のレジスタ群のＮ番目のレジスタに格納されて
いるデータ及び前記第２のレジスタ群の１〜2N番目のレ
ジスタに格納されているデータに所定の値をそれぞれ乗
算する複数の乗算器と、 この複数の乗算器の出力を加算する加算器と を有することを特徴とするデジタルフィルタ。1. A digital filter having a structure in which time-series data is subjected to a filter operation, and the operation result is thinned out and taken out. A second register group, a multiplexer for alternately outputting the time series data to the first register of the first register group and the first register of the second register group, and the first register. A plurality of multipliers for multiplying the data stored in the Nth register of the group and the data stored in the 1st to 2Nth registers of the second register group by a predetermined value, respectively; And an adder for adding the outputs of the detectors.