JPH0636580Y2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0636580Y2 JPH0636580Y2 JP1986141971U JP14197186U JPH0636580Y2 JP H0636580 Y2 JPH0636580 Y2 JP H0636580Y2 JP 1986141971 U JP1986141971 U JP 1986141971U JP 14197186 U JP14197186 U JP 14197186U JP H0636580 Y2 JPH0636580 Y2 JP H0636580Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- inspection
- semiconductor integrated
- chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体集積回路に関し、特に高速動作を要求さ
れる小規模半導体集積回路に関する。
れる小規模半導体集積回路に関する。
従来、この種の半導体集積回路は、ウェーハ状態での高
速動作性能の検査は行わず、パッケージに組立ててから
検査していた。
速動作性能の検査は行わず、パッケージに組立ててから
検査していた。
上述した従来の半導体集積回路は、ウェーハ状態での検
査においては検査装置の高速動作性能上の制限から集積
回路の高速動作性能の検査ができないので、パッケージ
に組立ててからでなければこの検査ができないという問
題点がある。
査においては検査装置の高速動作性能上の制限から集積
回路の高速動作性能の検査ができないので、パッケージ
に組立ててからでなければこの検査ができないという問
題点がある。
又、大規模半導体集積回路ではこの点を解決するため、
集積回路の一部に高速動作性能をウェーハ状態で検査で
きるような検査回路を含んだものもあるが、回路規模が
大きくなるため小規模半導体集積回路では実現できない
という問題点がある。
集積回路の一部に高速動作性能をウェーハ状態で検査で
きるような検査回路を含んだものもあるが、回路規模が
大きくなるため小規模半導体集積回路では実現できない
という問題点がある。
本考案の半導体集積回路は、複数個の第1の集積回路チ
ップと、入力端子と出力端子と電源端子とを有する高速
動作性能検査回路を複数個にわたって搭載する第2の集
積回路チップとを有している。
ップと、入力端子と出力端子と電源端子とを有する高速
動作性能検査回路を複数個にわたって搭載する第2の集
積回路チップとを有している。
次に、本考案について図面を参照して説明する。
第1図は本考案の一実施例のブロック図である。
第1図に示すように、本考案の半導体集積回路1は高速
動作の20個の第1の集積回路チップ(内部回路は図示し
ない)22〜220と、高速動作性能を検査するための高速
動作性能検査回路を分割搭載する5個の第2の集積回路
チップとしての検査チップ3〜7とを有する。なお、検
査チップ3〜7内のボンディング用のパッド8の位置は
集積回路チップ21〜220内のそれと同一とする。
動作の20個の第1の集積回路チップ(内部回路は図示し
ない)22〜220と、高速動作性能を検査するための高速
動作性能検査回路を分割搭載する5個の第2の集積回路
チップとしての検査チップ3〜7とを有する。なお、検
査チップ3〜7内のボンディング用のパッド8の位置は
集積回路チップ21〜220内のそれと同一とする。
検査チップ3〜7に分割して搭載する高速動作性能検査
回路は奇数個のインバータ回路をループ状に接続したリ
ング形発振回路9と分周回路10とを備え、単一の検査機
能を有する。
回路は奇数個のインバータ回路をループ状に接続したリ
ング形発振回路9と分周回路10とを備え、単一の検査機
能を有する。
検査チップ3に高速動作性能検査パッド(内部配線は図
示しない)8Pと信号入力パッド8INと信号出力パッド8
OUTのパッドが全て存在し、電源線と入力及び出力信号
線は検査チップ4〜7のパッド8の何れにも接続されて
いない。
示しない)8Pと信号入力パッド8INと信号出力パッド8
OUTのパッドが全て存在し、電源線と入力及び出力信号
線は検査チップ4〜7のパッド8の何れにも接続されて
いない。
それぞれの集積回路チップ21〜220の特定パッド間にチ
ップ識別抵抗111〜1120が設けられ、それぞれの検査チ
ップ3〜7の同一位置のパッド間にチップ識別抵抗123
〜127が設けられる。チップ識別抵抗111〜1120と、チッ
プ識別抵抗123と、チップ識別抵抗124〜127との抵抗値
は異なる値になっていて、3種のチップの識別ができ
る。
ップ識別抵抗111〜1120が設けられ、それぞれの検査チ
ップ3〜7の同一位置のパッド間にチップ識別抵抗123
〜127が設けられる。チップ識別抵抗111〜1120と、チッ
プ識別抵抗123と、チップ識別抵抗124〜127との抵抗値
は異なる値になっていて、3種のチップの識別ができ
る。
ウェーハ検査の自動プロービングの際、検査チップ3の
信号入力パッド8INに外部から信号を入力しリング形発
振回路9を発振させ、ウェーハ状態で測定可能な周波数
となった分周回路10の出力を検査チップ3の信号出力パ
ッド8OUTで測定することにより、集積回路チップ21〜2
20の高速動作性能をウェーハ状態で確認できる。
信号入力パッド8INに外部から信号を入力しリング形発
振回路9を発振させ、ウェーハ状態で測定可能な周波数
となった分周回路10の出力を検査チップ3の信号出力パ
ッド8OUTで測定することにより、集積回路チップ21〜2
20の高速動作性能をウェーハ状態で確認できる。
以上説明したように本考案の半導体集積回路は、高速動
作性能検査用の規模の大きな回路を複数個のチップにわ
たって展開して搭載することにより、チップ面積の小さ
い小規模半導体集積回路であってもウェーハ検査時に高
速動作性能を検査することが可能となるので、組立以前
に集積回路の高速性能を確認できるという効果がある。
作性能検査用の規模の大きな回路を複数個のチップにわ
たって展開して搭載することにより、チップ面積の小さ
い小規模半導体集積回路であってもウェーハ検査時に高
速動作性能を検査することが可能となるので、組立以前
に集積回路の高速性能を確認できるという効果がある。
第1図は本考案の一実施例のブロック図である。 1……半導体集積回路、21〜220……集積回路チップ、
3〜7……検査チップ、8……パッド、8IN……信号入
力パッド、8OUT……信号出力パッド、8P……電源供給パ
ッド、9……リング形発振回路、10……分周回路、111
〜1120,123〜127……チップ識別抵抗。
3〜7……検査チップ、8……パッド、8IN……信号入
力パッド、8OUT……信号出力パッド、8P……電源供給パ
ッド、9……リング形発振回路、10……分周回路、111
〜1120,123〜127……チップ識別抵抗。
Claims (1)
- 【請求項1】半導体ウエハ上に形成された第1及び第2
の集積回路チップであってチップ内の同一位置に入出力
パッドを有する第1及び第2の集積回路チップと、複数
の前記第2の集積回路チップ上にまたがって形成された
所定の検査用回路とを有し、前記検査用回路の入出力端
は共に前記複数のうち一の前記第2の集積回路チップの
前記入出力パッドに接続されていることを特徴とする半
導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986141971U JPH0636580Y2 (ja) | 1986-09-16 | 1986-09-16 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986141971U JPH0636580Y2 (ja) | 1986-09-16 | 1986-09-16 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6349237U JPS6349237U (ja) | 1988-04-04 |
JPH0636580Y2 true JPH0636580Y2 (ja) | 1994-09-21 |
Family
ID=31050256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986141971U Expired - Lifetime JPH0636580Y2 (ja) | 1986-09-16 | 1986-09-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0636580Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5740951A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1986
- 1986-09-16 JP JP1986141971U patent/JPH0636580Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6349237U (ja) | 1988-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0342503B2 (ja) | ||
JPH0636580Y2 (ja) | 半導体集積回路 | |
KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
JPH10247688A (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
JP2594541B2 (ja) | 半導体集積回路 | |
JPH063838B2 (ja) | 半導体集積回路装置 | |
JP2812303B2 (ja) | Tabテープ半導体装置 | |
JPH11103018A (ja) | 半導体装置 | |
JPH0541429A (ja) | 半導体icウエーハおよび半導体icの製造方法 | |
JPS6379337A (ja) | 半導体基板 | |
JPS62145764A (ja) | 半導体集積回路 | |
JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
JPS63260048A (ja) | マスタ−スライス型半導体装置 | |
US20010052635A1 (en) | Semiconductor integrated circuit device | |
JPS6126940Y2 (ja) | ||
JPH04160377A (ja) | 半導体集積回路 | |
JPS6158966B2 (ja) | ||
JP2952909B2 (ja) | 半導体集積回路およびその実装体の試験方法 | |
JPH065686A (ja) | 半導体集積回路装置 | |
JPH084104B2 (ja) | 半導体集積回路装置の試験方法 | |
JPS61263116A (ja) | 半導体装置 | |
JPS6290940A (ja) | 半導体装置 | |
JPH08316407A (ja) | 複合形半導体パッケージの製造方法 | |
JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
JPS6223127A (ja) | 集積回路装置 |