JPH06318081A - データ制御装置 - Google Patents
データ制御装置Info
- Publication number
- JPH06318081A JPH06318081A JP5214058A JP21405893A JPH06318081A JP H06318081 A JPH06318081 A JP H06318081A JP 5214058 A JP5214058 A JP 5214058A JP 21405893 A JP21405893 A JP 21405893A JP H06318081 A JPH06318081 A JP H06318081A
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- output
- gate
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 操作スイッチの操作によりデータの値を変更
する際、必要以上の変更が行なわれないようにする。 【構成】 第１の操作子１０の操作が為されるごとに、
カウンタ部３０のカウント値は増加し、第２の操作子１
１の操作が為されるごとに、カウンタ部３０のカウント
値は減少する。そしてカウンタ部３０の値が所望の最大
値に達すると、ナンドゲート３７の出力が“０”となり
アンドゲート２８が閉成されて、カウンタ部３０のカウ
ントＵＰ動作は停止される。またカウンタ部３０の値が
所望の最小値に達すると、ナンドゲート３８の出力が
“０”となりアンドゲート２９が閉成されてカウンタ部
３０のカウントＤＯＷＮ動作が停止される。
する際、必要以上の変更が行なわれないようにする。 【構成】 第１の操作子１０の操作が為されるごとに、
カウンタ部３０のカウント値は増加し、第２の操作子１
１の操作が為されるごとに、カウンタ部３０のカウント
値は減少する。そしてカウンタ部３０の値が所望の最大
値に達すると、ナンドゲート３７の出力が“０”となり
アンドゲート２８が閉成されて、カウンタ部３０のカウ
ントＵＰ動作は停止される。またカウンタ部３０の値が
所望の最小値に達すると、ナンドゲート３８の出力が
“０”となりアンドゲート２９が閉成されてカウンタ部
３０のカウントＤＯＷＮ動作が停止される。
Description
【０００１】
【産業上の利用分野】本発明は、予め記憶されている値
のデータを増減変更させることのできるデータ制御装置
に関する。
のデータを増減変更させることのできるデータ制御装置
に関する。
【０００２】
【従来の技術】従来から、電子楽器などにおけるチュー
ニングなど、予め設定されたデータの値を所望の値に変
更するには、ダイヤルなどを回転させて所望のピッチの
値に設定していた。この場合、可変発振器として、ＬＣ
発振器を用い、上記ダイヤルで、Ｌ又はＣの値を変化さ
せることにより実現していた。更には、非安定マルチバ
イブレータを用い、定数を、上記同様にダイヤルを用い
て変化させて、チューニングを行なっていた。こうした
ダイヤルを用いてアナログ的にチューニングを行なう方
法では、チューニング値を正確に設定することは難し
く、またダイヤルは多接点型のためコスト高になる欠点
があった。
ニングなど、予め設定されたデータの値を所望の値に変
更するには、ダイヤルなどを回転させて所望のピッチの
値に設定していた。この場合、可変発振器として、ＬＣ
発振器を用い、上記ダイヤルで、Ｌ又はＣの値を変化さ
せることにより実現していた。更には、非安定マルチバ
イブレータを用い、定数を、上記同様にダイヤルを用い
て変化させて、チューニングを行なっていた。こうした
ダイヤルを用いてアナログ的にチューニングを行なう方
法では、チューニング値を正確に設定することは難し
く、またダイヤルは多接点型のためコスト高になる欠点
があった。
【０００３】そこで、従来からこのダイヤルの代わりに
２個のスイッチを用い、一方のスイッチを操作すれば出
力周波数を増大させ、他方のスイッチを操作すれば出力
周波数を減少させるようにすることが提案された（例え
ば特開昭５６−１０４５４５号）。
２個のスイッチを用い、一方のスイッチを操作すれば出
力周波数を増大させ、他方のスイッチを操作すれば出力
周波数を減少させるようにすることが提案された（例え
ば特開昭５６−１０４５４５号）。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな出力ピッチ増大、減少用のスイッチによって出力ピ
ッチの値を基準となるチューニング値、例えば、Ａ４＝
４４２〔Ｈｚ〕からどんどんずらしていった場合、これ
を再び元の基準値に戻そうとすると、ずらすのに要した
操作量と時間とが必要となる。これはずらした量が大き
ければ大きいほど、元の基準値に戻すのに手間と時間が
かかることを意味し、問題であった。
うな出力ピッチ増大、減少用のスイッチによって出力ピ
ッチの値を基準となるチューニング値、例えば、Ａ４＝
４４２〔Ｈｚ〕からどんどんずらしていった場合、これ
を再び元の基準値に戻そうとすると、ずらすのに要した
操作量と時間とが必要となる。これはずらした量が大き
ければ大きいほど、元の基準値に戻すのに手間と時間が
かかることを意味し、問題であった。
【０００５】また特に、増減変更させるデータが楽音の
ピッチの場合には、各楽音毎に基準の値が決まっていて
ある基準値を変更するにしても隣接する他の基準値を超
えるまで増減変更しないように制限しなければならな
い。しかしながら、こうした増減用のスイッチを用いた
場合には、変更量を操作者に知らせる表示部のようなも
のを付加しなければ、どのくらい変更したのかがわから
ず、基準値を必要以上に大幅に変更してしまう恐れがで
てくる。
ピッチの場合には、各楽音毎に基準の値が決まっていて
ある基準値を変更するにしても隣接する他の基準値を超
えるまで増減変更しないように制限しなければならな
い。しかしながら、こうした増減用のスイッチを用いた
場合には、変更量を操作者に知らせる表示部のようなも
のを付加しなければ、どのくらい変更したのかがわから
ず、基準値を必要以上に大幅に変更してしまう恐れがで
てくる。
【０００６】本発明は、こうした操作スイッチによりデ
ータの値を変更する際、必要以上の変更が行なわれない
ようにすることを目的とする。
ータの値を変更する際、必要以上の変更が行なわれない
ようにすることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、所望の値のデータを記憶する記憶手段
と、外部操作可能な操作手段と、上記記憶手段に記憶さ
れたデータの値が所定範囲内のときのみ、上記操作手段
の操作に応答して上記記憶手段に記憶されたデータの値
を増減変更させる変更手段と、上記記憶手段に記憶され
たデータの値に応じて他のデータの値を設定または制御
する制御手段と、を有することを特徴とする。
成するために、所望の値のデータを記憶する記憶手段
と、外部操作可能な操作手段と、上記記憶手段に記憶さ
れたデータの値が所定範囲内のときのみ、上記操作手段
の操作に応答して上記記憶手段に記憶されたデータの値
を増減変更させる変更手段と、上記記憶手段に記憶され
たデータの値に応じて他のデータの値を設定または制御
する制御手段と、を有することを特徴とする。
【０００８】
【作用】本発明においては、記憶手段に記憶されている
データの値に応じて、他のデータの値が設定又は制御さ
れる。この記憶手段の記憶データの値は操作手段の操作
に応じて増減変更されるが、変更された記憶データの値
が所定範囲を超えると、操作手段を操作しても変更は行
なわれない。
データの値に応じて、他のデータの値が設定又は制御さ
れる。この記憶手段の記憶データの値は操作手段の操作
に応じて増減変更されるが、変更された記憶データの値
が所定範囲を超えると、操作手段を操作しても変更は行
なわれない。
【０００９】
【実施例】図１は、本発明のピッチ制御装置を適用した
電子楽器の主要ブロック図である。図中１は、周波数発
生器であり、この周波数発生器１の出力は、分周器２に
入力する。この分周器２にて、上記周波数発生器１の信
号を１／７６８に分周した後、位相比較器（Ｐ．Ｄ．）
３の一端に入力する。この位相比較器３の出力は、ロー
パスフィルタ（ＬＰＦ）４、電圧制御型発振器（ＶＣ
Ｏ）５を介し、分周器６，７に入力し夫々１／２，１／
３に分周される。上記分周器６の出力はプログラマブル
デバイダ８に入力される。このプログラマブルデバイダ
８の分周比は、チューニングデータ発生部９にて指定さ
れるもので、チューニング値を増大させるための第１の
操作子１０と、チューニング値を減少させる第２の操作
子１１の押圧装置により行なわれる。又、プログラマブ
ルデバイダ８の出力は、上記位相比較器３の他端に入力
する。従って、この位相比較器３、ローパスフィルタ
４、電圧制御型発振器５、分周器６、プログラマブルデ
バイダ８にてＰＬＬ１２が構成される。
電子楽器の主要ブロック図である。図中１は、周波数発
生器であり、この周波数発生器１の出力は、分周器２に
入力する。この分周器２にて、上記周波数発生器１の信
号を１／７６８に分周した後、位相比較器（Ｐ．Ｄ．）
３の一端に入力する。この位相比較器３の出力は、ロー
パスフィルタ（ＬＰＦ）４、電圧制御型発振器（ＶＣ
Ｏ）５を介し、分周器６，７に入力し夫々１／２，１／
３に分周される。上記分周器６の出力はプログラマブル
デバイダ８に入力される。このプログラマブルデバイダ
８の分周比は、チューニングデータ発生部９にて指定さ
れるもので、チューニング値を増大させるための第１の
操作子１０と、チューニング値を減少させる第２の操作
子１１の押圧装置により行なわれる。又、プログラマブ
ルデバイダ８の出力は、上記位相比較器３の他端に入力
する。従って、この位相比較器３、ローパスフィルタ
４、電圧制御型発振器５、分周器６、プログラマブルデ
バイダ８にてＰＬＬ１２が構成される。
【００１０】一方、このＰＬＬ１２の出力は、上記分周
器７を介し楽音作成部１３のＣＬＫ端子に入力し、上記
楽音作成部１３の基準クロックとなる。又、この楽音作
成部１３には、鍵、リズムの種類を指定するスイッチな
どを有するキー・スイッチ部１４の信号がＣＰＵ（中央
制御装置：マイクロプロセッサなどから成る）１５を介
し、入力している。そして、上記楽音作成部１３は、上
記ＰＬＬ１２から分周器７を介した基準クロックに基づ
いて、つまり所望のチューニング値にて、楽音が作成さ
れて、図示しない増幅器、スピーカを介し、放音され
る。
器７を介し楽音作成部１３のＣＬＫ端子に入力し、上記
楽音作成部１３の基準クロックとなる。又、この楽音作
成部１３には、鍵、リズムの種類を指定するスイッチな
どを有するキー・スイッチ部１４の信号がＣＰＵ（中央
制御装置：マイクロプロセッサなどから成る）１５を介
し、入力している。そして、上記楽音作成部１３は、上
記ＰＬＬ１２から分周器７を介した基準クロックに基づ
いて、つまり所望のチューニング値にて、楽音が作成さ
れて、図示しない増幅器、スピーカを介し、放音され
る。
【００１１】次に、図２にてチューニングデータ作成部
９の具体的回路を示す。第１の操作子１０、第２の操作
子１１の一端は夫々、接地しており、一方、他端は抵抗
Ｒ１，Ｒ２を夫々介して電圧Ｖが供給される。上記第
１，第２の操作子１０，１１は、またインバータ１６，
１７、ワンショットマルチ１８，１９、更にアンドゲー
ト２０，２１の一端に夫々入力する。上記ワンショット
マルチ１８，１９の出力は、インバータ２２，２３を介
し、上記アンドゲート２０，２１の他端に夫々入力す
る。そして、このアンドゲート２０，２１の出力は、ア
ンドゲート２４，２５、オアゲート２６，２７、アンド
ゲート２８，２９を介して、カウンタ部３０にカウント
ＵＰ、カウントＤＯＷＮ信号として夫々入力する。一
方、発振器３１の出力は、上記アンドゲート２４，２５
の他端に入力する。また、上記第１，第２の操作子１
０，１１からの出力は、微分回路３２，３３に夫々入力
し、上記第１，第２の操作子１０，１１を押圧した瞬間
だけ、出力が生じる。そして、この微分回路３２，３３
の出力は、夫々オアゲート２６，２７の他端に入力す
る。加えて、上記抵抗Ｒ１，Ｒ２を介した電圧Ｖは、イ
ンバータ３４，３５を夫々介し、アンドゲート３６に入
力し、このアンドゲート３６の出力は、上記カウンタ部
３０に所定値を設定するＲＥＳＥＴ信号として入力す
る。上記カウンタ部３０の出力は、夫々ナンドゲート３
７，３８に入力し、更に上記アンドゲート２８，２９の
他端に夫々入力する。ここで、ナンドゲート３７は上記
カウンタ部３０の値が所望の最大値に達すると出力が
“０”となり、上記ナンドゲート３８を閉成し、上記カ
ウンタ部３０のカウントＵＰ動作を停止させる。又、ナ
ンドゲート３８は上記カウンタ部３０の値が所望の最小
値に達すると出力が“０”となり、上記アンドゲート２
９を閉成し、上記カウンタ部３０のカウントＤＯＷＮ動
作を停止させる。一方、上記カウンタ部３０の出力は、
デコーダ３９に入力し、デコードされて上記プログラマ
ブルデバイダ８に入力する。
９の具体的回路を示す。第１の操作子１０、第２の操作
子１１の一端は夫々、接地しており、一方、他端は抵抗
Ｒ１，Ｒ２を夫々介して電圧Ｖが供給される。上記第
１，第２の操作子１０，１１は、またインバータ１６，
１７、ワンショットマルチ１８，１９、更にアンドゲー
ト２０，２１の一端に夫々入力する。上記ワンショット
マルチ１８，１９の出力は、インバータ２２，２３を介
し、上記アンドゲート２０，２１の他端に夫々入力す
る。そして、このアンドゲート２０，２１の出力は、ア
ンドゲート２４，２５、オアゲート２６，２７、アンド
ゲート２８，２９を介して、カウンタ部３０にカウント
ＵＰ、カウントＤＯＷＮ信号として夫々入力する。一
方、発振器３１の出力は、上記アンドゲート２４，２５
の他端に入力する。また、上記第１，第２の操作子１
０，１１からの出力は、微分回路３２，３３に夫々入力
し、上記第１，第２の操作子１０，１１を押圧した瞬間
だけ、出力が生じる。そして、この微分回路３２，３３
の出力は、夫々オアゲート２６，２７の他端に入力す
る。加えて、上記抵抗Ｒ１，Ｒ２を介した電圧Ｖは、イ
ンバータ３４，３５を夫々介し、アンドゲート３６に入
力し、このアンドゲート３６の出力は、上記カウンタ部
３０に所定値を設定するＲＥＳＥＴ信号として入力す
る。上記カウンタ部３０の出力は、夫々ナンドゲート３
７，３８に入力し、更に上記アンドゲート２８，２９の
他端に夫々入力する。ここで、ナンドゲート３７は上記
カウンタ部３０の値が所望の最大値に達すると出力が
“０”となり、上記ナンドゲート３８を閉成し、上記カ
ウンタ部３０のカウントＵＰ動作を停止させる。又、ナ
ンドゲート３８は上記カウンタ部３０の値が所望の最小
値に達すると出力が“０”となり、上記アンドゲート２
９を閉成し、上記カウンタ部３０のカウントＤＯＷＮ動
作を停止させる。一方、上記カウンタ部３０の出力は、
デコーダ３９に入力し、デコードされて上記プログラマ
ブルデバイダ８に入力する。
【００１２】次に上記実施例の動作につき説明する。上
記周波数発生器１からの発振周波数４．９４６８４８
〔ＭＨｚ〕の信号が、分周器２にて１／７６８に分周さ
れＰＬＬ１２に入力する。そして、このＰＬＬ１２内の
上記プログラマブルデバイダ８は、上記チューニングデ
ータ発生部９からのデータにより分周比が決定され、上
記ＰＬＬ１２からの出力が上記分周器７を介して、上記
楽音作成部１３に入力する。この時、上記プログラマブ
ルデバイダ８の分周比が１／１１５２の時、上記分周器
７からの信号が４．９４６８４〔ＭＨｚ〕となり、Ａ４
＝４４２〔Ｈｚ〕に設定される。
記周波数発生器１からの発振周波数４．９４６８４８
〔ＭＨｚ〕の信号が、分周器２にて１／７６８に分周さ
れＰＬＬ１２に入力する。そして、このＰＬＬ１２内の
上記プログラマブルデバイダ８は、上記チューニングデ
ータ発生部９からのデータにより分周比が決定され、上
記ＰＬＬ１２からの出力が上記分周器７を介して、上記
楽音作成部１３に入力する。この時、上記プログラマブ
ルデバイダ８の分周比が１／１１５２の時、上記分周器
７からの信号が４．９４６８４〔ＭＨｚ〕となり、Ａ４
＝４４２〔Ｈｚ〕に設定される。
【００１３】この時、上記第２の操作子１１を押圧する
と、上記微分回路３３から一発信号が出力しオアゲート
２７を介し、アンドゲート２９の一端に入力する。ここ
で、ナンドゲート３８の出力は、カウンタ部３０が最小
値に達していないため“１”となっており、上記アンド
ゲート２９を閉成している。従って、上記オアゲート２
７から出力した信号が、上記アンドゲート２９を介し
て、カウンタ部３０のカウント値を−１させる。する
と、デコーダ３９にてデコードされ、上記プログラマブ
ルデバイダ８の分周比を１／１１５１に設定される。こ
の時、上記分周器７の出力信号は、４２９４〔Ｈｚ〕減
衰して、上記楽音作成部１３に入力する。この結果Ａ４
＝４４１．６〔Ｈｚ〕となり約１．５セント低くなる。
と、上記微分回路３３から一発信号が出力しオアゲート
２７を介し、アンドゲート２９の一端に入力する。ここ
で、ナンドゲート３８の出力は、カウンタ部３０が最小
値に達していないため“１”となっており、上記アンド
ゲート２９を閉成している。従って、上記オアゲート２
７から出力した信号が、上記アンドゲート２９を介し
て、カウンタ部３０のカウント値を−１させる。する
と、デコーダ３９にてデコードされ、上記プログラマブ
ルデバイダ８の分周比を１／１１５１に設定される。こ
の時、上記分周器７の出力信号は、４２９４〔Ｈｚ〕減
衰して、上記楽音作成部１３に入力する。この結果Ａ４
＝４４１．６〔Ｈｚ〕となり約１．５セント低くなる。
【００１４】再度、上記第２の操作子１１を押圧すると
上述の動作がくり返され、上記分周器７の出力信号は、
４２９４〔Ｈｚ〕減衰して、この結果Ａ４＝４４１．２
〔Ｈｚ〕となり、更に約１．５セント低くなる。
上述の動作がくり返され、上記分周器７の出力信号は、
４２９４〔Ｈｚ〕減衰して、この結果Ａ４＝４４１．２
〔Ｈｚ〕となり、更に約１．５セント低くなる。
【００１５】ここで、上記第２の操作子１１を押圧し続
けるとする。まず微分回路３３より一発信号が出力し、
オアゲート２７に入力し、アンドゲート２９を介しカウ
ンタ部３０のカウント値を１だけ減ずる。その後約０．
５秒後、上記ワンショットマルチ１９のＱ端子からの出
力が“０”となり、インバータ２３にて反転された信号
が、アンドゲート２１の一端に入力する。このアンドゲ
ート２１の他端は、インバータ１７を介して出力した
“１”信号が入力している。すると、アンドゲート２１
から“１”信号が出力し、アンドゲート２５を閉成させ
る。従って、発振器３１から約１０〔Ｈｚ〕のクロック
が出力し、上記アンドゲート２５を介し、更にオアゲー
ト２７、上記アンドゲート２９を介し、上記カウンタ部
３０に入力し、カウントＤＯＷＮ動作が行なわれる。そ
して、デコーダ３９にてデコードされ、上記プログラマ
ブルデバイダ８の分周比を変化させ、チューニング値を
減衰させる。なお、予め設定したカウント値に達する
と、ナンドゲート３８からの出力信号が“０”となり、
アンドゲート２９を閉成し、カウンタ部３０のカウント
ＤＯＷＮ動作を停止させる。従って、チューニング値
は、ある値以下にはならないように設定されている。
けるとする。まず微分回路３３より一発信号が出力し、
オアゲート２７に入力し、アンドゲート２９を介しカウ
ンタ部３０のカウント値を１だけ減ずる。その後約０．
５秒後、上記ワンショットマルチ１９のＱ端子からの出
力が“０”となり、インバータ２３にて反転された信号
が、アンドゲート２１の一端に入力する。このアンドゲ
ート２１の他端は、インバータ１７を介して出力した
“１”信号が入力している。すると、アンドゲート２１
から“１”信号が出力し、アンドゲート２５を閉成させ
る。従って、発振器３１から約１０〔Ｈｚ〕のクロック
が出力し、上記アンドゲート２５を介し、更にオアゲー
ト２７、上記アンドゲート２９を介し、上記カウンタ部
３０に入力し、カウントＤＯＷＮ動作が行なわれる。そ
して、デコーダ３９にてデコードされ、上記プログラマ
ブルデバイダ８の分周比を変化させ、チューニング値を
減衰させる。なお、予め設定したカウント値に達する
と、ナンドゲート３８からの出力信号が“０”となり、
アンドゲート２９を閉成し、カウンタ部３０のカウント
ＤＯＷＮ動作を停止させる。従って、チューニング値
は、ある値以下にはならないように設定されている。
【００１６】上記第１の操作子１０の動作についても、
上記第２の操作子１１と全く同様であり、１回押圧すれ
ば、カウンタ部３０のカウント値が＋１され、０．５秒
以上押圧し続けると連続してカウント値がカウントＵＰ
される。そして、予め設定した値に達すると、カウント
ＵＰ動作が停止される。
上記第２の操作子１１と全く同様であり、１回押圧すれ
ば、カウンタ部３０のカウント値が＋１され、０．５秒
以上押圧し続けると連続してカウント値がカウントＵＰ
される。そして、予め設定した値に達すると、カウント
ＵＰ動作が停止される。
【００１７】一方、上記第１，第２の操作子１０，１１
を同時に押圧する。インバータ３４，３５の出力が
“１”となり、アンドゲート３６から信号を生じさせ
る。この信号は、上記カウンタ部３０をリセットする信
号である。従って、上記カウンタ部３０の値が所定値に
リセットされる。この時、上記カウンタ部３０の出力
は、デコーダ３９にてデコードされ、上記プログラマブ
ルデバイダ８の分周比を１／１１５２に設定する。つま
り、上記第１，第２の操作子１０，１１を同時に押圧す
ることにより、チューニング値は、Ａ４＝４４２〔Ｈ
ｚ〕に瞬時に設定される。
を同時に押圧する。インバータ３４，３５の出力が
“１”となり、アンドゲート３６から信号を生じさせ
る。この信号は、上記カウンタ部３０をリセットする信
号である。従って、上記カウンタ部３０の値が所定値に
リセットされる。この時、上記カウンタ部３０の出力
は、デコーダ３９にてデコードされ、上記プログラマブ
ルデバイダ８の分周比を１／１１５２に設定する。つま
り、上記第１，第２の操作子１０，１１を同時に押圧す
ることにより、チューニング値は、Ａ４＝４４２〔Ｈ
ｚ〕に瞬時に設定される。
【００１８】上述の如く、チューニングを行なった後、
キー・スイッチ部１４にて、所望の音色を設定し、所望
の鍵を押圧することにより、ＣＰＵ１５を介し、夫々対
応する音色コード、キーコードが出力し、上記楽音作成
部１３にて、上記所望の音色にて、かつ、上記設定され
たチューニング値に基づいて、上記押圧した鍵の音高に
対応した楽音信号を出力し、図示しない増幅器を介しス
ピーカにて放音させる。
キー・スイッチ部１４にて、所望の音色を設定し、所望
の鍵を押圧することにより、ＣＰＵ１５を介し、夫々対
応する音色コード、キーコードが出力し、上記楽音作成
部１３にて、上記所望の音色にて、かつ、上記設定され
たチューニング値に基づいて、上記押圧した鍵の音高に
対応した楽音信号を出力し、図示しない増幅器を介しス
ピーカにて放音させる。
【００１９】上述した実施例において、ＰＬＬを用いて
クロックを得ているので、高精度で高安定度のチューニ
ング値が得られるというすぐれた効果がある。又、プロ
グラマブルデバイダの分周比を変化させるだけで、簡単
にクロックの周波数を可変にできる効果がある。
クロックを得ているので、高精度で高安定度のチューニ
ング値が得られるというすぐれた効果がある。又、プロ
グラマブルデバイダの分周比を変化させるだけで、簡単
にクロックの周波数を可変にできる効果がある。
【００２０】
【発明の効果】本発明によれば、記憶手段に記憶された
データの値が所定範囲内のときのみ操作手段の操作に応
じて変更されるようになり、必要以上の修正が行なわれ
なくなる。このため、再び基準値に戻すような場合でも
素早く行なえるようになる。
データの値が所定範囲内のときのみ操作手段の操作に応
じて変更されるようになり、必要以上の修正が行なわれ
なくなる。このため、再び基準値に戻すような場合でも
素早く行なえるようになる。
【図１】本発明を適用した電子楽器の主要ブロック図で
ある。
ある。
【図２】電子楽器を駆動させるための基本クロックを発
生するチューニングデータ発生部の具体的回路図であ
る。
生するチューニングデータ発生部の具体的回路図であ
る。
８ プログラマブルデバイダ ９ チューニングデータ発生部 １０ 第１の操作子 １１ 第２の操作子 １２ ＰＬＬ １３ 楽音作成部 １８，１９ ワンショットマルチ ３０ カウンタ部 ３２，３３ 微分回路 ３９ デコーダ
Claims (4)
- 【請求項１】 所望の値のデータを記憶する記憶手段
と、 外部操作可能な操作手段と、 上記記憶手段に記憶されたデータの値が所定範囲内のと
きのみ、上記操作手段の操作に応答して上記記憶手段に
記憶されたデータの値を増減変更させる変更手段と、 上記記憶手段に記憶されたデータの値に応じて他のデー
タの値を設定または制御する制御手段と、 を有するデータ制御装置。 - 【請求項２】 上記制御手段は、上記記憶手段に記憶さ
れたデータの値に応じて発生すべき楽音のピッチを設定
または制御するようにしたことを特徴とする特許請求の
範囲第１項記載のデータ制御装置。 - 【請求項３】 上記操作手段は、上記記憶手段に記憶さ
れたデータの値を増加する方向に変更させる第１の操作
手段と、該データの値を減少する方向に変更させる第２
の操作手段と、から成ることを特徴とする特許請求の範
囲第１項記載のデータ制御装置。 - 【請求項４】 上記第１及び第２の操作手段が同時に操
作されたときに、上記記憶手段に記憶されたデータの値
を所定値に設定することを特徴とする特許請求の範囲第
３項記載のデータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214058A JPH06318081A (ja) | 1993-08-30 | 1993-08-30 | データ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214058A JPH06318081A (ja) | 1993-08-30 | 1993-08-30 | データ制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033153A Division JPH02275992A (ja) | 1990-02-14 | 1990-02-14 | 電子楽器のピッチ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318081A true JPH06318081A (ja) | 1994-11-15 |
Family
ID=16649570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5214058A Pending JPH06318081A (ja) | 1993-08-30 | 1993-08-30 | データ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318081A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102761A (en) * | 1981-01-16 | 1981-08-17 | Sadao Ukita | Preparation of tempura or hamburger steak |
-
1993
- 1993-08-30 JP JP5214058A patent/JPH06318081A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102761A (en) * | 1981-01-16 | 1981-08-17 | Sadao Ukita | Preparation of tempura or hamburger steak |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100344065C (zh) | 压控振荡器预设定电路 | |
| US5872487A (en) | Fast frequency switching synthesizer | |
| US5267189A (en) | Rational fraction synthesizer | |
| US5267182A (en) | Diophantine synthesizer | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPH06318081A (ja) | データ制御装置 | |
| JPH0421200B2 (ja) | ||
| JPH0777349B2 (ja) | 周波数データ発生装置 | |
| JPH02236596A (ja) | 電子楽器のピッチ制御装置 | |
| GB2368207A (en) | PLL circuit and frequency division method reducing spurious noise | |
| JPH0653826A (ja) | クロック同期装置 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH0221815Y2 (ja) | ||
| JPH05233091A (ja) | クロック発生回路 | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPS6333381Y2 (ja) | ||
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JPS6224968B2 (ja) | ||
| JPH08330998A (ja) | チューナ装置 | |
| KR200143771Y1 (ko) | 위상 동기 루프를 이용한 볼륨 제어 장치 | |
| JPS59158121A (ja) | チユ−ナ | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPS5911117B2 (ja) | 調律用基準周波数信号発生回路 |