JP2001237700A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JP2001237700A JP2001237700A JP2000048790A JP2000048790A JP2001237700A JP 2001237700 A JP2001237700 A JP 2001237700A JP 2000048790 A JP2000048790 A JP 2000048790A JP 2000048790 A JP2000048790 A JP 2000048790A JP 2001237700 A JP2001237700 A JP 2001237700A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency division
- frequency divider
- output
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 分数分周制御技術を用いた周波数シンセサイ
ザの分周器切換を繰り返し周期とする周波数とその高調
波成分のスプリアスノイズ発生の抑制。 【解決手段】 可変分周器の分周比を切り換えることに
より平均分周数(N+L/A)(N、L、Aは整数)を得ることがで
きる分数分周回路をもったＰＬＬ周波数シンセサイザに
て、分周器出力が出る毎に分周器を切り換えて、同じ分
周比が２または３回よりも多く連続しない様に制御する
と、分周器切換を繰り返し周期とする周波数とその高調
波成分のうち、基本波及び低次高調波成分が減少し、逆
に高次高調波成分は増加する。高次高調波成分はＰＬＬ
のＬＰＦ（ループフィルタ）にて容易に除去できるた
め、スプリアスノイズの少ない分数分周回路をもった周
波数シンセサイザが実現できる。
ザの分周器切換を繰り返し周期とする周波数とその高調
波成分のスプリアスノイズ発生の抑制。 【解決手段】 可変分周器の分周比を切り換えることに
より平均分周数(N+L/A)(N、L、Aは整数)を得ることがで
きる分数分周回路をもったＰＬＬ周波数シンセサイザに
て、分周器出力が出る毎に分周器を切り換えて、同じ分
周比が２または３回よりも多く連続しない様に制御する
と、分周器切換を繰り返し周期とする周波数とその高調
波成分のうち、基本波及び低次高調波成分が減少し、逆
に高次高調波成分は増加する。高次高調波成分はＰＬＬ
のＬＰＦ（ループフィルタ）にて容易に除去できるた
め、スプリアスノイズの少ない分数分周回路をもった周
波数シンセサイザが実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は位相同期ループ回路
に関し、特に、分数分周を利用して基準周波数よりも細
かい周波数分解能を有する出力周波数を得ることができ
るＰＬＬ周波数シンセサイザを構成するのに好適な位相
同期ループ回路に関するものである。
に関し、特に、分数分周を利用して基準周波数よりも細
かい周波数分解能を有する出力周波数を得ることができ
るＰＬＬ周波数シンセサイザを構成するのに好適な位相
同期ループ回路に関するものである。
【従来の技術】分数分周は可変分周ＮとＮ＋１を用い
て、Ｎ分周を(Ａ−Ｌ)回、Ｎ＋１分周をＬ回使用するこ
とにより、 平均分周数数＝｛Ｎ×(Ａ−Ｌ)＋(Ｎ＋１)×Ｌ｝÷
｛（Ａ−Ｌ）＋Ｌ｝｝＝Ｎ＋Ｌ／Ａ を得ている。従来技術のＰＬＬシンセサイザブロック、
分数分周制御ブロックを図２と図３に示す。
て、Ｎ分周を(Ａ−Ｌ)回、Ｎ＋１分周をＬ回使用するこ
とにより、 平均分周数数＝｛Ｎ×(Ａ−Ｌ)＋(Ｎ＋１)×Ｌ｝÷
｛（Ａ−Ｌ）＋Ｌ｝｝＝Ｎ＋Ｌ／Ａ を得ている。従来技術のＰＬＬシンセサイザブロック、
分数分周制御ブロックを図２と図３に示す。
【０００２】図２は、電圧制御発振器２７の出力が可変
分周器２１で分周され、その出力は位相比較器２４にて
基準信号２５と位相比較され、その出力がＬＰＦ２６を
通して電圧制御発振器２７の周波数制御入力３４に接続
されるＰＬＬ（位相同期ループ）回路を構成している。
分周器２１で分周され、その出力は位相比較器２４にて
基準信号２５と位相比較され、その出力がＬＰＦ２６を
通して電圧制御発振器２７の周波数制御入力３４に接続
されるＰＬＬ（位相同期ループ）回路を構成している。
【０００３】図３は可変分周器２１とその出力信号F1を
カウントするカウンタ３６とその値によって可変分周器
２１の分周比を切り換える切換制御器３５を示してい
る。平均分周数Ｎ＋Ｌ／Ａを得る場合、入力信号を可変
分周器２１の可変分周Ｎにて分周し、信号ライン２９に
出力したF1を、カウンタ３６で(Ａ−Ｌ)までカウント
し、その後可変分周器２１を(Ｎ＋１)分周に切り換え
て、その出力F1をＡまでカウントする。そして、Ａまで
カウントしたら再び可変分周器２１をＮ分周に切り換え
る。つまり、図４の様にＮ分周を(Ａ−Ｌ)回、(Ｎ＋１)
分周をＬ回連続して使用するため、この繰り返しを周期
Ｔとした基本周波数及びその高調波成分が信号ライン２
９に発生する。この成分の内、位相比較器２４、及びＬ
ＰＦ２６（ＰＬＬループフィルタ）を通過する成分が電
圧制御発振器２１に変調を与え、出力周波数F0の近傍に
不要周波数成分を発生させる（図５）。この繰り返し周
期Ｔの周波数が低い場合、その不要周波数成分の影響を
軽減するためには、ＬＰＦのカットオフ周波数を低く設
定する必要がある。そうすると、ＰＬＬのループ応答が
遅くなり、周波数の安定するまでのロックアップ時間が
長くなってしまうという欠点がある。
カウントするカウンタ３６とその値によって可変分周器
２１の分周比を切り換える切換制御器３５を示してい
る。平均分周数Ｎ＋Ｌ／Ａを得る場合、入力信号を可変
分周器２１の可変分周Ｎにて分周し、信号ライン２９に
出力したF1を、カウンタ３６で(Ａ−Ｌ)までカウント
し、その後可変分周器２１を(Ｎ＋１)分周に切り換え
て、その出力F1をＡまでカウントする。そして、Ａまで
カウントしたら再び可変分周器２１をＮ分周に切り換え
る。つまり、図４の様にＮ分周を(Ａ−Ｌ)回、(Ｎ＋１)
分周をＬ回連続して使用するため、この繰り返しを周期
Ｔとした基本周波数及びその高調波成分が信号ライン２
９に発生する。この成分の内、位相比較器２４、及びＬ
ＰＦ２６（ＰＬＬループフィルタ）を通過する成分が電
圧制御発振器２１に変調を与え、出力周波数F0の近傍に
不要周波数成分を発生させる（図５）。この繰り返し周
期Ｔの周波数が低い場合、その不要周波数成分の影響を
軽減するためには、ＬＰＦのカットオフ周波数を低く設
定する必要がある。そうすると、ＰＬＬのループ応答が
遅くなり、周波数の安定するまでのロックアップ時間が
長くなってしまうという欠点がある。
【０００４】
【発明が解決しようとする課題】本発明は、繰り返し周
期Ｔの基本周波数成分およびその低次高調波成分の影響
を軽減した分数分周制御方法を、安価で簡単な構造で実
現することを目的とし、特に、ＰＬＬ周波数シンセサイ
ザを構成するのに好適な位相同期ループ回路を安価で簡
単な構造で実現することを目的とする。
期Ｔの基本周波数成分およびその低次高調波成分の影響
を軽減した分数分周制御方法を、安価で簡単な構造で実
現することを目的とし、特に、ＰＬＬ周波数シンセサイ
ザを構成するのに好適な位相同期ループ回路を安価で簡
単な構造で実現することを目的とする。
【０００５】
【課題を解決するための手段】入力信号を外部からの制
御信号をもとに動作する分周器制御回路からの制御信号
によって分周比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可
変できる可変分周器と、その可変分周器の分周比を切り
換えることにより平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、
Ａは整数）を得ることができる分数分周にて、分周器出
力信号が出る毎に分周比を切り換えて、同じ分周比が２
または３回よりも多く連続しない様に制御する。そし
て、本発明は位相同期ループ回路の構成と次のとおりと
することにより、前記目的を達成できる。 ・電圧制御発振器の出力を固定分周器で分周し、その出
力を、外部からの制御信号をもとに動作する分周器制御
回路からの制御信号によって分周比をＮ−１、Ｎ、Ｎ＋
１、・・・の様に可変できる可変分周器と、その出力と
基準周波数とを位相比較する位相比較器と、その出力を
入力し高周波成分を除去するＬＰＦと、その出力により
発振周波数を変化させることができる前記電圧制御発振
器を備え、可変分周器の分周比を切り換えることにより
平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得る
ことができる分数分周にて、可変分周器出力信号が出る
毎に分周比を切り換えて、同じ分周比が２または３回よ
りも多く連続しない様に制御することができる分周器制
御回路を持つ（請求項１）。 ・基準周波数の出力を、外部からの制御信号をもとに動
作する分周器制御回路からの制御信号によって分周比を
Ｎ−１、Ｎ、Ｎ＋１、・・・の様に可変できる可変分周
器と、その出力と電圧制御発振器の出力を固定分周器で
分周した出力とを位相比較する位相比較器と、その出力
を入力し高周波成分を除去するＬＰＦと、その出力によ
り発振周波数を変化させることができる前記電圧制御発
振器を備え、可変分周器の分周比を切り換えることによ
り平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得
ることができる分数分周にて、可変分周器出力信号が出
る毎に分周比を切り換えて、同じ分周比が２または３回
よりも多く連続しない様に制御することができる分周器
制御回路を持つ（請求項２）。 ・電圧制御発振器の出力を、外部からの制御信号をもと
に動作する分周器制御回路からの制御信号によって分周
比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可変できる可変
分周器と、その出力と基準周波数とを位相比較する位相
比較器と、その出力を入力し高周波成分を除去するＬＰ
Ｆと、その出力により発振周波数を変化させることがで
きる前記電圧制御発振器を備え、可変分周器の分周比を
切り換えることにより平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、
Ｌ、Ａは整数）を得ることができる分数分周にて、可変
分周器出力信号が出る毎に分周比を切り換えて、同じ分
周比が２または３回よりも多く連続しない様に制御する
ことができる分周器制御回路を持つ（請求項３）。 ・前記分周器制御回路は、可変分周器と、その可変分周
器の出力により動作する演算器と、その演算結果により
可変分周器を制御する切換制御器と、を少なくとも備
え、当該分周器制御回路は、 ０≦Ｌ＜Ａ／３の範囲では、 Ｎ−１分周とＮ＋１分周、 １／３≦Ｌ＜２Ａ／３の範囲では、Ｎ分周とＮ＋１分周、 ２Ａ／３≦Ｌ＜Ａの範囲では、 Ｎ分周とＮ＋２分周 となる可変分周器内の２組の分周比を用いて、外部から
の制御信号により前記演算器にオーバーフロー判定値Ａ
（但し、Ａは分数分周分母）、インクリメント値Ｉncを ０≦Ｌ＜Ａ／３ の範囲では Ｉnc＝（Ｌ＋Ａ）／２， Ａ／３≦Ｌ＜２Ａ／３の範囲では Ｉnc＝Ｌ， ２Ａ／３≦Ｌ＜Ａ の範囲では Ｉnc＝Ｌ／２ と設定し、Ｌoを演算結果の値（初期値は不問）とし、
前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、Ｌo＜Ａの時
には、分周器を低分周比側に切り換え、また、Ｌo≧Ａ
の時には、Ｌo−Ａ→Ｌoとし、分周器を高分周比側に切
り換える様に制御する（請求項４）。 ・前記分周器制御回路は、可変分周器と、その可変分周
器の出力により動作する演算器と、その演算結果により
可変分周器を制御する切換制御器と、を少なくとも備
え、当該分周器制御回路は、０≦Ｌ＜Ａ／４の範囲で
は、Ｎ−１／２分周（Ｎ−１分周１回動作に引き続きＮ
分周を１回動作をさせる分数分周）とＮ＋１／２分周
（Ｎ＋１分周１回動作に引き続きＮ分周を１回動作をさ
せる分数分周）とＮ＋１分周、Ａ／４≦Ｌ＜３Ａ／４の
範囲では、ＮとＮ＋１分周、３Ａ／４≦Ｌ＜Ａの範囲で
はＮ＋１／２分周とＮ＋３／２分周となる可変分周器内
の２組の分周比を用いて、外部からの制御信号により前
記演算器にオーバーフロー判定値Ａ（分数分周分母）、
インクリメント値Ｉnc （０≦Ｌ＜Ａ／４の範囲では Ｉnc＝Ｌ＋Ａ／２、 Ａ／４≦Ｌ＜３Ａ／４の範囲では Ｉnc＝Ｌ、 ３Ａ／４≦Ｌ＜Ａの範囲では Ｉnc＝Ｌ−A／２） を設定し、Ｌoを演算結果の値（初期値は不問）とし、
前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、Ｌo＜Ａの時
分周器を低分周比側に切り換え、またＬo≧Ａの時
Ｌo−Ａ→Ｌoとし、分周器を高分周比側に切り換える様
に制御するものである（請求項５）。
御信号をもとに動作する分周器制御回路からの制御信号
によって分周比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可
変できる可変分周器と、その可変分周器の分周比を切り
換えることにより平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、
Ａは整数）を得ることができる分数分周にて、分周器出
力信号が出る毎に分周比を切り換えて、同じ分周比が２
または３回よりも多く連続しない様に制御する。そし
て、本発明は位相同期ループ回路の構成と次のとおりと
することにより、前記目的を達成できる。 ・電圧制御発振器の出力を固定分周器で分周し、その出
力を、外部からの制御信号をもとに動作する分周器制御
回路からの制御信号によって分周比をＮ−１、Ｎ、Ｎ＋
１、・・・の様に可変できる可変分周器と、その出力と
基準周波数とを位相比較する位相比較器と、その出力を
入力し高周波成分を除去するＬＰＦと、その出力により
発振周波数を変化させることができる前記電圧制御発振
器を備え、可変分周器の分周比を切り換えることにより
平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得る
ことができる分数分周にて、可変分周器出力信号が出る
毎に分周比を切り換えて、同じ分周比が２または３回よ
りも多く連続しない様に制御することができる分周器制
御回路を持つ（請求項１）。 ・基準周波数の出力を、外部からの制御信号をもとに動
作する分周器制御回路からの制御信号によって分周比を
Ｎ−１、Ｎ、Ｎ＋１、・・・の様に可変できる可変分周
器と、その出力と電圧制御発振器の出力を固定分周器で
分周した出力とを位相比較する位相比較器と、その出力
を入力し高周波成分を除去するＬＰＦと、その出力によ
り発振周波数を変化させることができる前記電圧制御発
振器を備え、可変分周器の分周比を切り換えることによ
り平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得
ることができる分数分周にて、可変分周器出力信号が出
る毎に分周比を切り換えて、同じ分周比が２または３回
よりも多く連続しない様に制御することができる分周器
制御回路を持つ（請求項２）。 ・電圧制御発振器の出力を、外部からの制御信号をもと
に動作する分周器制御回路からの制御信号によって分周
比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可変できる可変
分周器と、その出力と基準周波数とを位相比較する位相
比較器と、その出力を入力し高周波成分を除去するＬＰ
Ｆと、その出力により発振周波数を変化させることがで
きる前記電圧制御発振器を備え、可変分周器の分周比を
切り換えることにより平均分周数（Ｎ＋Ｌ／Ａ）（Ｎ、
Ｌ、Ａは整数）を得ることができる分数分周にて、可変
分周器出力信号が出る毎に分周比を切り換えて、同じ分
周比が２または３回よりも多く連続しない様に制御する
ことができる分周器制御回路を持つ（請求項３）。 ・前記分周器制御回路は、可変分周器と、その可変分周
器の出力により動作する演算器と、その演算結果により
可変分周器を制御する切換制御器と、を少なくとも備
え、当該分周器制御回路は、 ０≦Ｌ＜Ａ／３の範囲では、 Ｎ−１分周とＮ＋１分周、 １／３≦Ｌ＜２Ａ／３の範囲では、Ｎ分周とＮ＋１分周、 ２Ａ／３≦Ｌ＜Ａの範囲では、 Ｎ分周とＮ＋２分周 となる可変分周器内の２組の分周比を用いて、外部から
の制御信号により前記演算器にオーバーフロー判定値Ａ
（但し、Ａは分数分周分母）、インクリメント値Ｉncを ０≦Ｌ＜Ａ／３ の範囲では Ｉnc＝（Ｌ＋Ａ）／２， Ａ／３≦Ｌ＜２Ａ／３の範囲では Ｉnc＝Ｌ， ２Ａ／３≦Ｌ＜Ａ の範囲では Ｉnc＝Ｌ／２ と設定し、Ｌoを演算結果の値（初期値は不問）とし、
前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、Ｌo＜Ａの時
には、分周器を低分周比側に切り換え、また、Ｌo≧Ａ
の時には、Ｌo−Ａ→Ｌoとし、分周器を高分周比側に切
り換える様に制御する（請求項４）。 ・前記分周器制御回路は、可変分周器と、その可変分周
器の出力により動作する演算器と、その演算結果により
可変分周器を制御する切換制御器と、を少なくとも備
え、当該分周器制御回路は、０≦Ｌ＜Ａ／４の範囲で
は、Ｎ−１／２分周（Ｎ−１分周１回動作に引き続きＮ
分周を１回動作をさせる分数分周）とＮ＋１／２分周
（Ｎ＋１分周１回動作に引き続きＮ分周を１回動作をさ
せる分数分周）とＮ＋１分周、Ａ／４≦Ｌ＜３Ａ／４の
範囲では、ＮとＮ＋１分周、３Ａ／４≦Ｌ＜Ａの範囲で
はＮ＋１／２分周とＮ＋３／２分周となる可変分周器内
の２組の分周比を用いて、外部からの制御信号により前
記演算器にオーバーフロー判定値Ａ（分数分周分母）、
インクリメント値Ｉnc （０≦Ｌ＜Ａ／４の範囲では Ｉnc＝Ｌ＋Ａ／２、 Ａ／４≦Ｌ＜３Ａ／４の範囲では Ｉnc＝Ｌ、 ３Ａ／４≦Ｌ＜Ａの範囲では Ｉnc＝Ｌ−A／２） を設定し、Ｌoを演算結果の値（初期値は不問）とし、
前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、Ｌo＜Ａの時
分周器を低分周比側に切り換え、またＬo≧Ａの時
Ｌo−Ａ→Ｌoとし、分周器を高分周比側に切り換える様
に制御するものである（請求項５）。
【０００６】
【発明の実施の形態】＜実施例１＞本発明のＰＬＬシン
セサイザブロック図１、その分数分周制御ブロック図６
において ０≦Ｌ＜Ａ／３の範囲では、 Ｎ−１、Ｎ＋１分周 Ａ／３≦Ｌ＜２Ａ／３の範囲では、Ｎ、Ｎ＋１分周 ２Ａ／３≦Ｌ＜Ａの範囲では、 Ｎ、Ｎ＋２分周 となる２つの分周比を切り換えて分周出力を得るように
する。分周器制御回路２の内の演算器１６、切換制御器
１５では可変分周器１の出力信号Ｆ１が発生する毎に下
記の様な（演算）動作を行う。 オーバーフロー判定値Ａ：分数分周分母 インクリメント値Ｉnc ：０≦Ｌ＜Ａ／３の範囲では、Ｉnc＝(Ｌ＋Ａ)／２ Ａ／３≦Ｌ＜２Ａ／３の範囲では、Ｉnc＝Ｌ ２Ａ／３≦Ｌ＜Ａの範囲では、Ｉnc＝Ｌ／２ Ｌoを演算結果の値（初期値は不問）とすると、 動作 可変分周器１の出力信号F1にて演算器はＩnc＋
Ｌo→Ｌoの演算を行う。その結果を判定し 動作 Ｌo＜Ａの時 分周器を低分周側に切り換え
る。 動作 Ｌo≧Ａの時 Ｌo−Ａ→Ｌoとし、分周器を高
分周側に切り換える。 つまり、（Ｎ＋Ｌ／Ａ）×１０mＨzを（Ｎ＋Ｌ／Ａ）分
周して、１０mＨzを得る場合、その周波数によって、図
７の組み合わせの２組の分周比を使用する。すると分周
比はF１クロック1が１または２回で必ず切り替わること
になる（図８参照）。例えば、Ａを100以上や1000以上
とした場合、分周器の繰り返しを周期Ｔとした基本周波
数成分及びその低次高調波成分は小さくなる代わりに、
高次高調波成分が増大する。この成分は位相比較器４、
及びＬＰＦ６（ＰＬＬループフィルタ）を通してＶＣＯ
１に変調を与え、出力周波数に不要周波数成分を発生さ
せる（図９参照）。この高次高調波成分による不要周波
数成分は、F0からの離調周波数が図５の場合に比べ大き
いため、ＰＬＬのループ応答が実用上支障ない程度でＬ
ＰＦ６（ＰＬＬループフィルタ）のカットオフ周波数を
下げることにより、容易に除去できる（図１０参照）。
セサイザブロック図１、その分数分周制御ブロック図６
において ０≦Ｌ＜Ａ／３の範囲では、 Ｎ−１、Ｎ＋１分周 Ａ／３≦Ｌ＜２Ａ／３の範囲では、Ｎ、Ｎ＋１分周 ２Ａ／３≦Ｌ＜Ａの範囲では、 Ｎ、Ｎ＋２分周 となる２つの分周比を切り換えて分周出力を得るように
する。分周器制御回路２の内の演算器１６、切換制御器
１５では可変分周器１の出力信号Ｆ１が発生する毎に下
記の様な（演算）動作を行う。 オーバーフロー判定値Ａ：分数分周分母 インクリメント値Ｉnc ：０≦Ｌ＜Ａ／３の範囲では、Ｉnc＝(Ｌ＋Ａ)／２ Ａ／３≦Ｌ＜２Ａ／３の範囲では、Ｉnc＝Ｌ ２Ａ／３≦Ｌ＜Ａの範囲では、Ｉnc＝Ｌ／２ Ｌoを演算結果の値（初期値は不問）とすると、 動作 可変分周器１の出力信号F1にて演算器はＩnc＋
Ｌo→Ｌoの演算を行う。その結果を判定し 動作 Ｌo＜Ａの時 分周器を低分周側に切り換え
る。 動作 Ｌo≧Ａの時 Ｌo−Ａ→Ｌoとし、分周器を高
分周側に切り換える。 つまり、（Ｎ＋Ｌ／Ａ）×１０mＨzを（Ｎ＋Ｌ／Ａ）分
周して、１０mＨzを得る場合、その周波数によって、図
７の組み合わせの２組の分周比を使用する。すると分周
比はF１クロック1が１または２回で必ず切り替わること
になる（図８参照）。例えば、Ａを100以上や1000以上
とした場合、分周器の繰り返しを周期Ｔとした基本周波
数成分及びその低次高調波成分は小さくなる代わりに、
高次高調波成分が増大する。この成分は位相比較器４、
及びＬＰＦ６（ＰＬＬループフィルタ）を通してＶＣＯ
１に変調を与え、出力周波数に不要周波数成分を発生さ
せる（図９参照）。この高次高調波成分による不要周波
数成分は、F0からの離調周波数が図５の場合に比べ大き
いため、ＰＬＬのループ応答が実用上支障ない程度でＬ
ＰＦ６（ＰＬＬループフィルタ）のカットオフ周波数を
下げることにより、容易に除去できる（図１０参照）。
【０００７】＜実施例２＞他の実施例として、Ｎ−１、
Ｎ、Ｎ＋１・・・の分周器及びその組み合わせによるＮ
−1/2分周（Ｎ−１分周１回動作に引き続きＮ分周を１
回動作をさせる分数分周）、Ｎ＋1/2分周（Ｎ＋１分周
１回動作に引き続きＮ分周を１回動作をさせる分数分
周）・・・を発生させることができる分数分周制御ブロ
ック図１１（平均分周数＝Ｎ＋Ｌ／Ａ分周）にて、 ０≦Ｌ＜Ａ／４の範囲では、 Ｎ−１／２、Ｎ＋１／２分周 Ａ／４≦Ｌ＜３Ａ／４の範囲では、Ｎ、Ｎ＋１分周 ３Ａ／４≦Ｌ＜Ａの範囲では、 Ｎ＋１／２、Ｎ＋３／２分周 となる分周比（組合せ）を切り換えて分周出力を得るよ
うにする。分数分周制御回路４２の内の演算器５６、切
換制御器５５では可変分周器１の出力信号F1が発生する
毎に下記の様な（演算）動作を行う。 オーバーフロー判定値Ａ：分数分周分母 インクリメント値Ｉnc ：０≦Ｌ＜Ａ／４の範囲では、Ｉnc＝Ｌ＋Ａ／２ Ａ／４≦Ｌ＜３Ａ／４の範囲では、Ｉnc＝Ｌ ３Ａ／４≦Ｌ＜Ａの範囲では、Ｉnc＝Ｌ−Ａ／２ Ｌoを演算結果の値（初期値は不問）とすると、 動作は、可変分周器１の出力信号F1にて演算器５６は
Ｉnc＋Ｌo→Ｌoの演算を行う。その結果を判定し 動作 Ｌo＜Ａの時には、分周器を低分周側に切り換
える。 動作 Ｌo≧Ａの時には、Ｌo−Ａ→Ｌoとし、分周器
を高分周側に切り換える。 つまり、（Ｎ＋Ｌ／Ａ）×１０ｍＨｚを（Ｎ＋Ｌ／Ａ）
分周して、１０ｍＨｚを得る場合、その周波数によっ
て、図１２の組み合わせの分周比を使用する。すると分
周比は３回よりも多くの回数で連続することがない（図
８または図１３参照）。この場合、分周比が繰り返しが
３回の場合もあるが、前記実施例１と同様に、分周器の
繰り返しを周期Ｔとした基本周波数成分及びその低次高
調波成分は小さくなる代わりに、高次高調波成分が増大
する。この成分は位相検波器４、及びＬＰＦ６を通して
ＶＣＯ１に変調を与え、出力周波数に不要周波数成分を
発生させるが、この高次高調波成分による不要周波数成
分は、F0からの離調周波数が図５の場合に比べ大きいた
め、ＰＬＬのループ応答も実用上支障ない程度で、ＬＰ
Ｆ６（ＰＬＬループフィルタ）のカットオフ周波数を下
げることにより、容易に除去できる（図１０参照）。そ
の他の実施例として、図１４の様に電圧制御発振器７と
可変分周器１の間に固定分周器５７を追加することによ
り、図１の場合に比べ高い周波数を発生させるＰＬＬ回
路を実現することが可能である。また、図１５の様に、
基準周波数側に分数分周制御回路を挿入することによ
り、電圧制御発振器出力側に分数分周制御回路を挿入し
た場合と同等のＰＬＬシンセサイザを組むこともでき
る。
Ｎ、Ｎ＋１・・・の分周器及びその組み合わせによるＮ
−1/2分周（Ｎ−１分周１回動作に引き続きＮ分周を１
回動作をさせる分数分周）、Ｎ＋1/2分周（Ｎ＋１分周
１回動作に引き続きＮ分周を１回動作をさせる分数分
周）・・・を発生させることができる分数分周制御ブロ
ック図１１（平均分周数＝Ｎ＋Ｌ／Ａ分周）にて、 ０≦Ｌ＜Ａ／４の範囲では、 Ｎ−１／２、Ｎ＋１／２分周 Ａ／４≦Ｌ＜３Ａ／４の範囲では、Ｎ、Ｎ＋１分周 ３Ａ／４≦Ｌ＜Ａの範囲では、 Ｎ＋１／２、Ｎ＋３／２分周 となる分周比（組合せ）を切り換えて分周出力を得るよ
うにする。分数分周制御回路４２の内の演算器５６、切
換制御器５５では可変分周器１の出力信号F1が発生する
毎に下記の様な（演算）動作を行う。 オーバーフロー判定値Ａ：分数分周分母 インクリメント値Ｉnc ：０≦Ｌ＜Ａ／４の範囲では、Ｉnc＝Ｌ＋Ａ／２ Ａ／４≦Ｌ＜３Ａ／４の範囲では、Ｉnc＝Ｌ ３Ａ／４≦Ｌ＜Ａの範囲では、Ｉnc＝Ｌ−Ａ／２ Ｌoを演算結果の値（初期値は不問）とすると、 動作は、可変分周器１の出力信号F1にて演算器５６は
Ｉnc＋Ｌo→Ｌoの演算を行う。その結果を判定し 動作 Ｌo＜Ａの時には、分周器を低分周側に切り換
える。 動作 Ｌo≧Ａの時には、Ｌo−Ａ→Ｌoとし、分周器
を高分周側に切り換える。 つまり、（Ｎ＋Ｌ／Ａ）×１０ｍＨｚを（Ｎ＋Ｌ／Ａ）
分周して、１０ｍＨｚを得る場合、その周波数によっ
て、図１２の組み合わせの分周比を使用する。すると分
周比は３回よりも多くの回数で連続することがない（図
８または図１３参照）。この場合、分周比が繰り返しが
３回の場合もあるが、前記実施例１と同様に、分周器の
繰り返しを周期Ｔとした基本周波数成分及びその低次高
調波成分は小さくなる代わりに、高次高調波成分が増大
する。この成分は位相検波器４、及びＬＰＦ６を通して
ＶＣＯ１に変調を与え、出力周波数に不要周波数成分を
発生させるが、この高次高調波成分による不要周波数成
分は、F0からの離調周波数が図５の場合に比べ大きいた
め、ＰＬＬのループ応答も実用上支障ない程度で、ＬＰ
Ｆ６（ＰＬＬループフィルタ）のカットオフ周波数を下
げることにより、容易に除去できる（図１０参照）。そ
の他の実施例として、図１４の様に電圧制御発振器７と
可変分周器１の間に固定分周器５７を追加することによ
り、図１の場合に比べ高い周波数を発生させるＰＬＬ回
路を実現することが可能である。また、図１５の様に、
基準周波数側に分数分周制御回路を挿入することによ
り、電圧制御発振器出力側に分数分周制御回路を挿入し
た場合と同等のＰＬＬシンセサイザを組むこともでき
る。
【０００８】
【発明の効果】周波数分解能に比べて比較周波数を高く
設定できる分数分周制御ＰＬＬ方式で発生するスプリア
スノイズを、安価で簡単な構造の制御方式で軽減でき
る。
設定できる分数分周制御ＰＬＬ方式で発生するスプリア
スノイズを、安価で簡単な構造の制御方式で軽減でき
る。
【図１】本発明のＰＬＬシンセサイザを示すブロック図
である。
である。
【図２】従来技術のＰＬＬシンセサイザを示すブロック
図である。
図である。
【図３】従来技術の分数分周制御ブロック図である。
【図４】従来技術の分数分周制御を示すタイミング図で
ある。
ある。
【図５】従来技術の分数分周制御回路を使用したＰＬＬ
シンセサイザの出力スペクトラムの図である。
シンセサイザの出力スペクトラムの図である。
【図６】本発明の分数分周制御ブロック図である。
【図７】本発明による被分周周波数と分周に使用する分
周器組合せの関係を示す図である。
周器組合せの関係を示す図である。
【図８】本発明による分周器切り換えと繰り返し周期Ｔ
との関係を示すタイミング図である。
との関係を示すタイミング図である。
【図９】本発明の分数分周制御回路を使用したＰＬＬシ
ンセサイザの出力スペクトラムの図である。
ンセサイザの出力スペクトラムの図である。
【図１０】本発明の分数分周制御回路を使用したＰＬＬ
シンセサイザでＬＰＦのカットオフ周波数を図９より低
く設定した時の出力スペクトラムの図である。
シンセサイザでＬＰＦのカットオフ周波数を図９より低
く設定した時の出力スペクトラムの図である。
【図１１】図６とは別の実施例による分数分周制御ブロ
ック図である。
ック図である。
【図１２】被分周周波数と分周に使用する分周器組合せ
の関係を示す図である。
の関係を示す図である。
【図１３】本発明による分周器切り換えと繰り返し周期
Ｔとの関係を示すタイミング図である。
Ｔとの関係を示すタイミング図である。
【図１４】本発明を応用したＰＬＬシンセサイザ示すブ
ロック図である。
ロック図である。
【図１５】本発明を応用した別のＰＬＬシンセサイザ示
すブロック図である。
すブロック図である。
Claims (5)
- 【請求項１】 電圧制御発振器の出力を固定分周器で分
周し、その出力を、外部からの制御信号をもとに動作す
る分周器制御回路からの制御信号によって分周比をＮ−
１、Ｎ、Ｎ＋１、・・・の様に可変できる可変分周器
と、 その出力と基準周波数とを位相比較する位相比較器と、 その出力を入力し高周波成分を除去するＬＰＦと、 その出力により発振周波数を変化させることができる前
記電圧制御発振器と、 可変分周器の分周比を切り換えることにより平均分周数
（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得ることができ
る分数分周にて、可変分周器出力信号が出る毎に分周比
を切り換えて、同じ分周比が２または３回よりも多く連
続しない様に制御することができる分周器制御回路と、
を備えた、 ことを特徴とする位相同期ループ回路。 - 【請求項２】 基準周波数の出力を、外部からの制御信
号をもとに動作する分周器制御回路からの制御信号によ
って分周比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可変で
きる可変分周器と、 その出力と電圧制御発振器の出力を固定分周器で分周し
た出力とを位相比較する位相比較器と、 その出力を入力し高周波成分を除去するＬＰＦと、その
出力により発振周波数を変化させることができる前記電
圧制御発振器と、 可変分周器の分周比を切り換えることにより平均分周数
（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得ることができ
る分数分周にて、可変分周器出力信号が出る毎に分周比
を切り換えて、同じ分周比が２または３回よりも多く連
続しない様に制御することができる分周器制御回路と、
を備えた、 ことを特徴とする位相同期ループ回路。 - 【請求項３】 電圧制御発振器の出力を、外部からの制
御信号をもとに動作する分周器制御回路からの制御信号
によって分周比をＮ−１、Ｎ、Ｎ＋１、・・・の様に可
変できる可変分周器と、 その出力と基準周波数とを位相比較する位相比較器と、 その出力を入力し高周波成分を除去するＬＰＦと、 その出力により発振周波数を変化させることができる前
記電圧制御発振器と、 可変分周器の分周比を切り換えることにより平均分周数
（Ｎ＋Ｌ／Ａ）（Ｎ、Ｌ、Ａは整数）を得ることができ
る分数分周にて、可変分周器出力信号が出る毎に分周比
を切り換えて、同じ分周比が２または３回よりも多く連
続しない様に制御することができる分周器制御回路と、
を備えた、 ことを特徴とする位相同期ループ回路。 - 【請求項４】 前記分周器制御回路には、可変分周器
と、その可変分周器の出力により動作する演算器と、そ
の演算結果により可変分周器を制御する切換制御器と、
を少なくとも備え、当該分周器制御回路は、 ０≦Ｌ＜Ａ／３の範囲では、 Ｎ−１分周とＮ＋１分周、 １／３≦Ｌ＜２Ａ／３の範囲では、Ｎ分周とＮ＋１分周、 ２Ａ／３≦Ｌ＜Ａの範囲では、 Ｎ分周とＮ＋２分周 となる可変分周器内の２組の分周比を用いて、 外部からの制御信号により前記演算器にオーバーフロー
判定値Ａ（但し、Ａは分数分周分母）、 インクリメント値Ｉncを ０≦Ｌ＜Ａ／３ の範囲では Ｉnc＝（Ｌ＋Ａ）／２， Ａ／３≦Ｌ＜２Ａ／３の範囲では Ｉnc＝Ｌ， ２Ａ／３≦Ｌ＜Ａ の範囲では Ｉnc＝Ｌ／２ と設定し、 Ｌoを演算結果の値（初期値は不問）とし、 前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、 Ｌo＜Ａの時には、分周器を低分周比側に切り換え、 また、 Ｌo≧Ａの時には、Ｌo−Ａ→Ｌoとし、分周器を高分周
比側に切り換える様に制御するものである、ことを特徴
とする請求項３記載の位相同期ループ回路。 - 【請求項５】 前記分周器制御回路には、可変分周器
と、その可変分周器の出力により動作する演算器と、そ
の演算結果により可変分周器を制御する切換制御器と、
を少なくとも備え、当該分周器制御回路は、 可変分周器と、その可変分周器の出力により動作する演
算器とその演算結果により可変分周器を制御する切換制
御器のある分周器制御回路にて、 ０≦Ｌ＜Ａ／４の範囲では、 Ｎ−１／２分周（Ｎ−１分周１回動作に引き続きＮ分周
を１回動作をさせる分数分周）とＮ＋１／２分周（Ｎ＋
１分周１回動作に引き続きＮ分周を１回動作をさせる分
数分周）とＮ＋１分周、 Ａ／４≦Ｌ＜３Ａ／４の範囲では、ＮとＮ＋１分周、 ３Ａ／４≦Ｌ＜Ａの範囲ではＮ＋１／２分周とＮ＋３／
２分周となる可変分周器内の２組の分周比を用いて、外
部からの制御信号により前記演算器にオーバーフロー判
定値Ａ（分数分周分母）、インクリメント値Ｉnc （０≦Ｌ＜Ａ／４の範囲では Ｉnc＝Ｌ＋Ａ／２、 Ａ／４≦Ｌ＜３Ａ／４の範囲では Ｉnc＝Ｌ、 ３Ａ／４≦Ｌ＜Ａの範囲では Ｉnc＝Ｌ−A／２） を設定し、Ｌoを演算結果の値（初期値は不問）とし、
前記可変分周器出力信号がでる毎に、演算器はＩnc＋Ｌ
o→Ｌoの演算を行い、その結果を判定し、 Ｌo＜Ａの時 分周器を低分周比側に切り換え、 また Ｌo≧Ａの時 Ｌo−Ａ→Ｌoとし、 分周器を高分周比側に切り換える様に制御するものであ
る、ことを特徴とする請求項３記載の位相同期ループ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048790A JP2001237700A (ja) | 2000-02-25 | 2000-02-25 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048790A JP2001237700A (ja) | 2000-02-25 | 2000-02-25 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237700A true JP2001237700A (ja) | 2001-08-31 |
Family
ID=18570827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000048790A Pending JP2001237700A (ja) | 2000-02-25 | 2000-02-25 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237700A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028683A (ja) * | 2006-07-20 | 2008-02-07 | Fujitsu Ltd | 位相同期発振器 |
| US7652542B2 (en) | 2004-05-17 | 2010-01-26 | Nec Corporation | Signal generator, and transmitter, receiver and transceiver using same |
| JP2011080910A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号生成回路、同信号生成回路を含む周波数測定装置、及び信号生成方法 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
-
2000
- 2000-02-25 JP JP2000048790A patent/JP2001237700A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7652542B2 (en) | 2004-05-17 | 2010-01-26 | Nec Corporation | Signal generator, and transmitter, receiver and transceiver using same |
| JP2008028683A (ja) * | 2006-07-20 | 2008-02-07 | Fujitsu Ltd | 位相同期発振器 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2011080910A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号生成回路、同信号生成回路を含む周波数測定装置、及び信号生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| US6873213B2 (en) | Fractional N frequency synthesizer | |
| JPH07297642A (ja) | 周波数倍数回路 | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
| KR100360995B1 (ko) | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 | |
| JP3344790B2 (ja) | 周波数シンセサイザ | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JP2006033414A (ja) | 位相同期回路 | |
| JP2003179490A (ja) | フラクショナルｎ周波数シンセサイザ | |
| JP3361687B2 (ja) | 小数点分周式周波数シンセサイザ | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JP2004080404A (ja) | 半導体装置 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JPH09162732A (ja) | 分数ｎ周波数シンセサイザ | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JP3857878B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |