JPH06297764A - 発光素子アレイの駆動回路 - Google Patents
発光素子アレイの駆動回路Info
- Publication number
- JPH06297764A JPH06297764A JP8491493A JP8491493A JPH06297764A JP H06297764 A JPH06297764 A JP H06297764A JP 8491493 A JP8491493 A JP 8491493A JP 8491493 A JP8491493 A JP 8491493A JP H06297764 A JPH06297764 A JP H06297764A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- element array
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Fax Reproducing Arrangements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 回路を簡略化して回路規模を小さくすること
で、発光素子アレイの駆動回路の低コストかをはかり、
高速化が可能な駆動回路とする。 【構成】 画素毎にＭビットからなるシリアルな印刷濃
度データＤＴが、レジスタ部６１，７１に各ビット毎パ
ラレルに入力し、セレクト回路６３，７２は、そのパラ
レルに入力されたデータＤＴに基づいた各ビット毎の情
報を、発光素子４１の発光時間を設定するデジタル信号
に合成する。ドライバ部６４，７５が、そのデジタル信
号を駆動して発光素子アレイ４０の発光素子を発光させ
る。この発光時間の長短により、画素毎に濃度階調され
た印刷が行われる。
で、発光素子アレイの駆動回路の低コストかをはかり、
高速化が可能な駆動回路とする。 【構成】 画素毎にＭビットからなるシリアルな印刷濃
度データＤＴが、レジスタ部６１，７１に各ビット毎パ
ラレルに入力し、セレクト回路６３，７２は、そのパラ
レルに入力されたデータＤＴに基づいた各ビット毎の情
報を、発光素子４１の発光時間を設定するデジタル信号
に合成する。ドライバ部６４，７５が、そのデジタル信
号を駆動して発光素子アレイ４０の発光素子を発光させ
る。この発光時間の長短により、画素毎に濃度階調され
た印刷が行われる。
Description
【０００１】
【産業上の利用分野】本発明は、発光ダイオード（以
下、ＬＥＤという）アレイ等の発光素子アレイを用いた
プリントヘッド等を階調駆動するための発光素子アレイ
の駆動回路に関するものである。
下、ＬＥＤという）アレイ等の発光素子アレイを用いた
プリントヘッド等を階調駆動するための発光素子アレイ
の駆動回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；特開昭６２−２４２５５８号公報 文献２；実開平０４−１３０８５３号公報 図２は、前記文献２に記載されたＬＥＤアレイを用いた
光プリンタの要部の概略を示す構成図である。このプリ
ンタは、画素毎のビデオ信号等のデータ信号ＤＡを生成
する印刷データ出力部１０と、ＬＥＤプリントヘッド２
０を有している。そのＬＥＤプリントヘッド２０は、デ
ータ信号ＤＴに基づいた駆動信号を生成するＬＥＤアレ
イ用の駆動回路３０と、該駆動信号により発光するＬＥ
Ｄアレイ４０を有しいる。さらに、このプリンタは、集
束性ロッドレンズアレイ５０と、感光ドラム５１と、帯
電器５２と、現像器５３と、転写器５４とを備えてい
る。
例えば、次のような文献に記載されるものがあった。 文献１；特開昭６２−２４２５５８号公報 文献２；実開平０４−１３０８５３号公報 図２は、前記文献２に記載されたＬＥＤアレイを用いた
光プリンタの要部の概略を示す構成図である。このプリ
ンタは、画素毎のビデオ信号等のデータ信号ＤＡを生成
する印刷データ出力部１０と、ＬＥＤプリントヘッド２
０を有している。そのＬＥＤプリントヘッド２０は、デ
ータ信号ＤＴに基づいた駆動信号を生成するＬＥＤアレ
イ用の駆動回路３０と、該駆動信号により発光するＬＥ
Ｄアレイ４０を有しいる。さらに、このプリンタは、集
束性ロッドレンズアレイ５０と、感光ドラム５１と、帯
電器５２と、現像器５３と、転写器５４とを備えてい
る。
【０００３】ＬＥＤプリントヘッド２０から発光された
光は、集束性ロッドレンズアレイ５０を経て、記録媒体
（例えば、図２の矢印方向に回転し、かつ帯電器５２で
帯電された感光ドラム）５１の表面を照射し、静電潜像
を形成する。この静電潜像は、感光ドラム５１の回転に
より現像器５３へ送られ、その静電潜像にトナーが付着
して現像され、転写器５４によって用紙５５へ転写さ
れ、印刷が行われる。ここで、例えば写真データ及びグ
ラフィクデータといったイメージ画像やカラー画像に対
応した印刷を得るため、ＬＥＤプリントヘッド２０は濃
度階調機能を必要とする。
光は、集束性ロッドレンズアレイ５０を経て、記録媒体
（例えば、図２の矢印方向に回転し、かつ帯電器５２で
帯電された感光ドラム）５１の表面を照射し、静電潜像
を形成する。この静電潜像は、感光ドラム５１の回転に
より現像器５３へ送られ、その静電潜像にトナーが付着
して現像され、転写器５４によって用紙５５へ転写さ
れ、印刷が行われる。ここで、例えば写真データ及びグ
ラフィクデータといったイメージ画像やカラー画像に対
応した印刷を得るため、ＬＥＤプリントヘッド２０は濃
度階調機能を必要とする。
【０００４】図３は、前記文献１，２に記載された従来
のＬＥＤプリントヘッド２０の概略の構成例を示す斜視
図である。このＬＥＤプリントヘッド２０は、パターン
基板２１上に一直線に並べられた複数の駆動回路３０
と、一直線に並べられた複数のＬＥＤアレイ４０とで構
成されている。駆動回路３０は、入力用電極３１と出力
用電極３２を有し、その入力用電極３１が、それぞれ配
線基板２１と金ワイヤ等のワイヤ３２によってワイヤボ
ンドされている。各ＬＥＤアレイ４０は、複数のＬＥＤ
４１で構成され、そのＬＥＤ４１が、入力用電極４２を
それぞれ有している。前記各電極３２と電極４２が、そ
れぞれ金ワイヤ等のワイヤ４３でワイヤボンドされてい
る。そして、各ＬＥＤ４１が駆動回路３０からの駆動信
号によってそれぞれ点滅動作をする。駆動回路３０とＬ
ＥＤアレイ４０は、パターン基板２１上に固定され、そ
のＬＥＤアレイ４０から、集束性ロッドレンズアレイ５
０を介して光を出力する。ここで、例えばドット密度が
３００ドット／インチとすると、１ドットの画素を印刷
する各ＬＥＤ４１が、８４．６μｍのピッチで並び、通
常６４〜１２８個程度、モノリシックにＬＥＤ４１を集
積したＬＥＤアレイ４０が用いられる。ＬＥＤ４１が６
４個集積されたＬＥＤアレイ４０で、印刷幅がＡ４の印
刷を行う場合、ＬＥＤアレイ４０は、４０チップ用いら
れる。また、駆動回路３０は、ＬＥＤアレイ４０と同じ
集積度であり、同様に４０チップで形成されている。
のＬＥＤプリントヘッド２０の概略の構成例を示す斜視
図である。このＬＥＤプリントヘッド２０は、パターン
基板２１上に一直線に並べられた複数の駆動回路３０
と、一直線に並べられた複数のＬＥＤアレイ４０とで構
成されている。駆動回路３０は、入力用電極３１と出力
用電極３２を有し、その入力用電極３１が、それぞれ配
線基板２１と金ワイヤ等のワイヤ３２によってワイヤボ
ンドされている。各ＬＥＤアレイ４０は、複数のＬＥＤ
４１で構成され、そのＬＥＤ４１が、入力用電極４２を
それぞれ有している。前記各電極３２と電極４２が、そ
れぞれ金ワイヤ等のワイヤ４３でワイヤボンドされてい
る。そして、各ＬＥＤ４１が駆動回路３０からの駆動信
号によってそれぞれ点滅動作をする。駆動回路３０とＬ
ＥＤアレイ４０は、パターン基板２１上に固定され、そ
のＬＥＤアレイ４０から、集束性ロッドレンズアレイ５
０を介して光を出力する。ここで、例えばドット密度が
３００ドット／インチとすると、１ドットの画素を印刷
する各ＬＥＤ４１が、８４．６μｍのピッチで並び、通
常６４〜１２８個程度、モノリシックにＬＥＤ４１を集
積したＬＥＤアレイ４０が用いられる。ＬＥＤ４１が６
４個集積されたＬＥＤアレイ４０で、印刷幅がＡ４の印
刷を行う場合、ＬＥＤアレイ４０は、４０チップ用いら
れる。また、駆動回路３０は、ＬＥＤアレイ４０と同じ
集積度であり、同様に４０チップで形成されている。
【０００５】図４は、図２及び図３中のＬＥＤプリント
ヘッド２０の構成ブロック図である。図４は、印刷出力
部１０と、ｎ個の駆動回路３０−１〜３０−ｎと、ｎ個
のＬＥＤアレイ４０−１〜４０−ｎとを備えている。印
刷出力部１０は、写真原稿等の画像情報を読み取るため
の走査型或いは固定型のイメージセンサ１１と、アナロ
グ信号を複数ビット（ｂｉｔ）のデジタル信号に変換す
る画素データようのＡ／Ｄ変換回路１２と、このＡ／Ｄ
変換回路１２の出力信号を格納する画素濃度用のデータ
メモリ１３とで構成されている。各駆動回路３０−１〜
３０−ｎは、印刷出力部１０に接続されたレジスタ部３
４−１〜３４−ｎと、各レジスタ部３４−１〜３４−ｎ
からのデジタル信号をアナログ信号に変換する複数のＤ
／Ａ変換回路からなるＤ／Ａ変換部３５−１〜３５−ｎ
と、各Ｄ／Ａ変換部３５−１〜３５−ｎに接続された複
数の増幅回路からなる増幅部３６−１〜３６−ｎと、各
増幅部３６−１〜３６−ｎの出力信号を安定化してＬＥ
Ｄアレイ４０−１〜４０−ｎへそれぞれ出力する抵抗ア
レイ３７−１〜３７−ｎとで、それぞれ構成されてい
る。
ヘッド２０の構成ブロック図である。図４は、印刷出力
部１０と、ｎ個の駆動回路３０−１〜３０−ｎと、ｎ個
のＬＥＤアレイ４０−１〜４０−ｎとを備えている。印
刷出力部１０は、写真原稿等の画像情報を読み取るため
の走査型或いは固定型のイメージセンサ１１と、アナロ
グ信号を複数ビット（ｂｉｔ）のデジタル信号に変換す
る画素データようのＡ／Ｄ変換回路１２と、このＡ／Ｄ
変換回路１２の出力信号を格納する画素濃度用のデータ
メモリ１３とで構成されている。各駆動回路３０−１〜
３０−ｎは、印刷出力部１０に接続されたレジスタ部３
４−１〜３４−ｎと、各レジスタ部３４−１〜３４−ｎ
からのデジタル信号をアナログ信号に変換する複数のＤ
／Ａ変換回路からなるＤ／Ａ変換部３５−１〜３５−ｎ
と、各Ｄ／Ａ変換部３５−１〜３５−ｎに接続された複
数の増幅回路からなる増幅部３６−１〜３６−ｎと、各
増幅部３６−１〜３６−ｎの出力信号を安定化してＬＥ
Ｄアレイ４０−１〜４０−ｎへそれぞれ出力する抵抗ア
レイ３７−１〜３７−ｎとで、それぞれ構成されてい
る。
【０００６】次に、図４を参照しつつＬＥＤアレイ４０
−１〜４０−ｎの発光動作を説明する。イメージセンサ
１１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変
換回路１２が、１ドットに対応する画素毎に、複数ビッ
トのデジタル信号の濃度値に変換する。デジタル信号化
されたの濃度値が、データメモリ１３に順次格納され、
データメモリ１３に格納されたデータは、各ＬＥＤ４１
に対応する複数のシリアルな印刷濃度データＤＴとして
駆動回路３０−１〜３０−ｎへ順次読み出される。デー
タＤＴは、駆動回路３０−１〜３０−ｎのレジスタ部３
４−１〜３４−ｎに蓄積され、全ドット蓄積された後、
そのデータＤＴは、一斉にＤ／Ａ変換部３５−１〜３５
−ｎに出力される。例えば、１ドットあたり７ビット
（即ち、１２８階調）の濃度階調を行う場合、Ａ／Ｄ変
換回路１２が、画素毎にアナログ情報を７ビットのデジ
タル信号に変換し、データＤＴは、７ビットのシリアル
なデータとして駆動回路３０−１〜３０−ｎへそれぞれ
読み出される。なお、各Ｄ／Ａ変換部３５−１〜３５−
ｎへの出力数は、各駆動回路３０−１〜３０−ｎの集積
度がＮ個であるならば、それぞれ７×Ｎ本となる。
−１〜４０−ｎの発光動作を説明する。イメージセンサ
１１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変
換回路１２が、１ドットに対応する画素毎に、複数ビッ
トのデジタル信号の濃度値に変換する。デジタル信号化
されたの濃度値が、データメモリ１３に順次格納され、
データメモリ１３に格納されたデータは、各ＬＥＤ４１
に対応する複数のシリアルな印刷濃度データＤＴとして
駆動回路３０−１〜３０−ｎへ順次読み出される。デー
タＤＴは、駆動回路３０−１〜３０−ｎのレジスタ部３
４−１〜３４−ｎに蓄積され、全ドット蓄積された後、
そのデータＤＴは、一斉にＤ／Ａ変換部３５−１〜３５
−ｎに出力される。例えば、１ドットあたり７ビット
（即ち、１２８階調）の濃度階調を行う場合、Ａ／Ｄ変
換回路１２が、画素毎にアナログ情報を７ビットのデジ
タル信号に変換し、データＤＴは、７ビットのシリアル
なデータとして駆動回路３０−１〜３０−ｎへそれぞれ
読み出される。なお、各Ｄ／Ａ変換部３５−１〜３５−
ｎへの出力数は、各駆動回路３０−１〜３０−ｎの集積
度がＮ個であるならば、それぞれ７×Ｎ本となる。
【０００７】Ｄ／Ａ変換部３５−１〜３５−ｎは、デー
タＤＴをその濃度値に対応する大きさのアナログ電圧値
に変換し、増幅部３６−１〜３６−ｎがそのアナログ電
圧値をそれぞれ増幅する。各濃度値に対応したそれらの
アナログ電圧値は、抵抗アレイ３７−１〜３７−ｎを介
してそれぞれＬＥＤアレイ４０−１〜４０−ｎに供給さ
れる。ＬＥＤアレイ４０−１〜４０−ｎでは、各ＬＥＤ
４１のアノード・カソード間に増幅部３６−１〜３６−
ｎからのアナログ電圧値が印加され、各ＬＥＤ４１には
抵抗アレイ３７−１〜３７−ｎの抵抗値によって決まる
電流が流され、ＬＥＤ４１が、それぞれ発光する。この
様に、Ｄ／Ａ変換部３５−１〜３５−ｎの各出力電圧に
応じてＬＥＤ４１への電流が決まることにより、該ＬＥ
Ｄ４１の発光出力に強弱がつき、感光ドラム５１への印
刷濃度を１２８段階の階調とすることができる。
タＤＴをその濃度値に対応する大きさのアナログ電圧値
に変換し、増幅部３６−１〜３６−ｎがそのアナログ電
圧値をそれぞれ増幅する。各濃度値に対応したそれらの
アナログ電圧値は、抵抗アレイ３７−１〜３７−ｎを介
してそれぞれＬＥＤアレイ４０−１〜４０−ｎに供給さ
れる。ＬＥＤアレイ４０−１〜４０−ｎでは、各ＬＥＤ
４１のアノード・カソード間に増幅部３６−１〜３６−
ｎからのアナログ電圧値が印加され、各ＬＥＤ４１には
抵抗アレイ３７−１〜３７−ｎの抵抗値によって決まる
電流が流され、ＬＥＤ４１が、それぞれ発光する。この
様に、Ｄ／Ａ変換部３５−１〜３５−ｎの各出力電圧に
応じてＬＥＤ４１への電流が決まることにより、該ＬＥ
Ｄ４１の発光出力に強弱がつき、感光ドラム５１への印
刷濃度を１２８段階の階調とすることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＬＥＤアレイの駆動回路３０においては、次のような課
題があった。各駆動回路３０におけるＤ／Ａ変換部３５
内のＤ／Ａ変換回路と、増幅部３６内の増幅回路は、Ｌ
ＥＤアレイ４０に集積されたＬＥＤ４１の数と等しいＮ
個必要となる。そのため、駆動回路３０の回路規模が大
きくかつ複雑になると共に、チップのコストが高価にな
る。また、印刷濃度データＤＴをシリアルにレジスタ部
３４に全ビット読み出す構成となっているため、プリン
タの高速化が困難である。本発明は前記従来技術が持っ
ていた課題として、駆動回路３０の回路規模が大きくて
複雑、さらに高速化が困難という点について解決をした
発光素子アレイの駆動回路を提供するものである。
ＬＥＤアレイの駆動回路３０においては、次のような課
題があった。各駆動回路３０におけるＤ／Ａ変換部３５
内のＤ／Ａ変換回路と、増幅部３６内の増幅回路は、Ｌ
ＥＤアレイ４０に集積されたＬＥＤ４１の数と等しいＮ
個必要となる。そのため、駆動回路３０の回路規模が大
きくかつ複雑になると共に、チップのコストが高価にな
る。また、印刷濃度データＤＴをシリアルにレジスタ部
３４に全ビット読み出す構成となっているため、プリン
タの高速化が困難である。本発明は前記従来技術が持っ
ていた課題として、駆動回路３０の回路規模が大きくて
複雑、さらに高速化が困難という点について解決をした
発光素子アレイの駆動回路を提供するものである。
【０００９】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、Ｍ（ただし、Ｍは２以上の整数）ビ
ットからなるシリアルな印刷濃度データに基づいて発光
素子の発光時間を設定し、該発光素子が複数配列された
発光素子アレイを駆動する発光素子アレイの駆動回路に
おいて、前記印刷濃度データを各ビット毎にパラレルに
入力するＭ個のシフトレジスタを有するレジスタ部と、
前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するＭ個のラッチ回路を有するラ
ッチ部と、パルス幅が異なりかつそのパルスの印加時間
帯がそれぞれ重ならないように設定されたＭ個のストロ
ーブ信号によってそれぞれ開閉し、前記各ラッチ回路の
出力信号に各ビット毎の前記発光時間を設定して出力す
るＭ個のＡＮＤゲート、及び該各ＡＮＤゲートからの各
ビット毎の出力信号を合成して印刷濃度に対応する前記
発光時間を設定するＯＲゲートを有するセレクト回路
と、前記ＯＲゲートの出力信号を駆動して前記発光素子
アレイに供給するドライバ部とを、備えている。
を解決するために、Ｍ（ただし、Ｍは２以上の整数）ビ
ットからなるシリアルな印刷濃度データに基づいて発光
素子の発光時間を設定し、該発光素子が複数配列された
発光素子アレイを駆動する発光素子アレイの駆動回路に
おいて、前記印刷濃度データを各ビット毎にパラレルに
入力するＭ個のシフトレジスタを有するレジスタ部と、
前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するＭ個のラッチ回路を有するラ
ッチ部と、パルス幅が異なりかつそのパルスの印加時間
帯がそれぞれ重ならないように設定されたＭ個のストロ
ーブ信号によってそれぞれ開閉し、前記各ラッチ回路の
出力信号に各ビット毎の前記発光時間を設定して出力す
るＭ個のＡＮＤゲート、及び該各ＡＮＤゲートからの各
ビット毎の出力信号を合成して印刷濃度に対応する前記
発光時間を設定するＯＲゲートを有するセレクト回路
と、前記ＯＲゲートの出力信号を駆動して前記発光素子
アレイに供給するドライバ部とを、備えている。
【００１０】第２の発明は、前記課題を解決するため
に、Ｍ（ただし、Ｍは２以上の整数）ビットからなるシ
リアルな印刷濃度データに基づいて発光素子の発光時間
を設定し、該発光素子が複数配列された発光素子アレイ
を駆動する発光素子アレイの駆動回路において、前記印
刷濃度データを各ビット毎にパラレルに入力するＭ個の
シフトレジスタを有するレジスタ部と、パルス幅が異な
るＭ個のパルスからなるストローブ信号をシリアルに入
力し、該各パルスが入力される度にその入力されたパル
ス幅のストローブ信号をＭ個の出力端子から順次出力す
るリングカウンタと、前記リングカウンタの出力信号に
よってそれぞれ開閉し、前記シフトレジスタの出力信号
に対して各ビット毎の前記発光時間を設定して出力する
Ｍ個のＡＮＤゲート、及び該各ＡＮＤゲートからの各ビ
ット毎の出力信号を合成して印刷濃度に対応する前記発
光時間を設定するＯＲゲートと有するセレクト回路と、
前記ＯＲゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、備えている。
に、Ｍ（ただし、Ｍは２以上の整数）ビットからなるシ
リアルな印刷濃度データに基づいて発光素子の発光時間
を設定し、該発光素子が複数配列された発光素子アレイ
を駆動する発光素子アレイの駆動回路において、前記印
刷濃度データを各ビット毎にパラレルに入力するＭ個の
シフトレジスタを有するレジスタ部と、パルス幅が異な
るＭ個のパルスからなるストローブ信号をシリアルに入
力し、該各パルスが入力される度にその入力されたパル
ス幅のストローブ信号をＭ個の出力端子から順次出力す
るリングカウンタと、前記リングカウンタの出力信号に
よってそれぞれ開閉し、前記シフトレジスタの出力信号
に対して各ビット毎の前記発光時間を設定して出力する
Ｍ個のＡＮＤゲート、及び該各ＡＮＤゲートからの各ビ
ット毎の出力信号を合成して印刷濃度に対応する前記発
光時間を設定するＯＲゲートと有するセレクト回路と、
前記ＯＲゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、備えている。
【００１１】
【作用】第１の発明によれば、以上のように発光素子ア
レイの駆動回路を構成したので、シリアルなＭビットの
印刷濃度データは、各ビット毎にパラレルにレジスタ部
のシフトレジスタに読み出され、ラッチ部でそれらのデ
ータが保持される。セレクト回路中の各ＡＮＤゲートに
おいては、各ビット毎にパラレルに異なった幅のパルス
のＭ個のストローブ信号が入力され、前記ラッチ部から
の出力信号が、それらのストローブ信号によって、発光
素子の発光時間をきめるデジタル信号に合成される。そ
の合成された信号を受けてドライバ部が、該合成信号に
応じた時間、発光素子アレイを駆動する。第２の発明で
は、シリアルなＭビットの印刷濃度データが、各ビット
毎にパラレルにレジスタ部のシフトレジスタに読み出さ
れる。リングカウンタにおいて、Ｍ種類の幅を持つシリ
アルなストローブ信号が、パルス幅毎に分岐されて各Ａ
ＮＤゲートへ出力される。セレクト回路において、シフ
トレジスタからの出力信号は、リングカウンタの出力に
より、発光素子の発光時間をきめるデジタル信号に合成
される。この合成された信号を受けてドライバ部が、該
合成信号に応じた時間、発光素子アレイを駆動する。従
って、前記課題を解決できるのである。
レイの駆動回路を構成したので、シリアルなＭビットの
印刷濃度データは、各ビット毎にパラレルにレジスタ部
のシフトレジスタに読み出され、ラッチ部でそれらのデ
ータが保持される。セレクト回路中の各ＡＮＤゲートに
おいては、各ビット毎にパラレルに異なった幅のパルス
のＭ個のストローブ信号が入力され、前記ラッチ部から
の出力信号が、それらのストローブ信号によって、発光
素子の発光時間をきめるデジタル信号に合成される。そ
の合成された信号を受けてドライバ部が、該合成信号に
応じた時間、発光素子アレイを駆動する。第２の発明で
は、シリアルなＭビットの印刷濃度データが、各ビット
毎にパラレルにレジスタ部のシフトレジスタに読み出さ
れる。リングカウンタにおいて、Ｍ種類の幅を持つシリ
アルなストローブ信号が、パルス幅毎に分岐されて各Ａ
ＮＤゲートへ出力される。セレクト回路において、シフ
トレジスタからの出力信号は、リングカウンタの出力に
より、発光素子の発光時間をきめるデジタル信号に合成
される。この合成された信号を受けてドライバ部が、該
合成信号に応じた時間、発光素子アレイを駆動する。従
って、前記課題を解決できるのである。
【００１２】
【実施例】第１の実施例 図１は、本発明の第１の実施例のＬＥＤプリントヘッド
を示すブロック図である。このＬＥＤプリントヘッド
は、ＬＥＤアレイの駆動回路６０と、従来と同様の印刷
６４ドット分に相当する集積度のＬＥＤアレイ４０とで
構成されている。駆動回路６０は、各１ドット当たり
に、印刷濃度データＤＴをクロック信号ＣＫに同期して
入力する７個のシフトレジスタを有するレジスタ部６１
と、各シフトレジスタからのデータを保持すると共に、
ロード信号ＬＯＡＤによって保持データを出力する７個
のラッチ回路で構成されたラッチ部６２と、そのラッチ
部６２に接続されたセレクト回路６３と、セレクト回路
６３の出力を受けてＬＥＤアレイ４０内の各ＬＥＤ４１
を発光させる駆動信号を生成するドライバ部６４とを、
備えている。なお、図１中のＳＴＢ／はストローブ信号
ＳＴＢの逆相信号、ＶｄｄはＬＥＤ駆動電源、Ｖｃｃは
ドライバ部６４の駆動電源、Ｖｓｓはグランドである。
図５は、図１の駆動回路６０の出力１ドットにおけるラ
ッチ部６２、セレクト回路６３の回路図である。セレク
ト回路６３は、７個の２入力のＡＮＤゲート６３−１〜
６３−７と、１個の７入力のＯＲゲートとで構成されて
いる。各ＡＮＤゲート６３−１〜６３−７において、ラ
ッチ部６２からの各ビットのデータが、それぞれ一方の
入力信号とされ、ＬＥＤ４１の発光時間を設定する７種
類のストローブ信号ＳＴＢ１〜ＳＴＢ７が、他方の各入
力信号とされている。ＡＮＤゲート６３−１〜６３−７
の出力信号は、ＯＲゲート６３−８を介して、ドライバ
部６４へ出力される接続になっている。図６は、ロード
信号ＬＯＡＤとストローブ信号ＳＴＢ１〜ＳＴＢ７のタ
イムチャートである。
を示すブロック図である。このＬＥＤプリントヘッド
は、ＬＥＤアレイの駆動回路６０と、従来と同様の印刷
６４ドット分に相当する集積度のＬＥＤアレイ４０とで
構成されている。駆動回路６０は、各１ドット当たり
に、印刷濃度データＤＴをクロック信号ＣＫに同期して
入力する７個のシフトレジスタを有するレジスタ部６１
と、各シフトレジスタからのデータを保持すると共に、
ロード信号ＬＯＡＤによって保持データを出力する７個
のラッチ回路で構成されたラッチ部６２と、そのラッチ
部６２に接続されたセレクト回路６３と、セレクト回路
６３の出力を受けてＬＥＤアレイ４０内の各ＬＥＤ４１
を発光させる駆動信号を生成するドライバ部６４とを、
備えている。なお、図１中のＳＴＢ／はストローブ信号
ＳＴＢの逆相信号、ＶｄｄはＬＥＤ駆動電源、Ｖｃｃは
ドライバ部６４の駆動電源、Ｖｓｓはグランドである。
図５は、図１の駆動回路６０の出力１ドットにおけるラ
ッチ部６２、セレクト回路６３の回路図である。セレク
ト回路６３は、７個の２入力のＡＮＤゲート６３−１〜
６３−７と、１個の７入力のＯＲゲートとで構成されて
いる。各ＡＮＤゲート６３−１〜６３−７において、ラ
ッチ部６２からの各ビットのデータが、それぞれ一方の
入力信号とされ、ＬＥＤ４１の発光時間を設定する７種
類のストローブ信号ＳＴＢ１〜ＳＴＢ７が、他方の各入
力信号とされている。ＡＮＤゲート６３−１〜６３−７
の出力信号は、ＯＲゲート６３−８を介して、ドライバ
部６４へ出力される接続になっている。図６は、ロード
信号ＬＯＡＤとストローブ信号ＳＴＢ１〜ＳＴＢ７のタ
イムチャートである。
【００１３】次に、図４〜６を参照しつつＬＥＤアレイ
４０の発光動作を説明する。図４中のイメージセンサ１
１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変換
回路１２が、１ドットに対応する画素毎に複数ビットの
デジタル信号の濃度値に変換する。このデジタル信号化
された濃度値が、データメモリ１３に順次格納され、デ
ータメモリ１３に格納されたデータは、ＬＥＤアレイ４
０内の各ＬＥＤ４１に対応する複数（例えば、７ビッ
ト）のパラレルな印刷濃度データＤＴとして駆動回路６
０内のレジスタ部６１の各段へ順次読み出される。全ド
ットのデータがレジスタ部６１に入力された後、そのデ
ータは、ラッチ部６２内の各ラッチ回路に格納されて保
持される。ここで、例えば、ＬＥＤアレイ４０の集積度
が６４ドットで４０チップを使用する場合には、入力す
るデータＤＴの数が２５６０であり、かつ各データは７
ビットである。
４０の発光動作を説明する。図４中のイメージセンサ１
１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変換
回路１２が、１ドットに対応する画素毎に複数ビットの
デジタル信号の濃度値に変換する。このデジタル信号化
された濃度値が、データメモリ１３に順次格納され、デ
ータメモリ１３に格納されたデータは、ＬＥＤアレイ４
０内の各ＬＥＤ４１に対応する複数（例えば、７ビッ
ト）のパラレルな印刷濃度データＤＴとして駆動回路６
０内のレジスタ部６１の各段へ順次読み出される。全ド
ットのデータがレジスタ部６１に入力された後、そのデ
ータは、ラッチ部６２内の各ラッチ回路に格納されて保
持される。ここで、例えば、ＬＥＤアレイ４０の集積度
が６４ドットで４０チップを使用する場合には、入力す
るデータＤＴの数が２５６０であり、かつ各データは７
ビットである。
【００１４】ラッチ部６２にロード信号ＬＯＡＤが入力
されると、ラッチ部６２のラッチ回路で保持されていた
各ドットの印刷濃度の情報は、セレクト回路６３のＡＮ
Ｄゲート６３−１へそれぞれ入力される。これらの各Ａ
ＮＤゲート６３−１〜６３−７には、ストローブ信号Ｓ
ＴＢ１〜ＳＴＢ７がそれぞれ印加されており、各ストロ
ーブ信号ＳＴＢ１〜ＳＴＢ７のパルス幅は、基準信号Ｔ
（Ｔは任意の時間）の例えば、１，２，４，８，１６，
３２，６４倍に設定され、かつ各パルスの印加時間帯が
異なるように設定されている。そのため、各ＡＮＤゲー
ト６３−１〜６３−７は、前記ラッチ部６２からの各ビ
ット毎のデータに発光時間を設定した出力信号を生成す
る。各ＡＮＤゲート６３−１〜６３−７の出力信号は、
ＯＲ回路６３−８へ入力されて合成される。図７は、そ
の合成のタイムチャートあり、図７を参照しつつ、ＯＲ
回路６３−８での信号合成を説明する。図７において、
信号ｓ１，ｓ２，ｓ３，…は、印刷濃度データＤＴの各
ビットの情報を表す信号、ｓ１１，ｓ１２，ｓ１３，…
は、ラッチ部６２からの各ビットの情報を表す信号、ｔ
１〜ｔ４は、時刻をそれぞれ表している。信号ｓ１０１
は、ＯＲ回路６３−２の出力信号を表し、〜は、信
号ｓ１０１のパルスを示している。信号ｓ１，ｓ２，ｓ
３，…は、ロード信号ＬＯＡＤによってラッチ部６２の
各ラッチ回路から各ビットの情報として、信号ｓ１１，
ｓ１２，ｓ１３，…となって出力される。信号ｓ１１，
ｓ１２，ｓ１３，…は、ＡＮＤゲート６３−１〜６３−
７を介してＯＲ回路６３−８を通って信号ｓ１０１とな
る。信号ｓ１１はストローブ信号ＳＴＢ１によって位置
に、信号ｓ１２はストローブ信号ＳＴＢ２によって位
置に、さらに信号ｓ１３はストローブ信号ＳＴＢ３に
よって位置にそれぞれ波形をつくる。そのため、信号
ｓ１０１は、データＤＴの各ビットの毎の情報を時間的
に合成したものとなる。
されると、ラッチ部６２のラッチ回路で保持されていた
各ドットの印刷濃度の情報は、セレクト回路６３のＡＮ
Ｄゲート６３−１へそれぞれ入力される。これらの各Ａ
ＮＤゲート６３−１〜６３−７には、ストローブ信号Ｓ
ＴＢ１〜ＳＴＢ７がそれぞれ印加されており、各ストロ
ーブ信号ＳＴＢ１〜ＳＴＢ７のパルス幅は、基準信号Ｔ
（Ｔは任意の時間）の例えば、１，２，４，８，１６，
３２，６４倍に設定され、かつ各パルスの印加時間帯が
異なるように設定されている。そのため、各ＡＮＤゲー
ト６３−１〜６３−７は、前記ラッチ部６２からの各ビ
ット毎のデータに発光時間を設定した出力信号を生成す
る。各ＡＮＤゲート６３−１〜６３−７の出力信号は、
ＯＲ回路６３−８へ入力されて合成される。図７は、そ
の合成のタイムチャートあり、図７を参照しつつ、ＯＲ
回路６３−８での信号合成を説明する。図７において、
信号ｓ１，ｓ２，ｓ３，…は、印刷濃度データＤＴの各
ビットの情報を表す信号、ｓ１１，ｓ１２，ｓ１３，…
は、ラッチ部６２からの各ビットの情報を表す信号、ｔ
１〜ｔ４は、時刻をそれぞれ表している。信号ｓ１０１
は、ＯＲ回路６３−２の出力信号を表し、〜は、信
号ｓ１０１のパルスを示している。信号ｓ１，ｓ２，ｓ
３，…は、ロード信号ＬＯＡＤによってラッチ部６２の
各ラッチ回路から各ビットの情報として、信号ｓ１１，
ｓ１２，ｓ１３，…となって出力される。信号ｓ１１，
ｓ１２，ｓ１３，…は、ＡＮＤゲート６３−１〜６３−
７を介してＯＲ回路６３−８を通って信号ｓ１０１とな
る。信号ｓ１１はストローブ信号ＳＴＢ１によって位置
に、信号ｓ１２はストローブ信号ＳＴＢ２によって位
置に、さらに信号ｓ１３はストローブ信号ＳＴＢ３に
よって位置にそれぞれ波形をつくる。そのため、信号
ｓ１０１は、データＤＴの各ビットの毎の情報を時間的
に合成したものとなる。
【００１５】図５のＯＲ回路６３−８の出力信号は、Ｌ
ＥＤ４１の１画素の発光時間情報としてドライバ部６４
へ入力され、発光時間情報に基づいた発光時間の間、電
源Ｖｄｄから電流がＬＥＤ４１に供給される。このよう
に、データＤＴに応じてセレクト回路６３で各ＬＥＤ４
１の発光時間が決まることで、図２の感光ドラム５１へ
与えるエネルギ（即ち、発光出力と発光時間の積で求め
られ光エネルギ）に強弱がつき、感光ドラム５１への印
刷濃度を１２８段階にすることができる。以上のように
本実施例では、従来の駆動回路３０で用いられていたア
ナログ回路のＤ／Ｔ変換部３５および増幅部３６を使用
しないので、駆動回路６０の回路構成が簡略化され。か
つ回路規模を小さくすることができる。また、データＤ
Ｔの入力が７ビットのパラレル入力であり、従来の駆動
回路３０に比して、７倍の高速化が可能となる。
ＥＤ４１の１画素の発光時間情報としてドライバ部６４
へ入力され、発光時間情報に基づいた発光時間の間、電
源Ｖｄｄから電流がＬＥＤ４１に供給される。このよう
に、データＤＴに応じてセレクト回路６３で各ＬＥＤ４
１の発光時間が決まることで、図２の感光ドラム５１へ
与えるエネルギ（即ち、発光出力と発光時間の積で求め
られ光エネルギ）に強弱がつき、感光ドラム５１への印
刷濃度を１２８段階にすることができる。以上のように
本実施例では、従来の駆動回路３０で用いられていたア
ナログ回路のＤ／Ｔ変換部３５および増幅部３６を使用
しないので、駆動回路６０の回路構成が簡略化され。か
つ回路規模を小さくすることができる。また、データＤ
Ｔの入力が７ビットのパラレル入力であり、従来の駆動
回路３０に比して、７倍の高速化が可能となる。
【００１６】第２の実施例 図８は、本発明の第２の実施例のプリントヘッドを示す
ブロック図である。このＬＥＤプリントヘッドは、ＬＥ
Ｄアレイの駆動回路７０と、第１の実施例と同様の、印
刷６４ドット分に相当する集積度のＬＥＤアレイ４０と
で構成されている。駆動回路７０は、各１ドット当たり
に、印刷濃度データＤＴをクロック信号ＣＫに同期して
入力する７個のシフトレジスタを有するレジスタ部７１
と、レジスタ部７１に接続されたセレクト回路７２と、
シリアルなストローブ信号をパラレルに出力するリング
カウンタ７３と、リングカウンタ７３へストローブ信号
ＳＴＢを出力するインバータ７４と、セレクト回路７２
の出力を受けてＬＥＤアレイ４０内の各ＬＥＤ４１を発
光させる駆動信号を生成するドライバ部７５とを、備え
ている。なお、図８中のＶｄｄはＬＥＤ駆動電源、Ｖｃ
ｃはドライバ部７５の駆動電源、Ｖｓｓはグランドであ
る。
ブロック図である。このＬＥＤプリントヘッドは、ＬＥ
Ｄアレイの駆動回路７０と、第１の実施例と同様の、印
刷６４ドット分に相当する集積度のＬＥＤアレイ４０と
で構成されている。駆動回路７０は、各１ドット当たり
に、印刷濃度データＤＴをクロック信号ＣＫに同期して
入力する７個のシフトレジスタを有するレジスタ部７１
と、レジスタ部７１に接続されたセレクト回路７２と、
シリアルなストローブ信号をパラレルに出力するリング
カウンタ７３と、リングカウンタ７３へストローブ信号
ＳＴＢを出力するインバータ７４と、セレクト回路７２
の出力を受けてＬＥＤアレイ４０内の各ＬＥＤ４１を発
光させる駆動信号を生成するドライバ部７５とを、備え
ている。なお、図８中のＶｄｄはＬＥＤ駆動電源、Ｖｃ
ｃはドライバ部７５の駆動電源、Ｖｓｓはグランドであ
る。
【００１７】図９は、駆動回路７０の出力１ドットにお
けるレジスタ部７１、セレクト回路７２、リングカウン
タ７３及びドライバ部７５が示されている。リングカウ
ンタ７３には、ストローブ信号ＳＴＢとクロック信号Ｃ
Ｋが入力され、そのクロック信号ＣＫが、リングカウン
タ７３のクリア端子ＣＬＲに入力されている。ストロー
ブ信号ＳＴＢは、リングカウンタ７３のクロック端子及
び入力端子ＯＥに接続され、リングカウンタ７３の出力
端子が７本のパラレルなバスラインを介して、セレクト
部７２へ接続されている。セレクト部７２は、７個の２
入力ＡＮＤゲート７２−１〜７２−７と、１個の７入力
のＯＲゲート７２−８とで構成されている。各ＡＮＤゲ
ート７２−１〜７２−７において、レジスタ部７１から
の各ビットのデータが、それぞれ一方の入力信号とさ
れ、前記リングカウンタ７３からの出力信号が他方の入
力信号とされている。ＡＮＤゲート７２−１〜７２−７
の出力信号は、ＯＲゲート７２−８を介して、ドライバ
部へ出力される接続になっている。図１０は、クロック
信号ＣＫ、印刷濃度データＤＴ、逆相ストローブ信号Ｓ
ＴＢ／のタイムチャートである。
けるレジスタ部７１、セレクト回路７２、リングカウン
タ７３及びドライバ部７５が示されている。リングカウ
ンタ７３には、ストローブ信号ＳＴＢとクロック信号Ｃ
Ｋが入力され、そのクロック信号ＣＫが、リングカウン
タ７３のクリア端子ＣＬＲに入力されている。ストロー
ブ信号ＳＴＢは、リングカウンタ７３のクロック端子及
び入力端子ＯＥに接続され、リングカウンタ７３の出力
端子が７本のパラレルなバスラインを介して、セレクト
部７２へ接続されている。セレクト部７２は、７個の２
入力ＡＮＤゲート７２−１〜７２−７と、１個の７入力
のＯＲゲート７２−８とで構成されている。各ＡＮＤゲ
ート７２−１〜７２−７において、レジスタ部７１から
の各ビットのデータが、それぞれ一方の入力信号とさ
れ、前記リングカウンタ７３からの出力信号が他方の入
力信号とされている。ＡＮＤゲート７２−１〜７２−７
の出力信号は、ＯＲゲート７２−８を介して、ドライバ
部へ出力される接続になっている。図１０は、クロック
信号ＣＫ、印刷濃度データＤＴ、逆相ストローブ信号Ｓ
ＴＢ／のタイムチャートである。
【００１８】次に、図８〜図１０を参照しつつＬＥＤア
レイ４０の発光動作を説明する。図４のイメージセンサ
１１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変
換回路１２が、１ドットに対応する画素毎に複数ビット
のデジタル信号の濃度値に変換する。そのデジタル信号
化された濃度値が、データメモリ１３に順次格納され、
データメモリ１３に格納されたデータは、ＬＥＤアレイ
４０内の各ＬＥＤ４１に対応する複数の例えば７ビット
のパラレルなデータＤＴとして図８の駆動回路７０のレ
ジスタ部７１の各段にへ順次読み出される。全ドットの
データがレジスタ部７１に格納されると、データＤＴ及
びクロック信ＣＫ号の供給はストップされ、データＤＴ
の階調別に、セレクト回路７２のＡＮＤゲート７２−１
〜７２−７の一方の入力となる。ここで、例えば、ＬＥ
Ｄアレイ４０の集積度が６４ドットで４０チップを使用
する場合には、入力するデータＤＴの数が２５６０であ
り、かつ各データは７ビットである。
レイ４０の発光動作を説明する。図４のイメージセンサ
１１が読み取った原稿のアナログ濃度情報を、Ａ／Ｄ変
換回路１２が、１ドットに対応する画素毎に複数ビット
のデジタル信号の濃度値に変換する。そのデジタル信号
化された濃度値が、データメモリ１３に順次格納され、
データメモリ１３に格納されたデータは、ＬＥＤアレイ
４０内の各ＬＥＤ４１に対応する複数の例えば７ビット
のパラレルなデータＤＴとして図８の駆動回路７０のレ
ジスタ部７１の各段にへ順次読み出される。全ドットの
データがレジスタ部７１に格納されると、データＤＴ及
びクロック信ＣＫ号の供給はストップされ、データＤＴ
の階調別に、セレクト回路７２のＡＮＤゲート７２−１
〜７２−７の一方の入力となる。ここで、例えば、ＬＥ
Ｄアレイ４０の集積度が６４ドットで４０チップを使用
する場合には、入力するデータＤＴの数が２５６０であ
り、かつ各データは７ビットである。
【００１９】データＤＴがＡＮＤゲート７２−１〜７２
−７に入力されると同時に、ストローブ信号ＳＴＢは、
リングカウンタ７３に入力される。ストローブ信号ＳＴ
Ｂは、パルスの幅が基準信号Ｔ（Ｔは任意時間）の例え
ば、１，２，４，８，１６，３２，６４倍に設定され、
図１０のようにシリアルに順次入力されている。データ
ＤＴの２５６０ドット目のデータがレジスタ部７１へ入
力されると同時に、クロック信号ＣＫがリングカウンタ
７３のクリア端子ＣＬＲに入力し、リングカウンタ７３
をリセットする。次に、ストローブ信号ＳＴＢが図９の
リングカウンタ７３へ入力され、ストローブ信号ＳＴＢ
の最初のパルス幅Ｔが、７本パラレルなバスラインの１
本に出力される。このパルス幅Ｔのパルスは、印刷濃度
の階調１ビット目の情報が入力されるＡＮＤゲート７２
−１に入力される。次のストローブ信号ＳＴＢのパルス
幅２Ｔのパルスがリングカウンタ７３へ入力すると、そ
のパルス幅Ｔのパルスは、印刷濃度の階調２ビット目の
情報が入力するＡＮＤゲート７２−２に入力される。以
下、ストローブ信号ＳＴＢのパルスがリングカウンタ７
３へ入力する度に、該リングカウンタ７３からストロー
ブ信号ＳＴＢのパルス幅に応じたパルスが、印刷濃度の
階調ビットに対応したＡＮＤゲートに入力される。その
ため、各ＡＮＤゲート７２−１〜７２−７は、レジスタ
部７１からの各ビット毎のデータに対して前記ＬＥＤ４
１の発光時間を設定することになる。各ＡＮＤゲート７
２−１〜７２−７の出力信号は、図８中のＯＲ回路７２
−８へ入力されて合成される。ＯＲ回路７２−８の出力
信号は、ＬＥＤ４１の１画素の発光時間情報としてドラ
イバ部７５へ出力され、発光時間情報に基づいた発光時
間の間、電源Ｖｄｄから電流がＬＥＤ４１に供給され
る。
−７に入力されると同時に、ストローブ信号ＳＴＢは、
リングカウンタ７３に入力される。ストローブ信号ＳＴ
Ｂは、パルスの幅が基準信号Ｔ（Ｔは任意時間）の例え
ば、１，２，４，８，１６，３２，６４倍に設定され、
図１０のようにシリアルに順次入力されている。データ
ＤＴの２５６０ドット目のデータがレジスタ部７１へ入
力されると同時に、クロック信号ＣＫがリングカウンタ
７３のクリア端子ＣＬＲに入力し、リングカウンタ７３
をリセットする。次に、ストローブ信号ＳＴＢが図９の
リングカウンタ７３へ入力され、ストローブ信号ＳＴＢ
の最初のパルス幅Ｔが、７本パラレルなバスラインの１
本に出力される。このパルス幅Ｔのパルスは、印刷濃度
の階調１ビット目の情報が入力されるＡＮＤゲート７２
−１に入力される。次のストローブ信号ＳＴＢのパルス
幅２Ｔのパルスがリングカウンタ７３へ入力すると、そ
のパルス幅Ｔのパルスは、印刷濃度の階調２ビット目の
情報が入力するＡＮＤゲート７２−２に入力される。以
下、ストローブ信号ＳＴＢのパルスがリングカウンタ７
３へ入力する度に、該リングカウンタ７３からストロー
ブ信号ＳＴＢのパルス幅に応じたパルスが、印刷濃度の
階調ビットに対応したＡＮＤゲートに入力される。その
ため、各ＡＮＤゲート７２−１〜７２−７は、レジスタ
部７１からの各ビット毎のデータに対して前記ＬＥＤ４
１の発光時間を設定することになる。各ＡＮＤゲート７
２−１〜７２−７の出力信号は、図８中のＯＲ回路７２
−８へ入力されて合成される。ＯＲ回路７２−８の出力
信号は、ＬＥＤ４１の１画素の発光時間情報としてドラ
イバ部７５へ出力され、発光時間情報に基づいた発光時
間の間、電源Ｖｄｄから電流がＬＥＤ４１に供給され
る。
【００２０】このように、データＤＴに応じてセレクト
回路７２で各ＬＥＤ４１の発光時間が決まることで、感
光ドラム５１へ与えるエネルギ（即ち、発光出力と発光
時間の積で求められ光エネルギ）に強弱がつき、感光ド
ラム５１への印刷濃度を１２８段階にすることができ
る。以上のように本実施例では、第１の実施例と同様
に、従来の駆動回路３０で用いられていたアナログ回路
部のＤ／Ａ変換部３５および増幅部３６を使用しないの
で駆動回路７０の回路構成が簡略化され。かつ回路規模
を小さくすることができる。また、データＤＴの入力が
７ビットのパラレル入力であり、従来の駆動回路３０に
比して、７倍の高速化が可能となる。
回路７２で各ＬＥＤ４１の発光時間が決まることで、感
光ドラム５１へ与えるエネルギ（即ち、発光出力と発光
時間の積で求められ光エネルギ）に強弱がつき、感光ド
ラム５１への印刷濃度を１２８段階にすることができ
る。以上のように本実施例では、第１の実施例と同様
に、従来の駆動回路３０で用いられていたアナログ回路
部のＤ／Ａ変換部３５および増幅部３６を使用しないの
で駆動回路７０の回路構成が簡略化され。かつ回路規模
を小さくすることができる。また、データＤＴの入力が
７ビットのパラレル入力であり、従来の駆動回路３０に
比して、７倍の高速化が可能となる。
【００２１】なお、本発明は、上記本実施例に限定され
ず種々の変形が可能である。その変形例としては、例え
ば、次のようなものがある。 （１）第１及び第２の実施例におけるデータＤＴの階調
は、７ビット（即ち、１２８階調）に限定されず、用途
に応じて変更が可能である。 （２）第１及び第２の実施例における各ストローブ信号
ＳＴＢ及びＳＴＢ１〜ＳＴＢ７の、パルス幅は等比級数
的に設定されていなくてもよく、用途或いは印刷結果に
応じて設定すればよい。 （３）セレクト回路６３，７２内のＡＮＤゲート６３−
１〜６３−７，７２−１〜７２−７は、トランスファゲ
ート等に変更されても同様の効果を発揮する。 （４）第２の実施例において、レジスタ部７１とセレク
タ回路７２の間にラッチ部を設けてもよく、そうするこ
とによってラッチ部にデータを格納して印刷を行うのと
同時に、レジスタ部において、データの読出しができる
ので処理スピードが早くなる。 （５）発光素子は、ＬＥＤに限定されるものではなく他
の発光素子を用いてもよい。
ず種々の変形が可能である。その変形例としては、例え
ば、次のようなものがある。 （１）第１及び第２の実施例におけるデータＤＴの階調
は、７ビット（即ち、１２８階調）に限定されず、用途
に応じて変更が可能である。 （２）第１及び第２の実施例における各ストローブ信号
ＳＴＢ及びＳＴＢ１〜ＳＴＢ７の、パルス幅は等比級数
的に設定されていなくてもよく、用途或いは印刷結果に
応じて設定すればよい。 （３）セレクト回路６３，７２内のＡＮＤゲート６３−
１〜６３−７，７２−１〜７２−７は、トランスファゲ
ート等に変更されても同様の効果を発揮する。 （４）第２の実施例において、レジスタ部７１とセレク
タ回路７２の間にラッチ部を設けてもよく、そうするこ
とによってラッチ部にデータを格納して印刷を行うのと
同時に、レジスタ部において、データの読出しができる
ので処理スピードが早くなる。 （５）発光素子は、ＬＥＤに限定されるものではなく他
の発光素子を用いてもよい。
【００２２】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、画素毎にＭビットからなるシリアル
な印刷濃度データをパラレルに入力するＭ個のシフトレ
ジスタをレジスタ部に設け、各ビット毎にデータ処理を
して、セレクト回路のＯＲゲートで画素毎の濃度情報に
合成している。そのため、従来の発光素子の駆動回路に
比べてＭ倍の高速化が期待できる。また、その画素毎の
合成された濃度情報は、デジタル信号であり、デジタル
の濃度情報をドライバ部で駆動して発光素子を発光させ
ているので、例えば従来の駆動回路に用いられていたＤ
／Ａ変換回路或いは増幅回路等のアナログ回路を必要と
しない。このことにより、駆動回路の構成が簡略化さ
れ、かつ回路規模が小さくなり、チップが低コストとな
る。さらに、デジタル信号で、発光素子の発光が制御さ
れているので、ノイズに強く安定した出力が得られる。
２の発明によれば、画素毎にＭビットからなるシリアル
な印刷濃度データをパラレルに入力するＭ個のシフトレ
ジスタをレジスタ部に設け、各ビット毎にデータ処理を
して、セレクト回路のＯＲゲートで画素毎の濃度情報に
合成している。そのため、従来の発光素子の駆動回路に
比べてＭ倍の高速化が期待できる。また、その画素毎の
合成された濃度情報は、デジタル信号であり、デジタル
の濃度情報をドライバ部で駆動して発光素子を発光させ
ているので、例えば従来の駆動回路に用いられていたＤ
／Ａ変換回路或いは増幅回路等のアナログ回路を必要と
しない。このことにより、駆動回路の構成が簡略化さ
れ、かつ回路規模が小さくなり、チップが低コストとな
る。さらに、デジタル信号で、発光素子の発光が制御さ
れているので、ノイズに強く安定した出力が得られる。
【図１】本発明の第１の実施例の駆動回路の構成ブロッ
ク図である。
ク図である。
【図２】従来のＬＥＤプリンタの概略を説明する構成図
である。
である。
【図３】図２中のＬＥＤプリントヘッドの概略図であ
る。
る。
【図４】図２、図３の構成ブロック図である。
【図５】図１中のラッチ部及びセレクト回路の構成ブロ
ック図である。
ック図である。
【図６】第１の実施例のストローブ信号のタイムチャー
トである。。
トである。。
【図７】第１の実施例の信号合成のタイムチャートであ
る。
る。
【図８】本発明の第２の実施例の駆動回路の構成ブロッ
ク図である。
ク図である。
【図９】図８中のレジスタ部、セレクト回路を示す構成
ブロック図である。
ブロック図である。
【図１０】第２の実施例のストローブ信号のタイムチャ
ートである。
ートである。
４０ ＬＥＤアレイ ６０，７０ 発光素子の駆動回路 ６１，７１ レジスタ部 ６２ ラッチ部 ６３，７２ セレクト回路 ６４，７５ ドライバ部 ７３ リングカウンタ ＳＴＢ ストローブ信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｊ 7376−4Ｍ Ｈ０４Ｎ 1/036 Ａ 8721−5Ｃ 1/23 １０３ Ｂ 9186−5Ｃ (72)発明者 古谷 博司 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 千葉 巳生 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 石崎 隆司 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 Ｍ（ただし、Ｍは２以上の整数）ビット
からなるシリアルな印刷濃度データに基づいて発光素子
の発光時間を設定し、該発光素子が複数配列された発光
素子アレイを駆動する発光素子アレイの駆動回路におい
て、 前記印刷濃度データを各ビット毎にパラレルに入力する
Ｍ個のシフトレジスタを有するレジスタ部と、 前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するＭ個のラッチ回路を有するラ
ッチ部と、 パルス幅が異なりかつそのパルスの印加時間帯がそれぞ
れ重ならないように設定されたＭ個のストローブ信号に
よってそれぞれ開閉し、前記各ラッチ回路の出力信号に
各ビット毎の前記発光時間を設定して出力するＭ個のＡ
ＮＤゲート、及び該各ＡＮＤゲートからの各ビット毎の
出力信号を合成して印刷濃度に対応する前記発光時間を
設定するＯＲゲートを有するセレクト回路と、 前記ＯＲゲートの出力信号を駆動して前記発光素子アレ
イに供給するドライバ部とを、 備えたことを特徴とする発光素子アレイの駆動回路。 - 【請求項２】 Ｍ（ただし、Ｍは２以上の整数）ビット
からなるシリアルな印刷濃度データに基づいて発光素子
の発光時間を設定し、該発光素子が複数配列された発光
素子アレイを駆動する発光素子アレイの駆動回路におい
て、 前記印刷濃度データを各ビット毎にパラレルに入力する
Ｍ個のシフトレジスタを有するレジスタ部と、 パルス幅が異なるＭ個のパルスからなるストローブ信号
をシリアルに入力し、該各パルスが入力される度にその
入力されたパルス幅のストローブ信号をＭ個の出力端子
から順次出力するリングカウンタと、 前記リングカウンタの出力信号によってそれぞれ開閉
し、前記シフトレジスタの出力信号に対して各ビット毎
の前記発光時間を設定して出力するＭ個のＡＮＤゲー
ト、及び該各ＡＮＤゲートからの各ビット毎の出力信号
を合成して印刷濃度に対応する前記発光時間を設定する
ＯＲゲートと有するセレクト回路と、 前記ＯＲゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、 備えたことを特徴とする発光素子アレイの駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8491493A JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
| US08/225,724 US5457488A (en) | 1993-04-12 | 1994-04-11 | Method and apparatus for controlling array of light-emitting elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8491493A JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06297764A true JPH06297764A (ja) | 1994-10-25 |
Family
ID=13843995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8491493A Pending JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06297764A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006224666A (ja) * | 2005-01-24 | 2006-08-31 | Oki Data Corp | 印刷装置 |
| CN100421993C (zh) * | 2005-04-05 | 2008-10-01 | 咸瑞科技股份有限公司 | 车辆发光装置的驱动电路 |
| JP2013527484A (ja) * | 2009-12-19 | 2013-06-27 | トリルミナ コーポレーション | デジタル出力用レーザアレイを組み合わせるためのシステムおよび方法 |
-
1993
- 1993-04-12 JP JP8491493A patent/JPH06297764A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006224666A (ja) * | 2005-01-24 | 2006-08-31 | Oki Data Corp | 印刷装置 |
| CN100421993C (zh) * | 2005-04-05 | 2008-10-01 | 咸瑞科技股份有限公司 | 车辆发光装置的驱动电路 |
| JP2013527484A (ja) * | 2009-12-19 | 2013-06-27 | トリルミナ コーポレーション | デジタル出力用レーザアレイを組み合わせるためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
| US5457488A (en) | Method and apparatus for controlling array of light-emitting elements | |
| JP3041160B2 (ja) | 読み取り方法および書き込み・読み取り制御回路 | |
| US6184971B1 (en) | Exposure apparatus and image formation apparatus | |
| JPH06297764A (ja) | 発光素子アレイの駆動回路 | |
| JP3300033B2 (ja) | 発光素子プリントヘッド駆動回路 | |
| JPH07223337A (ja) | デジタルプリンター、及びｌｅｄプリントバーにおけるｌｅｄ画素の光電変換効率の補正方法 | |
| JPH081996A (ja) | ラインヘッド | |
| US5124726A (en) | Non-impact printer apparatus for grey level printing | |
| JPH0911527A (ja) | 記録装置 | |
| JPH0839862A (ja) | 発光素子アレイ駆動回路 | |
| JP3180972B2 (ja) | Ｌｅｄ駆動用ｉｃ | |
| JP2839810B2 (ja) | Ｌｅｄプリンタにおける高密度画像形成方法 | |
| JP3073359B2 (ja) | 画像印刷方法及びそれを用いたノンインパクトプリンタ | |
| JP3522289B2 (ja) | 階調制御回路及びプリンタ | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JPS63319167A (ja) | 発光素子アレイの駆動方法及び装置 | |
| JPH10235935A (ja) | ドライバｉｃとｌｅｄプリントヘッド | |
| JPH0924641A (ja) | 発光素子アレイの駆動回路 | |
| JPH0687229A (ja) | 階調制御回路及びこれを用いたサーマルヘッド | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPH078215Y2 (ja) | 発光ダイオード・プリント・ヘッドの駆動回路 | |
| JPH05177872A (ja) | ドット画像出力装置における階調制御方法 | |
| JP3080792B2 (ja) | Ｌｅｄ駆動回路及びｌｅｄプリントヘッド | |
| JPH07156444A (ja) | 発光素子アレイの光量補正型駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021217 |