JPH0924641A - 発光素子アレイの駆動回路 - Google Patents
発光素子アレイの駆動回路Info
- Publication number
- JPH0924641A JPH0924641A JP17590795A JP17590795A JPH0924641A JP H0924641 A JPH0924641 A JP H0924641A JP 17590795 A JP17590795 A JP 17590795A JP 17590795 A JP17590795 A JP 17590795A JP H0924641 A JPH0924641 A JP H0924641A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- light emitting
- shift register
- emitting element
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40031—Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 時間変調法を採用した発光素子アレイの駆動
回路の記録速度低下をなくし、かつ輝度変調法を採用し
た駆動回路のIC化を容易とする発光素子アレイの駆動
回路を提供することにある。 【構成】 クロックに従って入力される画像信号の大き
さに対応した電荷を発生するD/A変換器10で発生し
た電荷を受け取ってクロックに従って電荷を転送するC
CDアナログシフトレジスタ20と、当該CCDアナロ
グシフトレジスタ20の各セルに1対で設け、電荷を蓄
積して電圧に変換するホールドコンデンサCH1〜CHh
と、CCDアナログシフトレジスタ20の各セルの電荷
をトリガ信号に従って一斉にホールドコンデンサCH1
〜CHhにシフト転送するシフトスイッチ群Ssw1〜S
swhと、ホールドコンデンサCH1〜CHhに1対で設け
られ、リセットパルスに従って前記蓄積された電荷を一
斉に消去するリセットスイッチ群Rsw〜Rswhと、ホー
ルドコンデンサCH1〜CHhに1対で設けられ、電圧に
応じて発光素子を駆動する発光制御回路70を備える。
回路の記録速度低下をなくし、かつ輝度変調法を採用し
た駆動回路のIC化を容易とする発光素子アレイの駆動
回路を提供することにある。 【構成】 クロックに従って入力される画像信号の大き
さに対応した電荷を発生するD/A変換器10で発生し
た電荷を受け取ってクロックに従って電荷を転送するC
CDアナログシフトレジスタ20と、当該CCDアナロ
グシフトレジスタ20の各セルに1対で設け、電荷を蓄
積して電圧に変換するホールドコンデンサCH1〜CHh
と、CCDアナログシフトレジスタ20の各セルの電荷
をトリガ信号に従って一斉にホールドコンデンサCH1
〜CHhにシフト転送するシフトスイッチ群Ssw1〜S
swhと、ホールドコンデンサCH1〜CHhに1対で設け
られ、リセットパルスに従って前記蓄積された電荷を一
斉に消去するリセットスイッチ群Rsw〜Rswhと、ホー
ルドコンデンサCH1〜CHhに1対で設けられ、電圧に
応じて発光素子を駆動する発光制御回路70を備える。
Description
【0001】
【産業上の利用分野】本発明は、プリンタの書き込み装
置に採用されるLEDアレイ等の発光素子アレイを多値
変調するための駆動回路の改良に関し、従来の時間変調
法に比べて高速動作が可能で集積回路化を容易にした輝
度変調方式の駆動回路に関する。
置に採用されるLEDアレイ等の発光素子アレイを多値
変調するための駆動回路の改良に関し、従来の時間変調
法に比べて高速動作が可能で集積回路化を容易にした輝
度変調方式の駆動回路に関する。
【0002】
【従来の技術】LEDアレイのような発光素子アレイを
多値変調する方法として、1素子毎の発光時間を制御す
る時間変調法と、1素子毎の発光エネルギーを制御する
輝度変調法が知られている。
多値変調する方法として、1素子毎の発光時間を制御す
る時間変調法と、1素子毎の発光エネルギーを制御する
輝度変調法が知られている。
【0003】図6は時間変調法によるLEDアレイの駆
動回路を示すブロック図である。
動回路を示すブロック図である。
【0004】時間変調方法は、図6に示す様な構成が一
般的であり、この形で実際に製品が具現化されている。
般的であり、この形で実際に製品が具現化されている。
【0005】まず、LD1、LD2、LD3、LD4・・を
それぞれt1、t2、t1+t2、t4で発光させる場
合を考える。通常t1〜t4として2進数に単位時間を
掛けた時間が選ばれ、その組み合わせによって細かい時
間調整が可能になっている。
それぞれt1、t2、t1+t2、t4で発光させる場
合を考える。通常t1〜t4として2進数に単位時間を
掛けた時間が選ばれ、その組み合わせによって細かい時
間調整が可能になっている。
【0006】t1時間だけ発光すべきLEDはLD1と
LD3であるので、最初にこの発光データがデータ入力
端子からクロックに従って1bitシフトレジスタ(以
下、単にシフトレジスタという。)SR1〜SR4にシリ
アルに転送されてセットされる。この場合は、シフトレ
ジスタSR1にセットされるデータはLD1を駆動するた
めのデータであり、“1"であり、シフトレジスタSR2
にセットされるデータはLD2を駆動するためのデータ
であり、“0"であり、シフトレジスタSR3にセットさ
れるデータはLD3を駆動するデータであり、“1"であ
り、シフトレジスタSR4にセットされるデータはLD4
を駆動するためのデータであり、“0"である。これら
のデータがアンドゲートと兼用されたドライバDr1〜D
r4の端子に加えられる事になる。かかる状態にドライバ
Dr1〜Dr4がセットされた後に、時間セレクタ部でt1
を選択してやると、t1端子の信号がドライバを構成す
るアンドゲートDr1〜Dr4のもう一方に出力される。従
って、時間セレクタtsのt1端子に、t1時間のみの
パルス信号を印加すれば、LD1、LD3のみがt1で発
光する。
LD3であるので、最初にこの発光データがデータ入力
端子からクロックに従って1bitシフトレジスタ(以
下、単にシフトレジスタという。)SR1〜SR4にシリ
アルに転送されてセットされる。この場合は、シフトレ
ジスタSR1にセットされるデータはLD1を駆動するた
めのデータであり、“1"であり、シフトレジスタSR2
にセットされるデータはLD2を駆動するためのデータ
であり、“0"であり、シフトレジスタSR3にセットさ
れるデータはLD3を駆動するデータであり、“1"であ
り、シフトレジスタSR4にセットされるデータはLD4
を駆動するためのデータであり、“0"である。これら
のデータがアンドゲートと兼用されたドライバDr1〜D
r4の端子に加えられる事になる。かかる状態にドライバ
Dr1〜Dr4がセットされた後に、時間セレクタ部でt1
を選択してやると、t1端子の信号がドライバを構成す
るアンドゲートDr1〜Dr4のもう一方に出力される。従
って、時間セレクタtsのt1端子に、t1時間のみの
パルス信号を印加すれば、LD1、LD3のみがt1で発
光する。
【0007】次に、t2で発光すべきLEDのデータを
同じようにシフトレジスタSR1〜SR4のデータとして
クロックに合わせてシリアルに入力しなおす。この場合
は、t2で発光すべきLEDはLD2のみであるので、
シフトレジスタSR1にセットされるデータは“0"であ
り、シフトレジスタSR2にセットされるデータは“1"
であり、シフトレジスタSR3,シフトレジスタSR4に
セットされるデータは、いずれも“0"になる。斯かる
値がセットされた状態で、時間セレクタtsでt2を選
択し、t2端子にt2時間のパルスを与えるとLD2は
t2時間で発光する事になる。
同じようにシフトレジスタSR1〜SR4のデータとして
クロックに合わせてシリアルに入力しなおす。この場合
は、t2で発光すべきLEDはLD2のみであるので、
シフトレジスタSR1にセットされるデータは“0"であ
り、シフトレジスタSR2にセットされるデータは“1"
であり、シフトレジスタSR3,シフトレジスタSR4に
セットされるデータは、いずれも“0"になる。斯かる
値がセットされた状態で、時間セレクタtsでt2を選
択し、t2端子にt2時間のパルスを与えるとLD2は
t2時間で発光する事になる。
【0008】このような操作を繰り返し行うことによ
り、1素子毎の所望時間の変調を達成している。
り、1素子毎の所望時間の変調を達成している。
【0009】前述した構成により実現したLEDアレイ
の駆動回路は、発光素子との結線が比較的簡単であるの
で、ディジタルIC化しやすいという利点があるため、
これまで実用化されてきた。
の駆動回路は、発光素子との結線が比較的簡単であるの
で、ディジタルIC化しやすいという利点があるため、
これまで実用化されてきた。
【0010】
【発明が解決しようとする課題】しかしながら、前述し
た時間変調方法で時間の分解能を高く取ろうとすると、
毎回データセットをやり直さなければならないため、デ
ータの転送回数が増えてしまい、1ドットの記録時間と
いう点では、非常に時間のかかる方法になる。これは、
記録速度という点で低速記録にしか適用できない事を意
味しており、実際これまでの使用例も印画紙に記録する
ような低速分野でしか実用化されていないものである。
た時間変調方法で時間の分解能を高く取ろうとすると、
毎回データセットをやり直さなければならないため、デ
ータの転送回数が増えてしまい、1ドットの記録時間と
いう点では、非常に時間のかかる方法になる。これは、
記録速度という点で低速記録にしか適用できない事を意
味しており、実際これまでの使用例も印画紙に記録する
ような低速分野でしか実用化されていないものである。
【0011】一方、輝度変調法は、原理的にはLED素
子毎の駆動電流を制御してやればよい事は周知の事であ
るが、1素子毎に駆動回路を設けて、その回路にいかに
電流情報を与えて変調するかといった点がこれまで具現
化をさまたげている技術的課題であった。発光素子が1
素子であれば、駆動電流を制御する回路を構成する事は
たやすいが、画像記録等に用いられる発光素子アレイで
あれば、3000〜5000画素の素子を同時に制御し
なければならない。この場合に駆動電流を制御する回路
を1素子毎に設けて、外部から制御を行う事を想定する
と、3000〜5000個の微妙な電圧や電流をコント
ロールするための制御回路と配線が必要になり、集積回
路化は極めて難しいという課題があった。また発光素子
との結線を簡略化するために、1素子の電流変調情報を
スイッチ等の切り替え方式で与えるように構成すると、
回路の簡素化は可能となるが、スイッチ切り替えのノイ
ズが発生したり、スイッチの制御タイミングが複雑とな
ったりするため、高速化には不向きなものとならざるを
得ないという技術的な課題があった。
子毎の駆動電流を制御してやればよい事は周知の事であ
るが、1素子毎に駆動回路を設けて、その回路にいかに
電流情報を与えて変調するかといった点がこれまで具現
化をさまたげている技術的課題であった。発光素子が1
素子であれば、駆動電流を制御する回路を構成する事は
たやすいが、画像記録等に用いられる発光素子アレイで
あれば、3000〜5000画素の素子を同時に制御し
なければならない。この場合に駆動電流を制御する回路
を1素子毎に設けて、外部から制御を行う事を想定する
と、3000〜5000個の微妙な電圧や電流をコント
ロールするための制御回路と配線が必要になり、集積回
路化は極めて難しいという課題があった。また発光素子
との結線を簡略化するために、1素子の電流変調情報を
スイッチ等の切り替え方式で与えるように構成すると、
回路の簡素化は可能となるが、スイッチ切り替えのノイ
ズが発生したり、スイッチの制御タイミングが複雑とな
ったりするため、高速化には不向きなものとならざるを
得ないという技術的な課題があった。
【0012】本発明の目的は、上記問題点に鑑み、時間
変調法を採用した発光素子アレイの駆動回路の多値化数
向上にともなう記録速度低下をなくし、かつ輝度変調法
を採用した駆動回路のIC化を容易とする発光素子アレ
イの高速多値変調に適した発光素子アレイの駆動回路を
提供することにある。
変調法を採用した発光素子アレイの駆動回路の多値化数
向上にともなう記録速度低下をなくし、かつ輝度変調法
を採用した駆動回路のIC化を容易とする発光素子アレ
イの高速多値変調に適した発光素子アレイの駆動回路を
提供することにある。
【0013】
(1) クロックに従って入力される画像信号の大きさ
に対応した電荷を発生する電荷発生部と、当該電荷発生
部で発生した電荷を受け取ってクロックに従って電荷を
転送するCCDアナログシフトレジスタと、当該CCD
アナログシフトレジスタの各セルに1対で設け、電荷を
蓄積して電圧に変換する電荷電圧変換部と、前記CCD
アナログシフトレジスタの各セルの電荷をトリガ信号に
従って一斉に前記電荷電圧変換部にシフト転送するシフ
トゲート部と、前記各電荷電圧変換部に1対で設けら
れ、クリア信号に従って前記蓄積された電荷を一斉に消
去するリセットゲート部と、前記各電荷電圧変換部に1
対で設けられ、電圧に応じて発光素子を駆動するドライ
バ部を有し、当該ドライバ部に発光素子アレイの1素子
を対応して接続して、前記画像信号の大きさに応じて複
数の発光素子の光変調を同時に行うようにしたことを特
徴とする発光素子アレイの駆動回路。
に対応した電荷を発生する電荷発生部と、当該電荷発生
部で発生した電荷を受け取ってクロックに従って電荷を
転送するCCDアナログシフトレジスタと、当該CCD
アナログシフトレジスタの各セルに1対で設け、電荷を
蓄積して電圧に変換する電荷電圧変換部と、前記CCD
アナログシフトレジスタの各セルの電荷をトリガ信号に
従って一斉に前記電荷電圧変換部にシフト転送するシフ
トゲート部と、前記各電荷電圧変換部に1対で設けら
れ、クリア信号に従って前記蓄積された電荷を一斉に消
去するリセットゲート部と、前記各電荷電圧変換部に1
対で設けられ、電圧に応じて発光素子を駆動するドライ
バ部を有し、当該ドライバ部に発光素子アレイの1素子
を対応して接続して、前記画像信号の大きさに応じて複
数の発光素子の光変調を同時に行うようにしたことを特
徴とする発光素子アレイの駆動回路。
【0014】上記構成を備えることにより、すなわち、
輝度の変調情報を電荷情報としてCCDアナログシフト
レジスタによってアナログ的に転送し、転送された電荷
情報に基づいてLEDを発光させるドライバを設けるこ
とによって、集積化の容易な1素子毎の輝度変調回路を
実現できる。
輝度の変調情報を電荷情報としてCCDアナログシフト
レジスタによってアナログ的に転送し、転送された電荷
情報に基づいてLEDを発光させるドライバを設けるこ
とによって、集積化の容易な1素子毎の輝度変調回路を
実現できる。
【0015】
【実施例】図1は本発明の発光素子アレイの駆動回路に
おける一実施例を示すブロック図であり、図2は1セル
単位のアナログデータ保持部の詳細回路図であり、図3
は1セル単位の発光制御部の回路図である。
おける一実施例を示すブロック図であり、図2は1セル
単位のアナログデータ保持部の詳細回路図であり、図3
は1セル単位の発光制御部の回路図である。
【0016】本実施例の発光素子アレイの駆動回路は、
電流駆動型の発光素子であるLEDアレイを時間変調法
により駆動するものであり、D/A変換器10と、D/
A変換器10から送出されるアナログデータをシリアル
に転送するアナログデータ直列転送部に相当するCCD
アナログシフトレジスタ20と、当該CCDアナログシ
フトレジスタ20から転送されたアナログデータを並列
転送するアナログデータ並列転送部に相当するシフトス
イッチ群30とリセットスイッチ郡40と、アナログデ
ータ転送部から転送される電荷をホールドするアナログ
データ保持部を構成するホールドコンデンサ群50とバ
ッファ群60と、アナログデータ保持部からの電荷で発
光する発光部70を構成する発光素子群LD1〜LDhと
当該発光素子群LD1〜LDhを駆動する電流源群I1〜
Ihとからなる。以下に各部構成を説明する。
電流駆動型の発光素子であるLEDアレイを時間変調法
により駆動するものであり、D/A変換器10と、D/
A変換器10から送出されるアナログデータをシリアル
に転送するアナログデータ直列転送部に相当するCCD
アナログシフトレジスタ20と、当該CCDアナログシ
フトレジスタ20から転送されたアナログデータを並列
転送するアナログデータ並列転送部に相当するシフトス
イッチ群30とリセットスイッチ郡40と、アナログデ
ータ転送部から転送される電荷をホールドするアナログ
データ保持部を構成するホールドコンデンサ群50とバ
ッファ群60と、アナログデータ保持部からの電荷で発
光する発光部70を構成する発光素子群LD1〜LDhと
当該発光素子群LD1〜LDhを駆動する電流源群I1〜
Ihとからなる。以下に各部構成を説明する。
【0017】クロックφ1,φ2、D/Aクロックは遅延
等をふまえた正確なタイミング制御を行うために1系統
で入力した基準クロックからタイミングジェネレータ
(図示せず)で生成したものである。
等をふまえた正確なタイミング制御を行うために1系統
で入力した基準クロックからタイミングジェネレータ
(図示せず)で生成したものである。
【0018】D/A変換器10は、CCDアナログシフ
トレジスタ20も含めて電荷発生部に相当するものであ
り、発光素子群LD1〜LDhを変調すべきシリアル画像
データをデータ入力端子に印加されてD/Aクロックに
従ってアナログ電圧に変換してCCDアナログシフトレ
ジスタ20にシリアルに送出するものであり、LEDの
素子バラツキを補正するためのディジタル値を重畳させ
て変調する事を考慮して、実際の変調の階調数より分解
能を高く設定する事が望ましいので、6bitから12
bit程度である。
トレジスタ20も含めて電荷発生部に相当するものであ
り、発光素子群LD1〜LDhを変調すべきシリアル画像
データをデータ入力端子に印加されてD/Aクロックに
従ってアナログ電圧に変換してCCDアナログシフトレ
ジスタ20にシリアルに送出するものであり、LEDの
素子バラツキを補正するためのディジタル値を重畳させ
て変調する事を考慮して、実際の変調の階調数より分解
能を高く設定する事が望ましいので、6bitから12
bit程度である。
【0019】CCDアナログシフトレジスタ20は、C
CDイメージセンサなどで使われるアナログ電荷転送回
路であり、発光素子群LD1〜LDhの配列数だけのレジ
スタ段数を備えてアナログ電荷信号をクロックφ1に従
ってシリアルに転送するデバイスである。
CDイメージセンサなどで使われるアナログ電荷転送回
路であり、発光素子群LD1〜LDhの配列数だけのレジ
スタ段数を備えてアナログ電荷信号をクロックφ1に従
ってシリアルに転送するデバイスである。
【0020】シフトスイッチ群30は、発光素子群LD
1〜LDhの配列数だけのシフトスイッチSsw1〜Sswhを
備えてシフトトリガ信号でCCDアナログシフトレジス
タ20の各セルの電荷をシフトスイッチ群30を介して
ホールドコンデンサ群50にシフト転送するものであ
る。
1〜LDhの配列数だけのシフトスイッチSsw1〜Sswhを
備えてシフトトリガ信号でCCDアナログシフトレジス
タ20の各セルの電荷をシフトスイッチ群30を介して
ホールドコンデンサ群50にシフト転送するものであ
る。
【0021】ここで、アナログデータ保持部を1セル単
位の要部の詳細回路を図2を参照して説明する。
位の要部の詳細回路を図2を参照して説明する。
【0022】アナログデータ保持部は、図2に示すよう
にリセットスイッチRswとシフトスイッチSswとホール
ドコンデンサCHと高入力インピーダンスバッファAと
から構成したものである。シフトスイッチSswの入力端
子がCCDアナログシフトレジスタ20からの画像デー
タを印加され、リセットスイッチRswがリセットトリガ
信号でホールドコンデンサCHに蓄えた電荷をGNDに
ショートして消去することにより次のラインと前のライ
ンの画像データが混じらないようにし、高入力インピー
ダンスバッファAのイネーブル端子に印加されるイネー
ブル信号ENによって1ライン毎の点灯タイミングと点
灯時間を制御するようにしてある。
にリセットスイッチRswとシフトスイッチSswとホール
ドコンデンサCHと高入力インピーダンスバッファAと
から構成したものである。シフトスイッチSswの入力端
子がCCDアナログシフトレジスタ20からの画像デー
タを印加され、リセットスイッチRswがリセットトリガ
信号でホールドコンデンサCHに蓄えた電荷をGNDに
ショートして消去することにより次のラインと前のライ
ンの画像データが混じらないようにし、高入力インピー
ダンスバッファAのイネーブル端子に印加されるイネー
ブル信号ENによって1ライン毎の点灯タイミングと点
灯時間を制御するようにしてある。
【0023】ホールドコンデンサ群50は、電荷電圧変
換部に相当するものであり、図1に示すように発光素子
群LD1〜LDhの配列数だけの小さなコンデンサCH1
〜CHhを配列したものであり、斯かるコンデンサによ
り短時間であれば電荷を蓄積し、その電荷に比例した電
圧を発生するものである。
換部に相当するものであり、図1に示すように発光素子
群LD1〜LDhの配列数だけの小さなコンデンサCH1
〜CHhを配列したものであり、斯かるコンデンサによ
り短時間であれば電荷を蓄積し、その電荷に比例した電
圧を発生するものである。
【0024】バッファ群60は、インバータ61と高入
力インピーダンスバッファA1〜Ahとから構成したもの
であり、イネーブル信号ENによってホールドコンデン
サ群50から発生した電流の導通を制御するものであ
る。インバータ61の入力はイネーブル端子であり、イ
ネーブル信号ENを制御してやることによって、発光素
子アレイLD1〜LDhを発光させるかさせないかをコン
トロールできるように構成してある。すなわち、EN端
子を制御することにより高入力インピーダンスバッファ
Aの出力インピーダンスとなる。これにより定電流源回
路に入力される電圧はトランジスタのベース抵抗RB1と
RB2の比で決定され、この時RB1≪RB2としておけばト
ランジスタのコレクタに電流はほとんど流れず、発光素
子アレイLD1〜LDhは発光しない。前記の構成によ
り、1ラインの発光時間を感光体の感度に合わせて一括
して制御する事ができる。従って、一斉に電荷シフトが
された後にイネーブル信号を使って必要な時間だけ、1
ライン分の点灯制御をすることができる。
力インピーダンスバッファA1〜Ahとから構成したもの
であり、イネーブル信号ENによってホールドコンデン
サ群50から発生した電流の導通を制御するものであ
る。インバータ61の入力はイネーブル端子であり、イ
ネーブル信号ENを制御してやることによって、発光素
子アレイLD1〜LDhを発光させるかさせないかをコン
トロールできるように構成してある。すなわち、EN端
子を制御することにより高入力インピーダンスバッファ
Aの出力インピーダンスとなる。これにより定電流源回
路に入力される電圧はトランジスタのベース抵抗RB1と
RB2の比で決定され、この時RB1≪RB2としておけばト
ランジスタのコレクタに電流はほとんど流れず、発光素
子アレイLD1〜LDhは発光しない。前記の構成によ
り、1ラインの発光時間を感光体の感度に合わせて一括
して制御する事ができる。従って、一斉に電荷シフトが
された後にイネーブル信号を使って必要な時間だけ、1
ライン分の点灯制御をすることができる。
【0025】ここで、1セル単位の発光制御回路を図3
の詳細回路図を参照して説明する。
の詳細回路図を参照して説明する。
【0026】発光制御回路は、高入力インピーダンスバ
ッファAと、トランジスタとベース抵抗RB1,RB2とエ
ミッタ抵抗REとから構成するコレクタ接地の電流源回
路Iとトランジスタのコレクタ端子に接続したLDとか
らなるものであり、LDの駆動電流は高入力インピーダ
ンスバッファAからの出力電圧VD′からトランジスタ
のVBCである0.7(V)を引いた値からエミッタ抵抗
値で割ったものである。従って、バッファAからの出力
電圧VD′に比例しエミッタ抵抗REの抵抗値に反比例し
た電流をLDの駆動電流とするものである。
ッファAと、トランジスタとベース抵抗RB1,RB2とエ
ミッタ抵抗REとから構成するコレクタ接地の電流源回
路Iとトランジスタのコレクタ端子に接続したLDとか
らなるものであり、LDの駆動電流は高入力インピーダ
ンスバッファAからの出力電圧VD′からトランジスタ
のVBCである0.7(V)を引いた値からエミッタ抵抗
値で割ったものである。従って、バッファAからの出力
電圧VD′に比例しエミッタ抵抗REの抵抗値に反比例し
た電流をLDの駆動電流とするものである。
【0027】電流源群I1〜Ihは、発光素子ドライバに
相当するものであり、バッファ群60を介して入力され
るホールドコンデンサ群50より発生した電圧を利用し
てその電圧に比例した電流を制御するものである。電流
源I1〜Ihの入力インピーダンスはホールドコンデンサ
CH1〜CHhの電荷をリークさせないようにするために
高インピーダンスにすることが理想的であり、FETで
構成するのが好ましく、バッファAとして高入力インピ
ーダンスとしてある理由である。
相当するものであり、バッファ群60を介して入力され
るホールドコンデンサ群50より発生した電圧を利用し
てその電圧に比例した電流を制御するものである。電流
源I1〜Ihの入力インピーダンスはホールドコンデンサ
CH1〜CHhの電荷をリークさせないようにするために
高インピーダンスにすることが理想的であり、FETで
構成するのが好ましく、バッファAとして高入力インピ
ーダンスとしてある理由である。
【0028】発光素子群LD1〜LDhは、前述してある
ように電流駆動型の発光素子であるLEDから構成した
ものである。
ように電流駆動型の発光素子であるLEDから構成した
ものである。
【0029】なお、本実施例において、発光素子アレイ
を電流制御型の素子であるLEDで構成してあるために
電流源群I1〜Ihを採用したが、これに限定されるもの
でなく、発光素子アレイを、蛍光表示管アレイのような
デバイスであれば電圧と電流、ELのようなデバイスで
あれば電圧制御回路に置き換える必要がある。
を電流制御型の素子であるLEDで構成してあるために
電流源群I1〜Ihを採用したが、これに限定されるもの
でなく、発光素子アレイを、蛍光表示管アレイのような
デバイスであれば電圧と電流、ELのようなデバイスで
あれば電圧制御回路に置き換える必要がある。
【0030】このような構成であれば、この駆動回路を
IC化して構成することが可能であり、小型で、高速、
かつ高分解能な輝度変調回路を提供できる。IC化する
際には、発光素子まで含めて全てをIC化してもよい
が、発光素子部は発熱等が起こりやすいため、その影響
を少なくするだめに、ドライバ部から先をLEDアレイ
チップ、それ以外を駆動回路チップにまとめてもよい。
また、1ライン分全てをIC化する必要もなく、128
素子毎、64素子毎のような小分けの回路構成としても
構成できることは言うまでもない。その場合には、CC
Dアナログシフトレジスタ20の最終段を次のチップに
カスケード接続可能なように構成してもよいし、高速動
作を所望する場合は、各チップ毎に電荷発生機構部を設
ける。
IC化して構成することが可能であり、小型で、高速、
かつ高分解能な輝度変調回路を提供できる。IC化する
際には、発光素子まで含めて全てをIC化してもよい
が、発光素子部は発熱等が起こりやすいため、その影響
を少なくするだめに、ドライバ部から先をLEDアレイ
チップ、それ以外を駆動回路チップにまとめてもよい。
また、1ライン分全てをIC化する必要もなく、128
素子毎、64素子毎のような小分けの回路構成としても
構成できることは言うまでもない。その場合には、CC
Dアナログシフトレジスタ20の最終段を次のチップに
カスケード接続可能なように構成してもよいし、高速動
作を所望する場合は、各チップ毎に電荷発生機構部を設
ける。
【0031】続いて、本実施例の発光素子アレイの駆動
回路の動作を図4及び図5に示すタイムチャートを参照
して説明する。
回路の動作を図4及び図5に示すタイムチャートを参照
して説明する。
【0032】図4はD/A変換器の動作を示すタイムチ
ャートである。
ャートである。
【0033】図4(a)はD/A変換器10に入力され
る画素データであり、図4(b)はD/A変換器10の
変換タイミングを示すクロックであり、図4(c)はD
/A変換器10からの出力されるアナログ電圧を示した
ものであり、図4(d)はタイミング信号φ1を示した
ものであり、斯かるタイミング信号φ1は変換された電
荷信号をCCDアナログシフトレジスタ20に受け渡す
ためのアナログスイッチIGを切り替えるためのクロッ
クであり、CCDアナログレジスタ20の電荷を転送す
るためのクロックでもある。図4(e)はクロックφ2
を示したものであり、斯かるクロックφ2はCCDアナ
ログシフトレジスタ20の電荷を転送するためのタイミ
ングを与えるクロックである。
る画素データであり、図4(b)はD/A変換器10の
変換タイミングを示すクロックであり、図4(c)はD
/A変換器10からの出力されるアナログ電圧を示した
ものであり、図4(d)はタイミング信号φ1を示した
ものであり、斯かるタイミング信号φ1は変換された電
荷信号をCCDアナログシフトレジスタ20に受け渡す
ためのアナログスイッチIGを切り替えるためのクロッ
クであり、CCDアナログレジスタ20の電荷を転送す
るためのクロックでもある。図4(e)はクロックφ2
を示したものであり、斯かるクロックφ2はCCDアナ
ログシフトレジスタ20の電荷を転送するためのタイミ
ングを与えるクロックである。
【0034】以上のタイミングで発光素子アレイを変調
するシリアル画像データはD/A変換器10によってア
ナログ電圧に変換されてCCDアナログシフトレジスタ
20に1ライン分のアナログ電荷信号を転送し、斯かる
転送動作の終了によりクロックφ1が一時停止し、次に
シフトトリガ信号により発光制御回路に並列転送され
る。
するシリアル画像データはD/A変換器10によってア
ナログ電圧に変換されてCCDアナログシフトレジスタ
20に1ライン分のアナログ電荷信号を転送し、斯かる
転送動作の終了によりクロックφ1が一時停止し、次に
シフトトリガ信号により発光制御回路に並列転送され
る。
【0035】図5はアナログデータ直列転送部から発光
制御回路部までの動作を示すタイムチャートである。
制御回路部までの動作を示すタイムチャートである。
【0036】図5(a)は1ラインの点灯が終了した後
にリセットスイッチ群40をオンすることにより、各ホ
ールドコンデンサCH1〜CHhに保持された電荷を一斉
に消去するリセット信号を示したものである。
にリセットスイッチ群40をオンすることにより、各ホ
ールドコンデンサCH1〜CHhに保持された電荷を一斉
に消去するリセット信号を示したものである。
【0037】図5(b)はシフトスイッチ群30を導通
することによりホールドコンデンサ群50にアナログデ
ータをシフトするタイミングを示すシフトトリガ信号を
示したものである。
することによりホールドコンデンサ群50にアナログデ
ータをシフトするタイミングを示すシフトトリガ信号を
示したものである。
【0038】図5(c)はクロックφ1で並列転送され
る発光素子群LD1〜LDhの発光を許容する期間と発光
素子群LD1〜LDhの発光できないブランキング期間を
示したものである。隣接画素の発光データを並列信号と
して各ホールドコンデンサCH1〜CHnに完全に転送す
るためにシフト転送を行うシフトトリガ信号(図5
(b)参照)をオンする際にCCDアナログシフトレジ
スタ20の転送クロックφ1およびφ2(図示せず)が完
全に停止されている。
る発光素子群LD1〜LDhの発光を許容する期間と発光
素子群LD1〜LDhの発光できないブランキング期間を
示したものである。隣接画素の発光データを並列信号と
して各ホールドコンデンサCH1〜CHnに完全に転送す
るためにシフト転送を行うシフトトリガ信号(図5
(b)参照)をオンする際にCCDアナログシフトレジ
スタ20の転送クロックφ1およびφ2(図示せず)が完
全に停止されている。
【0039】図5(d)はバッファ群60に印加される
イネーブル信号ENを示したものであり、ハイレベルは
発光を禁止する期間であり、ローレベルは発光を許容す
る期間である。
イネーブル信号ENを示したものであり、ハイレベルは
発光を禁止する期間であり、ローレベルは発光を許容す
る期間である。
【0040】図5に示したタイムチャートによれば、1
ライン分のアナログ電荷信号を転送終了した時点で、タ
イミングクロックφ1,φ2は一時停止する。その時、転
送された電荷はCCDアナログシフトレジスタ20の1
セル毎に蓄積されたままで停止している。この状態で、
シフトトリガ信号を図5(b)に示したようにシフトス
イッチ群30に与えると、各セルの電荷はシフトスイッ
チ群30を通して一斉にホールドコンデンサ群50にシ
フト転送される。
ライン分のアナログ電荷信号を転送終了した時点で、タ
イミングクロックφ1,φ2は一時停止する。その時、転
送された電荷はCCDアナログシフトレジスタ20の1
セル毎に蓄積されたままで停止している。この状態で、
シフトトリガ信号を図5(b)に示したようにシフトス
イッチ群30に与えると、各セルの電荷はシフトスイッ
チ群30を通して一斉にホールドコンデンサ群50にシ
フト転送される。
【0041】CCDアナログシフトレジスタ20は、シ
フト転送を実行することにより、各セルに蓄積されてい
た電荷を空の状態にするので、次の1ラインのデータ転
送を開始できる状態にあり、斯かるCCDアナログシフ
トレジスタの機能を利用すれば、3000から5000
の画像データを転送するための転送時間を前のラインの
発光動作を行っている間に行うことができるので、高速
な転送動作を実現できることになる。
フト転送を実行することにより、各セルに蓄積されてい
た電荷を空の状態にするので、次の1ラインのデータ転
送を開始できる状態にあり、斯かるCCDアナログシフ
トレジスタの機能を利用すれば、3000から5000
の画像データを転送するための転送時間を前のラインの
発光動作を行っている間に行うことができるので、高速
な転送動作を実現できることになる。
【0042】1ラインの点灯が終了したら、ホールドコ
ンデンサCH1〜CHhに設けられたリセットスイッチ群
Ssw1〜Sswhをオンするようにリセットトリガ信号を与
えることにより、各ホールドコンデンサCH1〜CHhに
蓄えられた電荷は、GNDにショートされて一斉に消去
される事になる。この動作は、次のラインの発光信号
と、前のラインの発光信号が混ざり合わないようにする
ために重要な動作である。 なお、本実施例の発光素子
アレイの駆動回路は、LEDのみならず、発光素子アレ
イを輝度変調できる回路として流用でき、2次元的に構
成を行えば、発光素子アレイを使った表示パネルデバイ
スの輝度変調回路にも応用できる。
ンデンサCH1〜CHhに設けられたリセットスイッチ群
Ssw1〜Sswhをオンするようにリセットトリガ信号を与
えることにより、各ホールドコンデンサCH1〜CHhに
蓄えられた電荷は、GNDにショートされて一斉に消去
される事になる。この動作は、次のラインの発光信号
と、前のラインの発光信号が混ざり合わないようにする
ために重要な動作である。 なお、本実施例の発光素子
アレイの駆動回路は、LEDのみならず、発光素子アレ
イを輝度変調できる回路として流用でき、2次元的に構
成を行えば、発光素子アレイを使った表示パネルデバイ
スの輝度変調回路にも応用できる。
【0043】
【発明の効果】本発明は、上記の構成を備えることによ
り、時間変調法を採用した発光素子アレイの駆動回路の
記録速度低下をなくし、かつ輝度変調法を採用した駆動
回路のIC化を容易とする発光素子アレイの駆動回路を
提供することができた。
り、時間変調法を採用した発光素子アレイの駆動回路の
記録速度低下をなくし、かつ輝度変調法を採用した駆動
回路のIC化を容易とする発光素子アレイの駆動回路を
提供することができた。
【図1】本発明の発光素子アレイの駆動回路における一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図2】1セル単位のアナログデータ保持部の詳細回路
図である。
図である。
【図3】1セル単位の発光制御部の回路図である。
【図4】D/A変換器の動作を示すタイムチャートであ
る。
る。
【図5】アナログデータ直列転送部から発光制御回路部
までの動作を示すタイムチャートである。
までの動作を示すタイムチャートである。
【図6】時間変調法によるLEDアレイの駆動回路を示
すブロック図である。
すブロック図である。
10 D/A変換器 20 CCDアナログシフトレジスタ 30 シフトスイッチ群 40 リセットスイッチ群 50 ホールドコンデンサ群 60 バッファ群 70 発光制御回路
Claims (1)
- 【請求項1】 クロックに従って入力される画像信号の
大きさに対応した電荷を発生する電荷発生部と、当該電
荷発生部で発生した電荷を受け取ってクロックに従って
電荷を転送するCCDアナログシフトレジスタと、当該
CCDアナログシフトレジスタの各セルに1対で設けら
れた、電荷を蓄積して電圧に変換する電荷電圧変換部
と、前記CCDアナログシフトレジスタの各セルの電荷
をトリガ信号に従って前記電荷電圧変換部にシフト転送
するシフトゲート部と、前記各電荷電圧変換部に1対で
設けられ、リセット信号に従って前記蓄積された電荷を
消去するリセットゲート部と、前記各電荷電圧変換部に
1対で設けられ、電圧に応じて発光素子を駆動するドラ
イバ部を有し、当該ドライバ部に発光素子アレイの1素
子を対応して接続して、前記画像信号の大きさに応じた
複数の発光素子の光変調を行うようにしたことを特徴と
する発光素子アレイの駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17590795A JPH0924641A (ja) | 1995-07-12 | 1995-07-12 | 発光素子アレイの駆動回路 |
EP96111203A EP0753840A3 (en) | 1995-07-12 | 1996-07-11 | Control circuit for a row of electroluminescent elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17590795A JPH0924641A (ja) | 1995-07-12 | 1995-07-12 | 発光素子アレイの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0924641A true JPH0924641A (ja) | 1997-01-28 |
Family
ID=16004329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17590795A Pending JPH0924641A (ja) | 1995-07-12 | 1995-07-12 | 発光素子アレイの駆動回路 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0753840A3 (ja) |
JP (1) | JPH0924641A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982691B2 (en) | 2005-04-28 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Data driver, light emitting display device using the same, and method of driving the light emitting display device |
US8018444B2 (en) | 2005-10-25 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Data driving circuit, organic light emitting display device using the same, and driving method of organic light emitting display device |
CN112382241A (zh) * | 2020-11-10 | 2021-02-19 | 昆山龙腾光电股份有限公司 | 背光驱动电路、背光驱动控制方法及显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115695129B (zh) * | 2022-08-24 | 2024-03-26 | 电子科技大学 | 用于时间调制阵列的边带辐射抑制方法及天线*** |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2627617A1 (fr) * | 1988-02-19 | 1989-08-25 | Claude Leveille | Procede et dispositif de commande des sources lumineuses de panneaux graphiques |
JP2920914B2 (ja) * | 1988-05-12 | 1999-07-19 | ミノルタ株式会社 | 固体走査型素子の駆動回路 |
-
1995
- 1995-07-12 JP JP17590795A patent/JPH0924641A/ja active Pending
-
1996
- 1996-07-11 EP EP96111203A patent/EP0753840A3/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982691B2 (en) | 2005-04-28 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Data driver, light emitting display device using the same, and method of driving the light emitting display device |
US8018444B2 (en) | 2005-10-25 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Data driving circuit, organic light emitting display device using the same, and driving method of organic light emitting display device |
CN112382241A (zh) * | 2020-11-10 | 2021-02-19 | 昆山龙腾光电股份有限公司 | 背光驱动电路、背光驱动控制方法及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0753840A2 (en) | 1997-01-15 |
EP0753840A3 (en) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7336247B2 (en) | Image display device | |
US7633476B2 (en) | Display element drive unit, display device including the same, and display element drive method | |
US7778562B2 (en) | Exposure head controller, exposure head and image formation device | |
US7239567B2 (en) | Light emitting display and data driver there of | |
JP2002108284A (ja) | 有機el表示装置及びその駆動方法 | |
KR20030089404A (ko) | 화상 표시 장치 | |
US6806853B2 (en) | Driving circuit for active matrix organic light emiting diode | |
JP4304585B2 (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
JPH10508953A (ja) | Dac組込型アクチュエーテッドミラーアレイ用駆動回路 | |
RU2249858C2 (ru) | Система полноцветного светодиодного дисплея | |
KR100578843B1 (ko) | 표시 장치 및 그 구동 방법 | |
KR20040014308A (ko) | 발광 소자 패널의 구동 장치 및 구동 방법 | |
JPH10181079A (ja) | 画像記録装置 | |
JPH0924641A (ja) | 発光素子アレイの駆動回路 | |
KR102147402B1 (ko) | 화소 및 이를 포함하는 마이크로 표시장치 | |
KR102593829B1 (ko) | 표시 장치 | |
JP3280723B2 (ja) | 固体走査ヘッドの駆動装置 | |
JP2596531B2 (ja) | カラープリンタ | |
JP7490672B2 (ja) | Pwm信号を生成するための方法、およびpwm信号を生成するための回路 | |
KR102249440B1 (ko) | 디지털 감마 보정 표시장치 및 이의 구동 방법 | |
JPS63319167A (ja) | 発光素子アレイの駆動方法及び装置 | |
JP2920914B2 (ja) | 固体走査型素子の駆動回路 | |
JP2003127462A (ja) | 光書込みヘッドの光量補正方法 | |
Canals et al. | High-Speed 512x512 18 μm-Pitch Array CMOS Backplane for GaN-based Microdisplay | |
JPH05212903A (ja) | 発光装置 |