JPH06235475A - 電磁弁制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 シーケンス動作をＰＣ以外の機構で行い、効
率よくシステムを駆動するための制御機構を備えた電磁
弁制御装置を得る。 【構成】 ＰＣ１とシリアル伝送手段２で結ばれた通信
機構３と、出力機構６から出力された出力信号と、入力
機構７によって入力された入力信号を比較するための論
理演算器５とを備えた自己判定機構４を設けて構成す
る。ＰＣ１からの動作指令を自己判定機構４で管理され
る出力機構６によって電磁弁１１に出力する。電磁弁１
１が動作指令に従って動作したことを知らせるセンサ１
４、１５の出力信号が入力機構７に入力され、自己判定
機構４の論理演算器５により入・出力信号が比較され、
正常に動作したかを判定する。異常があった場合は、Ｐ
Ｃ１へエラー検出を知らせる。自己判定機構４が電磁弁
１１の動作の監視及び正常に動作したかの判定を行うの
でＰＣ１は動作指令の出力後は、エラー検出されない限
り他の仕事を続けることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラの指令により複数の電磁弁を制御する電磁弁制御
装置に関するものである。

【０００２】

【従来の技術】プログラマブルコントローラ（以下ＰＣ
と略称する）と電磁弁によりエアーシリンダ等の空圧制
御機器の制御を行う場合の一般的な制御方法を図６に示
した概念図を基に説明する。

【０００３】図６において、電磁弁１１によって駆動さ
れるエアーシリンダ１６にはピストン１７の位置検出用
の２つのセンサ１４、１５が取り付けてある。そして、
各センサ１４、１５の信号はセンサ入力線１４ａ及び１
５ａを介して、ＰＣ１のＩ／Ｏポート２０へ読み込まれ
るようになっている。ＰＣ１はＩ／Ｏポート２０から電
磁弁出力線１１ａを介して電磁弁１１に動作指令を出力
してからピストン１７がセンサ１４又はセンサ１５の位
置のどちらかに移動したことを知るために、センサ１
４、１５の入力信号を確認する。

【０００４】以上説明したように１つのエアーシリンダ
を制御するために電磁弁に対する出力線と、エアーシリ
ンダの動作状態を確認するのに必要なだけのセンサ入力
線をＰＣのＩ／Ｏポートに接続しなければならず、複数
の電磁弁を１つのＰＣで制御した場合、かなりの数の信
号線が必要となり、さらにＰＣから離れたところで電磁
弁を制御する場合、かなりの数の信号線を引き回すこと
になるので、配線工数や外観上問題があった。

【０００５】この問題点を解決する為に、特開平２−２
１２９０２号公報に記載されているような電磁弁制御装
置が提案されている。その概要を図７および図８に示し
た概念図を基に説明する。

【０００６】図７および図８において、１はＰＣ、２は
シリアル伝送ケーブルから成る信号伝送手段、９はパラ
レル−シリアル変換及び送信ユニット、１０はシリアル
−パラレル変換及び受信ユニット、１１は電磁弁、１２
はマニホールドである。また図８の８は電磁弁とマニホ
ールドの結合によって必然的に発生する空間であり、送
信ユニット９より受信ユニット１０までの配線は１本の
シリアル伝送ケーブル２で接続され、受信ユニット１０
を電磁弁１１とマニホールド１２を結合することによっ
て発生する空間８に配置し、電磁弁１１とコネクタ接続
する。

【０００７】上記のように構成した制御装置にあって
は、送受信間を１本のシリアル伝送ケーブルで接続し、
受信ユニット１０を電磁弁１１とマニホールド１２を結
合する事によって必然的に発生する空間に配置し、電磁
弁とコネクタ接続する事によって配線工数及び外観上優
れた省配線電磁弁制御装置が実現できる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、省配線にはなるが、ＰＣ１が電磁弁
１１に動作指令を出力してからピストン１７がセンサ１
４又はセンサ１５の位置のどちらかに移動したことを知
る為に、ＰＣ１はセンサ１４、１５の入力信号を確認す
る必要があった。その為必ず、メインプログラム中には
シーケンス動作としてシーケンスプログラムを組み込む
必要があった。

【０００９】また、ＰＣ１が動作指令である出力信号を
電磁弁１１に出力してから、動作指令に従って動作した
ことを知らせるセンサ１４、１５の入力信号が入ってく
るまでのシーケンス動作中は、ＰＣ１は待ち状態であ
り、他の仕事ができないので、その間無駄な時間を費や
すことになる。

【００１０】本発明は、上記従来技術の問題点に鑑みて
なされたものであり、その目的は、シーケンス動作をＰ
Ｃ以外の機構で行うことによって、効率よくシステムを
駆動するための制御機構を備えた電磁弁制御装置を提供
するものである。

【００１１】

【課題を解決するための手段】本発明に係る電磁弁制御
装置を図１の概念図に基づいて説明すると、ＰＣ１とシ
リアル伝送手段２で結ばれた通信機構３と、出力機構６
によって出力された出力信号と、入力機構７によって入
力された入力信号を比較するための論理演算器５とを備
えた自己判定機構４を設けて構成する。

【００１２】

【作用】上記構成によれば、ＰＣ１からの動作指令を自
己判定機構４により管理される出力機構６によって電磁
弁１１に出力する。すると、電磁弁１１が動作指令に従
って動作したことを知らせる各センサ１４、１５の出力
信号が入力機構７に入力され、自己判定機構４の論理演
算器５により動作指令である出力信号と入力信号が比較
され、正常に動作したかを判定するようになっている。
もし、異常があった場合は、ＰＣ１へエラー検出された
ことを知らせる。以上、自己判定機構４が電磁弁１１の
動作の監視及び正常に動作したかの判定を行ってくれる
のでＰＣ１は動作指令を出力したら、エラー検出されな
い限り他の仕事を続けることができる。エラー検出され
た場合はＰＣ１に割り込みを発生させ、そこで対処すれ
ば良い。

【００１３】

【実施例１】図２は、本実施例のブロック図であり、図
３はシリンダ１６内のピストン１７とＯＦＦセンサ１
４、ＯＮセンサ１５の位置関係を示し、表１に電磁弁の
出力状態に対するＯＦＦセンサ、ＯＮセンサの出力状態
のデータを示し、図４に自己判定機構４のプログラムの
フローチャートを示す。

【００１４】

【表１】

【００１５】図２において、自己判定機構４は論理演算
器５であるＣＰＵ５と、プログラムを内蔵したＲＯＭ２
６と、入出力状態を記憶するＲＡＭ２５と、Ｉ／Ｏイン
ターフェイスであるＰＩＯ２３と、タイマ２４を備えて
いる。また、電磁弁１１及びセンサ１４、１５は出力機
構６及び入力機構７であるフォトカプラ２７を通じてＰ
ＩＯ２３とつながっているが、電磁弁１１およびセンサ
１４、１５に供給される電源ＤＣ２４Ｖ系と自己判定機
構４や通信機構３に供給される電源ＤＣ５Ｖ系とはフォ
トカプラ２７を用いることで完全に分離されている。通
信に関しては、米国で提唱されているＬＡＮ用プロトコ
ルＩＣであるアークネット２２を用いてライントランシ
ーバ／レシーバ２１を受信、送信どちらかに切り換え、
ＲＳ４８５ケーブル２によりＰＣ１と通信を行う。

【００１６】上記のように構成した電磁弁制御装置にお
ける作用を説明すると、図３および表１において、電磁
弁１１がシリンダ１６をＯＮする方向（電磁弁１１の出
力状態が「１」の場合）に動作すると、シリンダ１６内
のピストン１７は図示しないエアーチューブを通して空
圧によりＯＦＦセンサ１４の位置からＯＮセンサ１５の
位置へ移動する。それに従いロッド１８もＯＦＦ位置１
４ｂからＯＮ位置１５ｂへ移動し、負荷を駆動させる動
きをする。この時、制御機構４には表１の「ａ」欄のよ
うな各センサ１４、１５の出力データが返ってくる。逆
に、電磁弁１１がシリンダ１６をＯＦＦする方向（電磁
弁１１の出力状態が「０」の場合）に動作すると、シリ
ンダ１６内のピストン１７は空圧によりＯＮセンサ１５
の位置からＯＦＦセンサ１４の位置位置へ移動し、自己
判定機構４には表１の「ｂ」欄のような各センサ１４、
１５の出力データが返ってくる。

【００１７】そして先ほど、電磁弁１１に出力した出力
信号と返ってきた各センサ１４、１５の入力信号が合っ
ているか自己判定機構４のＣＰＵ５にて比較する。次に
上記の比較動作の詳細を図４のフローチャートを用いて
以下に説明する。

【００１８】図４において、アークネット２２はＲＳ４
８５ケーブル２およびライントランシーバ／レシーバ２
１を介してＰＣ１からの送信データの有無を常に監視し
ている。送信データを認知した場合、直ちに送信データ
を受信し、シリアル−パラレルデータ変換して、ＣＰＵ
５に転送する。そして、ＣＰＵ５は転送されたデータに
基づき、ＰＩＯ２３に対して該当電磁弁への出力指令を
送る。同時にＣＰＵ５はタイムアウト時間をタイマにセ
ットする。次に出力指令によって駆動した電磁弁１１に
対応した各センサ１４、１５の出力信号がタイムアウト
時間内にＰＩＯ２３に入力されたかＣＰＵ５が確認す
る。ＰＩＯ２３への入力信号があった場合、動作完了を
ＰＣ１に送信するために動作完了データをパラレル−シ
リアルデータ変換し、ＰＣ１へ送信する。

【００１９】しかし、タイムアウト時間を過ぎても入力
信号が無い場合は、エアー切れやセンサの破壊などの異
常発生としてエラー判定データをパラレル−シリアルデ
ータ変換し、ＰＣ１へ送信する。その後、またアークネ
ット２２はＰＣ１からの送信データの有無を監視する
が、ＰＣ１からの送信データが無い場合はＣＰＵ５は電
磁弁やシリンダが正常に動作しているか状態を監視す
る。もし、状態に変化があった場合は、やはり異常発生
としてエラー判定データをＰＣ１へ送信する。

【００２０】以上説明した本実施例の電磁弁制御装置に
おいては、自己判定機構４のみで電磁弁１１やシリンダ
１６の動作完了の確認やエラー検出ができ、エラー検出
された場合は、割り込みでＰＣ１へ知らせればよいの
で、ＰＣ１の負荷が削減できる効果がある。また電磁弁
構成には、使用電磁弁の数やシングルソレノイド、ダブ
ルソレノイド等の種類の違いなどがあるが充分に対応可
能である。またシリアル通信であるため省配線でもあ
る。

【００２１】

【実施例２】図５は、本実施例の電磁弁制御装置であ
り、特に実施例１における自己判定機構４の部分の変形
例である。自己判定機構４は、ＰＣ１からの動作指令を
保持する出力データ保持器２９であるラッチ回路と前記
の出力データと入力データをある条件下で比較し正常に
動作したか判定する比較器３０、と前記の条件を簡単に
設定・変更できる条件設定器３１であるディップスイッ
チを備えている。また、出力データ保持器２９はフォト
カプラ２７を通じて電磁弁１１と接続されており、さら
に比較器３０とも接続されている。比較器３０はフォト
カプラ２７を通じてセンサ１４、１５と接続されてい
る。通信に関しては、アークネット２２を介してＲＳ２
３２ＣによりＰＣ１と通信を行う。

【００２２】上記のように構成した電磁弁制御装置にお
ける作用を説明する。なお、自己判定機構４以外の作用
は前述の実施例１と同様であるのでこれらの説明は省略
する。すなわち、ＰＣ１からの動作指令をアークネット
２２によりシリアル−パラレル変換し、出力保持器２９
に出力する。出力保持器２９は動作指令である出力デー
タをラッチして比較器３０に出力データを残す。と共に
電磁弁１１に電磁弁出力線１１ａを介して出力データを
出力する。電磁弁１１が動作指令に従って動作すると、
センサ１４、１５からの出力信号がセンサ入力線１４
ａ、１５ａを介して比較器３０へ入力される。

【００２３】比較器３０は条件設定器３１から条件を読
みだし、その条件下で比較器３０に残されていた出力デ
ータとセンサ１４、１５の出力信号を比較する。もし条
件に合っていれば正常動作ということでＰＣ１からの次
の動作指令を待つ。合っていなければエラー検出として
エラー判定データをアークネット２２によりパラレル−
シリアル変換してＰＣ１へ送信する。

【００２４】以上説明した本実施例の電磁弁制御装置に
おいては、制御機構４の構成を比較的簡単な回路構成で
実現できるので安価である。また、条件設定器３１をデ
ィップスイッチにした場合ハードのみで実現できるの
で、ソフト開発の工数が不要となる効果がある。

【００２５】

【発明の効果】本発明の電磁弁制御装置においては、Ｐ
Ｃ１が動作指令を電磁弁に出力してくれるから、後のシ
ーケンス動作は自己判定機構が担ってくれるので、ＰＣ
１は他の仕事を続けることが可能となり、効率良くシス
テムを駆動することができる効果がある。

【図面の簡単な説明】

【図１】本発明の電磁弁制御装置の概念図である。

【図２】本発明の実施例１における電磁弁制御装置の自
己判定機構のブロック図である。

【図３】同実施例１におけるシリンダの各センサの位置
とピストンの動きを示した図である。

【図４】同実施例１における電磁弁のエラー検出用プロ
グラムのフローチャートである。

【図５】本発明の実施例２における電磁弁制御装置の自
己判定機構のブロック図である。

【図６】従来の空圧制御機器の一般的な制御方法の概念
図である。

【図７】従来の制御装置の斜視図である。

【図８】従来の制御装置の概念図である。

【符号の説明】

１ プログラマブルコントローラ（ＰＣ） ２ シリアル伝送手段 ３ 通信機構 ４ 自己判定機構 ５ 論理演算機構 ６ 出力機構 ７ 入力機構

フロントページの続き (72)発明者 荒井 研一 東京都渋谷区幡ヶ谷２丁目43番２号 オリ ンパス光学工業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラにより制御
   される電磁弁制御装置において、前記電磁弁制御装置が
   理論演算器を核とする自己判定機構と、前記自己判定機
   構により管理される出力機構及び、入力機構と、プログ
   ラマブルコントローラとの間でシリアル伝送手段により
   データ授受を行う通信機構を備えたことを特徴とする電
   磁弁制御装置。