JP2677331B2 - フレーム同期保護回路 - Google Patents

フレーム同期保護回路

Info

Publication number
JP2677331B2
JP2677331B2 JP4123943A JP12394392A JP2677331B2 JP 2677331 B2 JP2677331 B2 JP 2677331B2 JP 4123943 A JP4123943 A JP 4123943A JP 12394392 A JP12394392 A JP 12394392A JP 2677331 B2 JP2677331 B2 JP 2677331B2
Authority
JP
Japan
Prior art keywords
frame
phase
counter
synchronization
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4123943A
Other languages
English (en)
Other versions
JPH05327687A (ja
Inventor
準基 三鬼
文雄 真野
賢治 岡田
清美 雲崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4123943A priority Critical patent/JP2677331B2/ja
Publication of JPH05327687A publication Critical patent/JPH05327687A/ja
Application granted granted Critical
Publication of JP2677331B2 publication Critical patent/JP2677331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、周期的にデータを送受
信する装置において、受信フレームの同期保護をとるフ
レーム同期保護回路に関する。
【0002】
【従来の技術】周期的にデータを送受信する装置では、
ビット誤りその他の原因によってフレームワードを検出
できずに同期外れとなることがある。一旦同期外れとな
ると、再度フレームワードが見つかってフレーム同期が
確立されるまで、その間のバースト情報はすべて失われ
ることになるので、フレームワードが検出できなくても
直ちに同期外れとならないようにフレーム同期保護回路
が設けられている。
【0003】図3は、従来のフレーム同期保護回路の構
成例を示すブロック図である。図において、シフトレジ
スタ31と比較器32から構成されるフレームワード検
出回路30は、受信信号とフレームワードデータとを比
較して一致・不一致の検出を行う。その一致出力は、O
Kカウンタ33に入力されてフレームワードの検出回数
が計数される。不一致出力は、NGカウンタ34に入力
されてフレームワードを検出できなかった回数が計数さ
れる。OKカウンタ33およびNGカウンタ34は、計
数値が所定値に達するとそれぞれリセット信号を出力
し、オアゲート35を介してOKカウンタ33およびN
Gカウンタ34のリセット端子に入力する。したがっ
て、OKカウンタ33またはNGカウンタ34の少なく
とも一方が所定値に達したときに、両カウンタはともに
リセットされる。また、NGカウンタ34のリセット信
号は、同期・非同期のモード設定を行うフリップフロッ
プ36のリセット端子Rに入力される。
【0004】m進フレームカウンタ37のキャリー出力
FKは、フレーム信号として出力されるとともに、OK
カウンタ33およびNGカウンタ34のクロック端子に
入力される(mはフレーム周期)。したがって、OKカ
ウンタ33およびNGカウンタ34は、本来のフレーム
位置におけるフレームワードの検出数および非検出数を
計数することになる。比較器32の一致出力と、インバ
ータ38を介して反転されるフリップフロップ35の出
力はアンドゲート39に入力され、その論理積出力がm
進フレームカウンタ37のリセット端子に接続されると
ともに、フリップフロップ36のセット端子Sに接続さ
れる。
【0005】したがって、フリップフロップ36がリセ
ット状態(同期外れ時)にあってその出力が「0」のと
きは、比較器32の一致出力がm進フレームカウンタ3
7の同期リセット信号として用いられてフレーム同期が
とられる。また、このリセット信号は、フリップフロッ
プ36の同期セット信号としても用いられ、以後フレー
ム同期状態となり、NGカウンタ34がリセット信号を
出力するまでm進フレームカウンタ37はフレーム周期
mに同期したフレーム信号を出力する。
【0006】なお、シフトレジスタ31およびm進フレ
ームカウンタ37は、システムから供給される基本クロ
ックで動作する。このような構成により、NGカウンタ
34の計数値が所定値(同期保護段数)に達したとき
は、同期が外れたものとみなして他の位置でビットごと
にフレームワードの探索を行う。そこでフレームワード
を発見すると、m進フレームカウンタ37をリセットす
るとともに、フリップフロップ36をセットして同期を
取り直す。すなわち、従来のフレーム同期保護回路は、
本来の位置でフレームワード不一致を所定回数検出する
と、他の位置でフレームワードを探し始める構成となっ
ていた。
【0007】
【発明が解決しようとする課題】ところで、システムの
基本クロックが受信信号の位相に追随するのではなく、
加入者系の局側装置のように別システムから供給されて
いる場合には、受信信号をそのクロックの位相でラッチ
しなおす必要がある。しかし、受信信号は伝送路の温度
変化による遅延変動(ワンダ)のために位相が変化し、
高速信号ではビット単位の位相ジャンプが生じることが
ある。このような温度変化は、1日あるいは1年という
長い周期で発生しており、従来のフレーム同期保護回路
では同期保護段数をはるかに越えるので、同期外れの繰
り返しが避けられなかった。
【0008】また、伝送路の保守や運用のために、通信
中に伝送路を切り替える場合があるが、切り替え前後の
伝送路の長さの違いによる遅延量が異なるので、フレー
ム位相がずれてしまう。特に、時分割方向制御伝送方式
のようにデータを送っていない期間が存在する場合に、
この期間を利用して伝送路切り替えを行うときは、従来
のフレーム同期保護回路ではその都度同期外れとなり、
多くのデータを失うことになっていた。
【0009】本発明は、同期保護段数を多くすることな
く、受信フレーム位相の変化に追随して同期状態を維持
することができるフレーム同期保護回路を提供すること
を目的とする。
【0010】
【課題を解決するための手段】本発明は、フレーム同期
状態にあるときに、フレームワードがフレーム位相で所
定回数検出されなかったときに同期外れとみなして他の
位相でフレームワードを探索し、その検出位相にフレー
ム信号の位相を合わせてフレーム同期をとるフレーム同
期保護回路において、フレーム同期状態にある時に、所
定のフレーム位相に対してフレームワードの±n(nは
1以上の整数)ビット以下の位相ずれを検出する手段
と、±nビット以下の位相ずれが検出されたときに、そ
の位相ずれの量に合わせてフレーム信号の位相を変更す
る手段とを備える。
【0011】
【作用】本発明は、同期状態におけるフレームワードの
検出範囲を本来の位置から±nビットの位置まで拡大
し、その範囲でフレームワードが検出されたならば、そ
の位相を引き込んで受信フレーム位相の微調整を行うこ
とにより、そのまま同期状態を維持することができる。
すなわち、±nビット以下の位相変動であれば受信フレ
ーム位相を適応させることにより、同期外れを回避する
ことができる。
【0012】なお、±nビット以内にフレームワードが
検出できないフレームが所定回数受信された場合には同
期外れと見なすことにより、±(n+1)ビット以上の
範囲でフレームワードの探索を開始することができる。
【0013】
【実施例】図1は、本発明のフレーム同期保護回路の実
施例構成を示すブロック図である。
【0014】図において、シフトレジスタ31および比
較器32で構成されるフレームワード検出回路30、O
Kカウンタ33、NGカウンタ34、オアゲート35、
フリップフロップ36、m進フレームカウンタ37、イ
ンバータ38およびアンドゲート39は、図3に示す従
来構成と同様の配置である。
【0015】本発明の特徴とするところは、本実施例で
は、m進フレームカウンタ37の値が(m−n−1)以
上(n−1)以下であるときに「1」を出力する比較器
11と、比較器11の出力,フリップフロップ36の出
力および比較器32の一致出力の論理積をとるアンドゲ
ート12と、アンドゲート12,39の各出力の論理和
をとってm進フレームカウンタ37のリセット端子に入
力するオアゲート13とを備えた構成にある。
【0016】ここで、フリップフロップ36の出力が
「0」のとき(同期外れ時)は、アンドゲート39を介
して、比較器32の一致出力がm進フレームカウンタ3
7の同期リセット信号として用いられ、またフリップフ
ロップ36の同期セット信号として用いられてフレーム
同期がとられる。
【0017】一方、フリップフロップ36の出力が
「1」のとき(同期時)は、アンドゲート12を介し
て、比較器32の一致出力と比較器11の出力の論理積
が、m進フレームカウンタ37の同期リセット信号とし
て用いられる。
【0018】同期状態では、フリップフロップ36の出
力は「1」であり、このときm進フレームカウンタ37
の値が(m−n−1),(m−n),…,(m−1),
0,1,…,(n−1)である期間に、比較器32の一
致出力が「1」になると、m進フレームカウンタ37は
その位置でリセットされる。すなわち、フレーム信号の
位相は、同期中であっても従来構成と違って受信フレー
ム位相に追随して微調整される。
【0019】したがって、徐々に受信フレーム位相がシ
フトしていく状況でも、±nビット以下の位相変動であ
れば、フレームワードの検出位置にフレーム位相を合わ
せるようにm進フレームカウンタ37がリセットされ、
NGカウンタ34のカウントアップが禁止されるので、
同期保護段数にかかわらず同期状態を維持するすること
ができる。
【0020】しかし、この±nビット以内にフレームワ
ードが検出できなかったフレームが所定回数続いた場合
には、NGカウンタ34の出力によってフリップフロッ
プ36がリセットされるので、従来と同様に他の期間で
のビットごとのフレームワード探索を開始する。
【0021】ここで、以上説明した本発明回路の状態遷
移の様子を図2に示す。このように、本発明のフレーム
同期保護回路は、受信信号に±nビット以内の位相ジャ
ンプが生じても、その受信フレーム位相にその都度同期
をとり、フレーム位相を変更することができる。
【0022】
【発明の効果】以上説明したように本発明は、±ビット
以下の位相ずれに対してフレーム信号の位相を調整し、
同期状態を維持させることができる。したがって、温度
変動等に起因して受信信号の位相ジャンプが存在する場
合でも、±nビット以下の位相ずれであれば自動的に吸
収して同期外れを回避することができるので、誤りを最
小限に抑えることができる。特に、時分割方向制御伝送
方式のようにデータの送信停止期間が存在する場合に
も、同期保護段数にかかわらず同期状態を保持すること
が可能となり、その効果は極めて大きい。
【図面の簡単な説明】
【図1】本発明のフレーム同期保護回路の実施例構成を
示すブロック図。
【図2】本発明回路の状態遷移の様子を示す図。
【図3】従来のフレーム同期保護回路の構成例を示すブ
ロック図。
【符号の説明】
11 比較器 12 アンドゲート 13 オアゲート 30 フレームワード検出回路 31 シフトレジスタ 32 比較器 33 OKカウンタ 34 NGカウンタ 35 オアゲート 36 フリップフロップ 37 m進フレームカウンタ 38 インバータ 39 アンドゲート

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 フレーム同期状態にあるときに、フレー
    ムワードが所定のフレーム位相で所定回数検出されなか
    ったときに同期外れとみなして他の位相でフレームワー
    ドを探索し、その検出位相にフレーム信号の位相を合わ
    せてフレーム同期をとるフレーム同期保護回路におい
    て、前記フレーム同期状態にある時に、前記所定のフレーム
    位相に対して前記フレームワードの±n(nは1以上の
    整数)ビット以下の位相ずれを検出する手段と、 前記±nビット以下の位相ずれが検出されたときに、そ
    の位相ずれの量に合わせて前記フレーム信号の位相を変
    更する手段と を備えたことを特徴とするフレーム同期保
    護回路。
JP4123943A 1992-05-15 1992-05-15 フレーム同期保護回路 Expired - Lifetime JP2677331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4123943A JP2677331B2 (ja) 1992-05-15 1992-05-15 フレーム同期保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4123943A JP2677331B2 (ja) 1992-05-15 1992-05-15 フレーム同期保護回路

Publications (2)

Publication Number Publication Date
JPH05327687A JPH05327687A (ja) 1993-12-10
JP2677331B2 true JP2677331B2 (ja) 1997-11-17

Family

ID=14873193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123943A Expired - Lifetime JP2677331B2 (ja) 1992-05-15 1992-05-15 フレーム同期保護回路

Country Status (1)

Country Link
JP (1) JP2677331B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370948B1 (ko) * 1998-06-02 2003-04-21 삼성전자 주식회사 동기식디지털계위전송장치에서프레밍처리장치
JP4525284B2 (ja) * 2004-10-12 2010-08-18 ソニー株式会社 無線受信機

Also Published As

Publication number Publication date
JPH05327687A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
EP1262022B1 (en) Method and circuit for transmitting data between pseudo-synchronized channels
JPH06102964A (ja) 情報処理システム
US6968027B2 (en) Digital PLL device and digital PBX using the same
US5237318A (en) Dynamic switching arrangement for error masking in a system for doubling the digital channel
US8295423B2 (en) System and method for clockless data recovery
JP2861932B2 (ja) バーストフレーム位相同期回路
JPH0771060B2 (ja) フレーム同期保護回路
US5321727A (en) Signal phasing arrangement in a system for doubling the digital channel
JP2677331B2 (ja) フレーム同期保護回路
JP2917522B2 (ja) クロック同期方法および回路
US5502751A (en) Digital phase locked loop
US6058151A (en) Digital phase shift phase-locked loop for data and clock recovery
JPH0614640B2 (ja) フレ−ム同期回路
GB2240241A (en) Data transmission systems
JP2785755B2 (ja) ヒットレス切替装置
JP3030783B2 (ja) 受信データ同期回路
JPH0458631A (ja) フレーム位相合わせ方式
JP2713009B2 (ja) 遅延時間差吸収装置
JP2908104B2 (ja) 位相同期はずれ状態検出回路
JPH0834457B2 (ja) 同期式伝送システムの受信カウンタ位相同期回路
JPS60254939A (ja) 位相整列回路
JPH0983354A (ja) Dpll回路
JPS58107752A (ja) 位相設定方式
JPH04357730A (ja) シリアル伝送の同期化装置
JPS5937752A (ja) フレ−ム同期方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 15

EXPY Cancellation because of completion of term