JPH06217527A - 高効率ｎチャネルチャージポンプ - Google Patents
高効率ｎチャネルチャージポンプInfo
- Publication number
- JPH06217527A JPH06217527A JP24925493A JP24925493A JPH06217527A JP H06217527 A JPH06217527 A JP H06217527A JP 24925493 A JP24925493 A JP 24925493A JP 24925493 A JP24925493 A JP 24925493A JP H06217527 A JPH06217527 A JP H06217527A
- Authority
- JP
- Japan
- Prior art keywords
- node
- coupled
- electrode
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 低くかつ広い電圧範囲で使用するための高効
率チャージポンプを提供する。 【構成】 チャージポンプは主チャージポンプおよび副
チャージポンプを含み、この副チャージポンプを使用し
て、主チャージポンプが示すＶtN降下を解消する。副チ
ャージポンプにより、主チャージポンプは、40％近い効
率を維持しながらも、２ＶＣＣの理論上の最高値までポ
ンピングすることができる。
率チャージポンプを提供する。 【構成】 チャージポンプは主チャージポンプおよび副
チャージポンプを含み、この副チャージポンプを使用し
て、主チャージポンプが示すＶtN降下を解消する。副チ
ャージポンプにより、主チャージポンプは、40％近い効
率を維持しながらも、２ＶＣＣの理論上の最高値までポ
ンピングすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に使用するた
めのチャージポンプに関し、より詳細には、２ＶＣＣの
電圧を得ることができる２個のチャージポンプを含む高
効率チャージポンプに関する。
めのチャージポンプに関し、より詳細には、２ＶＣＣの
電圧を得ることができる２個のチャージポンプを含む高
効率チャージポンプに関する。
【０００２】
【従来の技術】いくつかのＣＭＯＳまたはＭＯＳ製品
は、プログラミングなどのアプリケーションまたは速度
の向上のためにチャージポンプ回路を必要とする。チャ
ージポンプ回路は、例えば基板バイアス発生装置におい
て使用されてきた。チャージポンプが使用されることが
ある製品の他の例には、ＥＥＰＲＯＭ、ＤＲＡＭおよび
ＳＲＡＭがある。
は、プログラミングなどのアプリケーションまたは速度
の向上のためにチャージポンプ回路を必要とする。チャ
ージポンプ回路は、例えば基板バイアス発生装置におい
て使用されてきた。チャージポンプが使用されることが
ある製品の他の例には、ＥＥＰＲＯＭ、ＤＲＡＭおよび
ＳＲＡＭがある。
【０００３】従来技術の単段チャージポンプは、まず、
種々の従来技術のチャージポンプおよびそれらの欠点を
検討することにより、理解することができる。図３は、
単段ｎチャネルトランジスタの従来技術のチャージポン
プを示す。これは、一つのポンピング段しか使用しない
ため、単段ポンプである。この単一段は、ＶＣＣによっ
てトランジスタ62を介して充電され、容量性負荷85に電
荷を供給するコンデンサ64によって画定されている。図
３においては、チャージポンプ65は作動電圧ＶＣＣおよ
びいくつかのクロックパルスＣＰ１、ＣＰ２およびＣＰ
３を受ける。チャージポンプはこれらを種々の方法で利
用して中央の内部回路ノード60に影響を加え、また、こ
の図ではＶＣＣＰとして示す、ＶＣＣよりも高い電圧で
あると理解することができる出力を発生する。
種々の従来技術のチャージポンプおよびそれらの欠点を
検討することにより、理解することができる。図３は、
単段ｎチャネルトランジスタの従来技術のチャージポン
プを示す。これは、一つのポンピング段しか使用しない
ため、単段ポンプである。この単一段は、ＶＣＣによっ
てトランジスタ62を介して充電され、容量性負荷85に電
荷を供給するコンデンサ64によって画定されている。図
３においては、チャージポンプ65は作動電圧ＶＣＣおよ
びいくつかのクロックパルスＣＰ１、ＣＰ２およびＣＰ
３を受ける。チャージポンプはこれらを種々の方法で利
用して中央の内部回路ノード60に影響を加え、また、こ
の図ではＶＣＣＰとして示す、ＶＣＣよりも高い電圧で
あると理解することができる出力を発生する。
【０００４】簡潔に述べるならば、第１のノード60は、
トランジスタ62によって選択的にＶＣＣに結合され、ま
た、トランジスタ70によって選択的に出力ノード72に結
合される。ノード60は、第１のコンデンサ64の一方の側
に結合している。クロック入力
トランジスタ62によって選択的にＶＣＣに結合され、ま
た、トランジスタ70によって選択的に出力ノード72に結
合される。ノード60は、第１のコンデンサ64の一方の側
に結合している。クロック入力
【外１】 がインバータ66に印加され、このインバータは、その出
力ノード68がコンデンサ64のもう一方の側に結合してい
る。トランジスタ62はゲート電極を有し、このゲート電
極は、トランジスタ74によって選択的にＶＣＣに結合さ
れ、このトランジスタは、そのソース電極が第２のノー
ド76に結合している。ノード76は、トランジスタ62のゲ
ート電極および第２のコンデンサ78の両方に結合してい
る。さらなるトランジスタ80は、そのゲート電極がノー
ド76に結合し、そのドレインがＶＣＣに結合し、そのソ
ースが第３のノード82において第３のコンデンサ84に結
合している。ノード82はトランジスタ70のゲート電極に
結合している。最後に、容量性負荷85がグランド（ＶＳ
Ｓ）と出力ノード72との間に結合している。
力ノード68がコンデンサ64のもう一方の側に結合してい
る。トランジスタ62はゲート電極を有し、このゲート電
極は、トランジスタ74によって選択的にＶＣＣに結合さ
れ、このトランジスタは、そのソース電極が第２のノー
ド76に結合している。ノード76は、トランジスタ62のゲ
ート電極および第２のコンデンサ78の両方に結合してい
る。さらなるトランジスタ80は、そのゲート電極がノー
ド76に結合し、そのドレインがＶＣＣに結合し、そのソ
ースが第３のノード82において第３のコンデンサ84に結
合している。ノード82はトランジスタ70のゲート電極に
結合している。最後に、容量性負荷85がグランド（ＶＳ
Ｓ）と出力ノード72との間に結合している。
【０００５】作動においては、図４の（ａ）〜（ｃ）に
示すように、クロックパルスＣＰ１、ＣＰ２およびＣＰ
３は０ＶとＶＣＣとの間で変動することが理解されよ
う。クロックパルス
示すように、クロックパルスＣＰ１、ＣＰ２およびＣＰ
３は０ＶとＶＣＣとの間で変動することが理解されよ
う。クロックパルス
【外２】 は、クロックパルスＣＰ１を反転させたものである。ク
ロックパルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間
Ｔ１〜Ｔ６は他の図のものとは同じでないことが理解さ
れよう。クロックパルスＣＰ２およびＣＰ３は、オーバ
ーラップしない活動状態の高クロックである。図４の
（ａ）の時間Ｔ１よりも前では、クロックパルスＣＰ２
は活動状態（高）であって、図３に示すトランジスタ62
のソース−ドレイン経路を介してノード60をＶＣＣに結
合する。コンデンサ64がトランジスタ62のソース−ドレ
イン経路を介してＶＣＣまで充電される（以下に説明す
る）。ノード60が電圧ＶＣＣを得る。その間、さらに時
間Ｔ１よりも前に、インバータ66によってクロックパル
スＣＰ１がノード68に供給され、不活動状態（低）にあ
る。不活動状態のクロックパルスＣＰ１がノード68に０
Ｖの電圧を持たせる。したがって、コンデンサ64はＶＣ
Ｃまで帯電し、コンデンサ64をはさんでノード60（ＶＣ
Ｃ）からノード68（０Ｖ）までＶＣＣ分の電圧降下が生
じる。
ロックパルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間
Ｔ１〜Ｔ６は他の図のものとは同じでないことが理解さ
れよう。クロックパルスＣＰ２およびＣＰ３は、オーバ
ーラップしない活動状態の高クロックである。図４の
（ａ）の時間Ｔ１よりも前では、クロックパルスＣＰ２
は活動状態（高）であって、図３に示すトランジスタ62
のソース−ドレイン経路を介してノード60をＶＣＣに結
合する。コンデンサ64がトランジスタ62のソース−ドレ
イン経路を介してＶＣＣまで充電される（以下に説明す
る）。ノード60が電圧ＶＣＣを得る。その間、さらに時
間Ｔ１よりも前に、インバータ66によってクロックパル
スＣＰ１がノード68に供給され、不活動状態（低）にあ
る。不活動状態のクロックパルスＣＰ１がノード68に０
Ｖの電圧を持たせる。したがって、コンデンサ64はＶＣ
Ｃまで帯電し、コンデンサ64をはさんでノード60（ＶＣ
Ｃ）からノード68（０Ｖ）までＶＣＣ分の電圧降下が生
じる。
【０００６】図４の（ａ）および（ｃ）において、時間
Ｔ１では、クロックパルスＣＰ２は不活動状態（低）に
遷移する。トランジスタ62および80がオフになる。時間
Ｔ２では、クロックパルスＣＰ１は活動状態（高）に遷
移する。そして、ノード68はインバータ66の外部電源接
続を介してＶＣＣにクランプされる。ノード68がＶＣＣ
の電圧を有し、コンデンサ64がＶＣＣ分の電圧降下を有
すると、クロックパルスＣＰ１が活動状態（高）になる
とき、ノード60は理論上の最高値２ＶＣＣまで駆動され
る。ノード60の理論上の最高電圧は、コンデンサ64のキ
ャパシタンスおよびノード60に結合した他のすべての寄
生キャパシタンスの関数である。コンデンサ64のキャパ
シタンスをノード60に結合した他のすべての寄生キャパ
シタンスよりも大きくすることにより、ノード60は２Ｖ
ＣＣに近づく。寄生キャパシタンスはトランジスタ62お
よび70によって生じる。
Ｔ１では、クロックパルスＣＰ２は不活動状態（低）に
遷移する。トランジスタ62および80がオフになる。時間
Ｔ２では、クロックパルスＣＰ１は活動状態（高）に遷
移する。そして、ノード68はインバータ66の外部電源接
続を介してＶＣＣにクランプされる。ノード68がＶＣＣ
の電圧を有し、コンデンサ64がＶＣＣ分の電圧降下を有
すると、クロックパルスＣＰ１が活動状態（高）になる
とき、ノード60は理論上の最高値２ＶＣＣまで駆動され
る。ノード60の理論上の最高電圧は、コンデンサ64のキ
ャパシタンスおよびノード60に結合した他のすべての寄
生キャパシタンスの関数である。コンデンサ64のキャパ
シタンスをノード60に結合した他のすべての寄生キャパ
シタンスよりも大きくすることにより、ノード60は２Ｖ
ＣＣに近づく。寄生キャパシタンスはトランジスタ62お
よび70によって生じる。
【０００７】時間Ｔ３では、クロックパルスＣＰ３が活
動状態（高）に遷移する。コンデンサ84のキャパシタン
スがトランジスタ70のゲートのキャパシタンスおよびそ
のノードの他のすべての寄生キャパシタンスよりもはる
かに大きい限り、活動状態のクロックパルスＣＰ３はノ
ード82（図３）の電圧を理論上の最高値２ＶＣＣに高め
る。これが、容量性負荷85を有するノード72を、トラン
ジスタ70のソース−ドレイン経路を介して、ノード60に
結合する。ノード72は初め電圧ＶＣＣＰ（ＶＣＣＰ≦２
ＶＣＣ）を有し、トランジスタ70のソース−ドレイン経
路を介してコンデンサ64からノード60を経由して帯電す
る。ノード60から容量性負荷85にポンピングされた電荷
は、ノード72の電圧を高め、理論上はコンデンサ64の電
圧を同じ量だけ、すなわち電圧ΔＶだけ下げる。このよ
うに、ノード60の電圧は、２ＶＣＣ−ΔＶの理論上の電
圧に低下している。
動状態（高）に遷移する。コンデンサ84のキャパシタン
スがトランジスタ70のゲートのキャパシタンスおよびそ
のノードの他のすべての寄生キャパシタンスよりもはる
かに大きい限り、活動状態のクロックパルスＣＰ３はノ
ード82（図３）の電圧を理論上の最高値２ＶＣＣに高め
る。これが、容量性負荷85を有するノード72を、トラン
ジスタ70のソース−ドレイン経路を介して、ノード60に
結合する。ノード72は初め電圧ＶＣＣＰ（ＶＣＣＰ≦２
ＶＣＣ）を有し、トランジスタ70のソース−ドレイン経
路を介してコンデンサ64からノード60を経由して帯電す
る。ノード60から容量性負荷85にポンピングされた電荷
は、ノード72の電圧を高め、理論上はコンデンサ64の電
圧を同じ量だけ、すなわち電圧ΔＶだけ下げる。このよ
うに、ノード60の電圧は、２ＶＣＣ−ΔＶの理論上の電
圧に低下している。
【０００８】図４の（ｂ）および（ｃ）の時間Ｔ４の前
に、クロックパルスＣＰ１およびＣＰ３は不活動状態
（低）に遷移する。クロックパルスＣＰ３が不活動状態
に遷移したのち、トランジスタ70（図３）がオフにな
り、ノード60とノード72とを離す。クロックパルスＣＰ
１が不活動状態（低）に遷移したのち、ノード68は電圧
ＶＣＣから電圧ＶＳＳ（０Ｖ）に遷移する。ＶＳＳはイ
ンバータ66のグランド接続を介して供給される。ノード
68の電圧がＶＳＳになったのち、コンデンサ64をはさん
での電圧降下（ＶＣＣ−ΔＶ）を維持するために、ノー
ド60は、ノード68に生じたものと同じ電圧変化分（ＶＣ
Ｃ）だけ低下しなければならない。ノード68が高かった
とき、ノード60は２ＶＣＣ−ΔＶの電圧を有していた。
クロックパルスＣＰ１が不活動状態（低）に遷移したの
ち、ノード60の新たな電圧は（２ＶＣＣ−ΔＶ）−ＶＣ
Ｃ、すなわちＶＣＣ−ΔＶになる。
に、クロックパルスＣＰ１およびＣＰ３は不活動状態
（低）に遷移する。クロックパルスＣＰ３が不活動状態
に遷移したのち、トランジスタ70（図３）がオフにな
り、ノード60とノード72とを離す。クロックパルスＣＰ
１が不活動状態（低）に遷移したのち、ノード68は電圧
ＶＣＣから電圧ＶＳＳ（０Ｖ）に遷移する。ＶＳＳはイ
ンバータ66のグランド接続を介して供給される。ノード
68の電圧がＶＳＳになったのち、コンデンサ64をはさん
での電圧降下（ＶＣＣ−ΔＶ）を維持するために、ノー
ド60は、ノード68に生じたものと同じ電圧変化分（ＶＣ
Ｃ）だけ低下しなければならない。ノード68が高かった
とき、ノード60は２ＶＣＣ−ΔＶの電圧を有していた。
クロックパルスＣＰ１が不活動状態（低）に遷移したの
ち、ノード60の新たな電圧は（２ＶＣＣ−ΔＶ）−ＶＣ
Ｃ、すなわちＶＣＣ−ΔＶになる。
【０００９】時間Ｔ４（図４の（ａ））では、クロック
パルスＣＰ２は活動状態（高）に遷移し、これがトラン
ジスタ62をオンにする。そして、ノード60がトランジス
タ62のソース−ドレイン経路を介してＶＣＣにクランプ
される。ＶＣＣ−ΔＶ＜ＶＣＣであるため、コンデンサ
64はトランジスタ62を介してＶＣＣまで帯電する。時間
Ｔ５では、クロックパルスＣＰ２は不活動状態（低）に
遷移してトランジスタ62をオフにする。
パルスＣＰ２は活動状態（高）に遷移し、これがトラン
ジスタ62をオンにする。そして、ノード60がトランジス
タ62のソース−ドレイン経路を介してＶＣＣにクランプ
される。ＶＣＣ−ΔＶ＜ＶＣＣであるため、コンデンサ
64はトランジスタ62を介してＶＣＣまで帯電する。時間
Ｔ５では、クロックパルスＣＰ２は不活動状態（低）に
遷移してトランジスタ62をオフにする。
【００１０】上記のタイミングは、図４の（ａ）〜
（ｃ）に示すサイクル期間Ｔ６を有している。期間Ｔ６
の間の事象が繰り返し起こって、容量性負荷85を有する
ノード72をいっぱいまで充電してゆく。
（ｃ）に示すサイクル期間Ｔ６を有している。期間Ｔ６
の間の事象が繰り返し起こって、容量性負荷85を有する
ノード72をいっぱいまで充電してゆく。
【００１１】しかし、図３の回路は、容量性負荷85を２
ＶＣＣいっぱいまでには充電しない。図４の（ａ）〜
（ｃ）を参照すると、クロックパルスＣＰ２およびＣＰ
３は、活動状態（高）にあるときにはオーバーラップし
ない。活動状態のクロックパルスＣＰ３がトランジスタ
74をオンにしてノード76をＶＣＣにクランプする。クロ
ックパルスＣＰ２が不活動状態（低）であるため、コン
デンサ78をはさんでの電圧降下は、ＶＣＣ−ＶＳＳ（０
Ｖ）であり、すなわちＶＣＣに等しい。コンデンサ78は
電圧ＶＣＣまで充電される。
ＶＣＣいっぱいまでには充電しない。図４の（ａ）〜
（ｃ）を参照すると、クロックパルスＣＰ２およびＣＰ
３は、活動状態（高）にあるときにはオーバーラップし
ない。活動状態のクロックパルスＣＰ３がトランジスタ
74をオンにしてノード76をＶＣＣにクランプする。クロ
ックパルスＣＰ２が不活動状態（低）であるため、コン
デンサ78をはさんでの電圧降下は、ＶＣＣ−ＶＳＳ（０
Ｖ）であり、すなわちＶＣＣに等しい。コンデンサ78は
電圧ＶＣＣまで充電される。
【００１２】クロックパルスＣＰ２が活動状態（高）
（図４の（ａ））に遷移する前に、クロックパルスＣＰ
３が不活動状態（低）（図４の（ｂ））に遷移し、これ
がノード76をＶＣＣから解放する。コンデンサ78のキャ
パシタンスがトランジスタ62のゲートキャパシタンスお
よびノード76の他のすべての寄生キャパシタンスよりも
大きいならば、クロックパルスＣＰ２が活動状態（高）
に遷移したのちコンデンサ78の電圧降下を維持するため
には、ノード76がクロックパルスＣＰ２の電圧遷移（Ｖ
ＣＣ−ＶＳＳ）、すなわちＶＣＣと同じ電圧遷移する。
ここで、ノード76は、トランジスタ62のゲート電極に供
給される２ＶＣＣの理論上の最高電圧値を有している。
ゲート電圧（２ＶＣＣ）は、クロックパルスＣＰ１が不
活動状態（低）にあるときに最高値ＶＣＣとなるノード
60の電圧よりもしきい電圧ＶtNを超えた分は高いため、
トランジスタ62がオンになる。さらに、ノード76の電圧
はノード60の電圧（ＶＣＣ）よりもしきい電圧ＶtNを超
えた分は高いため、ノード60（コンデンサ64）がＶＣＣ
いっぱいまで帯電する。
（図４の（ａ））に遷移する前に、クロックパルスＣＰ
３が不活動状態（低）（図４の（ｂ））に遷移し、これ
がノード76をＶＣＣから解放する。コンデンサ78のキャ
パシタンスがトランジスタ62のゲートキャパシタンスお
よびノード76の他のすべての寄生キャパシタンスよりも
大きいならば、クロックパルスＣＰ２が活動状態（高）
に遷移したのちコンデンサ78の電圧降下を維持するため
には、ノード76がクロックパルスＣＰ２の電圧遷移（Ｖ
ＣＣ−ＶＳＳ）、すなわちＶＣＣと同じ電圧遷移する。
ここで、ノード76は、トランジスタ62のゲート電極に供
給される２ＶＣＣの理論上の最高電圧値を有している。
ゲート電圧（２ＶＣＣ）は、クロックパルスＣＰ１が不
活動状態（低）にあるときに最高値ＶＣＣとなるノード
60の電圧よりもしきい電圧ＶtNを超えた分は高いため、
トランジスタ62がオンになる。さらに、ノード76の電圧
はノード60の電圧（ＶＣＣ）よりもしきい電圧ＶtNを超
えた分は高いため、ノード60（コンデンサ64）がＶＣＣ
いっぱいまで帯電する。
【００１３】活動状態のクロックパルスＣＰ２はまた、
ノード82をＶＣＣにクランプするトランジスタ80をオン
にする。クロックパルスＣＰ３が不活動状態（低）にあ
ると、コンデンサ84をはさんでの電圧降下はＶＣＣ−Ｖ
ＳＳ（０Ｖ）である。クロックパルスＣＰ２は次に不活
動状態（低）に遷移してトランジスタ62および80をオフ
にする。
ノード82をＶＣＣにクランプするトランジスタ80をオン
にする。クロックパルスＣＰ３が不活動状態（低）にあ
ると、コンデンサ84をはさんでの電圧降下はＶＣＣ−Ｖ
ＳＳ（０Ｖ）である。クロックパルスＣＰ２は次に不活
動状態（低）に遷移してトランジスタ62および80をオフ
にする。
【００１４】クロックパルスＣＰ２が不活動状態（低）
に遷移し、クロックパルスＣＰ１が活動状態（高）に遷
移したのち、クロックパルスＣＰ３が活動状態（高）に
遷移する。コンデンサ84をはさんでの電圧降下ＶＣＣ−
ＶＳＳ（０Ｖ）を維持するためには、ノード82もまた、
クロックパルスＣＰ３と同じ電圧ΔＶだけ遷移しなけれ
ばならない。したがって、ノード82の電圧はＶＣＣから
２ＶＣＣに遷移する。ノード82の電圧２ＶＣＣは、トラ
ンジスタ70のゲート電極に供給されてこのトランジスタ
をオンにし、ノード60をノード72に結合する。ノード60
の電圧は２ＶＣＣ（ＣＰ１は活動状態）であり、ノード
72の電圧はＶＣＣＰであり、その結果、２ＶＣＣ＞ＶＣ
ＣＰであるため、ノード72はトランジスタ70のソース−
ドレイン経路を介してノード60から帯電する。
に遷移し、クロックパルスＣＰ１が活動状態（高）に遷
移したのち、クロックパルスＣＰ３が活動状態（高）に
遷移する。コンデンサ84をはさんでの電圧降下ＶＣＣ−
ＶＳＳ（０Ｖ）を維持するためには、ノード82もまた、
クロックパルスＣＰ３と同じ電圧ΔＶだけ遷移しなけれ
ばならない。したがって、ノード82の電圧はＶＣＣから
２ＶＣＣに遷移する。ノード82の電圧２ＶＣＣは、トラ
ンジスタ70のゲート電極に供給されてこのトランジスタ
をオンにし、ノード60をノード72に結合する。ノード60
の電圧は２ＶＣＣ（ＣＰ１は活動状態）であり、ノード
72の電圧はＶＣＣＰであり、その結果、２ＶＣＣ＞ＶＣ
ＣＰであるため、ノード72はトランジスタ70のソース−
ドレイン経路を介してノード60から帯電する。
【００１５】クロックパルスＣＰ１、ＣＰ２およびＣＰ
３の各サイクル（図４の期間Ｔ６）は、ノード72の電圧
を電圧ΔＶ′だけ高める。トランジスタ70をオンに維持
するためには、トランジスタ70のゲートの電圧がノード
72の電圧よりも少なくともしきい電圧一つ分だけ高くな
ければならない（トランジスタ70はｎチャネルトランジ
スタであるため）。しかし、トランジスタ70のゲートの
電圧は理論上の最高値２ＶＣＣを上回らないため、容量
性負荷85は、２ＶＣＣ−ＶtNの電圧までしか帯電しな
い。したがって、容量性負荷85を有するノード72は、２
ＶＣＣいっぱいまで達することは決してない。このチャ
ージポンプは、２ＶＣＣいっぱいまで必要とされるとこ
ろで使用することはできないことが理解されよう。
３の各サイクル（図４の期間Ｔ６）は、ノード72の電圧
を電圧ΔＶ′だけ高める。トランジスタ70をオンに維持
するためには、トランジスタ70のゲートの電圧がノード
72の電圧よりも少なくともしきい電圧一つ分だけ高くな
ければならない（トランジスタ70はｎチャネルトランジ
スタであるため）。しかし、トランジスタ70のゲートの
電圧は理論上の最高値２ＶＣＣを上回らないため、容量
性負荷85は、２ＶＣＣ−ＶtNの電圧までしか帯電しな
い。したがって、容量性負荷85を有するノード72は、２
ＶＣＣいっぱいまで達することは決してない。このチャ
ージポンプは、２ＶＣＣいっぱいまで必要とされるとこ
ろで使用することはできないことが理解されよう。
【００１６】このチャージポンプ回路はまた、50％の理
論上の最高効率（ＩVCCP／ＩVCC ）を有している。
論上の最高効率（ＩVCCP／ＩVCC ）を有している。
【００１７】従来技術の二段チャージポンプ もう一つの型式のチャージポンプ回路は、トランジスタ
がすべてｎ型である二段のものである。この回路は２Ｖ
ＣＣを達成することができるが、その理論上の最高効率
は通常33％である。
がすべてｎ型である二段のものである。この回路は２Ｖ
ＣＣを達成することができるが、その理論上の最高効率
は通常33％である。
【００１８】図５は、二段ｎチャネルトランジスタポン
プ回路を示す。コンデンサ100 の一方の側がクロックパ
ルスＣＰ１を受けるように結合している。コンデンサ10
0 のもう一方の側はノード110 に結合している。ノード
110 は、電圧ＶＣＣを提供する電源にトランジスタ114
を介して選択的に結合される。トランジスタ114 のゲー
ト電極はノード112 に結合している。ノード112 は、電
圧ＶＣＣを提供する電源にトランジスタ117 を介して選
択的に結合される。ノード112 は、トランジスタ116 の
ゲート電極に結合している。ノード112 は、コンデンサ
104 の一方の側に結合している。コンデンサ104 のもう
一方の側は、クロックパルスＣＰ２を受けるように結合
している。
プ回路を示す。コンデンサ100 の一方の側がクロックパ
ルスＣＰ１を受けるように結合している。コンデンサ10
0 のもう一方の側はノード110 に結合している。ノード
110 は、電圧ＶＣＣを提供する電源にトランジスタ114
を介して選択的に結合される。トランジスタ114 のゲー
ト電極はノード112 に結合している。ノード112 は、電
圧ＶＣＣを提供する電源にトランジスタ117 を介して選
択的に結合される。ノード112 は、トランジスタ116 の
ゲート電極に結合している。ノード112 は、コンデンサ
104 の一方の側に結合している。コンデンサ104 のもう
一方の側は、クロックパルスＣＰ２を受けるように結合
している。
【００１９】ノード110 は、トランジスタ120 を介して
ノード122 に選択的に結合される。トランジスタ120 の
ゲート電極はノード118 に結合している。ノード118 は
トランジスタ117 のゲート電極に結合している。ノード
118 は、電圧ＶＣＣを提供する電源にトランジスタ116
を介して選択的に結合される。ノード118 はトランジス
タ124 のゲート電極に結合している。ノード118 はコン
デンサ106 の一方の側に結合している。コンデンサ106
のもう一方の側は、クロックパルスＣＰ３を受けるよう
に結合している。
ノード122 に選択的に結合される。トランジスタ120 の
ゲート電極はノード118 に結合している。ノード118 は
トランジスタ117 のゲート電極に結合している。ノード
118 は、電圧ＶＣＣを提供する電源にトランジスタ116
を介して選択的に結合される。ノード118 はトランジス
タ124 のゲート電極に結合している。ノード118 はコン
デンサ106 の一方の側に結合している。コンデンサ106
のもう一方の側は、クロックパルスＣＰ３を受けるよう
に結合している。
【００２０】ノード122 はコンデンサ102 の一方の側に
結合している。コンデンサ102 のもう一方の側はクロッ
クパルスＣＰ１Ｂを受けるように結合している。ノード
122はトランジスタ128 を介してノード130 に選択的に
結合される。ノード130 は容量性負荷131 を有してい
る。ノード122 はトランジスタ124 を介してノード126
に選択的に結合される。ノード126 はトランジスタ128
のゲート電極に結合している。ノード126 はコンデンサ
108 の一方の側に結合している。コンデンサ108のもう
一方の側は、クロックパルスＣＰ２を受けるように結合
している。
結合している。コンデンサ102 のもう一方の側はクロッ
クパルスＣＰ１Ｂを受けるように結合している。ノード
122はトランジスタ128 を介してノード130 に選択的に
結合される。ノード130 は容量性負荷131 を有してい
る。ノード122 はトランジスタ124 を介してノード126
に選択的に結合される。ノード126 はトランジスタ128
のゲート電極に結合している。ノード126 はコンデンサ
108 の一方の側に結合している。コンデンサ108のもう
一方の側は、クロックパルスＣＰ２を受けるように結合
している。
【００２１】図５の回路の第１段は、ライン132 の左側
にある各装置からなる。第２段は、ライン132 の右側に
ある各装置からなる。図５の回路の第１段の作動は、電
圧ＶＣＣを提供する電源からトランジスタ114 を介して
電荷を受け、トランジスタ120 を介して電荷を提供する
コンデンサ100 によって定まる。第２段の作動は、トラ
ンジスタ120 を介して電荷を受け、トランジスタ128 を
介してノード130 に電荷を提供するコンデンサ102 によ
って定まる。
にある各装置からなる。第２段は、ライン132 の右側に
ある各装置からなる。図５の回路の第１段の作動は、電
圧ＶＣＣを提供する電源からトランジスタ114 を介して
電荷を受け、トランジスタ120 を介して電荷を提供する
コンデンサ100 によって定まる。第２段の作動は、トラ
ンジスタ120 を介して電荷を受け、トランジスタ128 を
介してノード130 に電荷を提供するコンデンサ102 によ
って定まる。
【００２２】クロックパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２
およびＣＰ３は、図６の（ａ）〜（ｄ）に見られるよう
に、０Ｖ（低）とＶＣＣ（高）との間で変動する。クロ
ックパルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間Ｔ
１〜Ｔ７は、他の図におけるものと必ずしも同じではな
いことが理解されよう。クロックパルスＣＰ２およびＣ
Ｐ３は、活動状態の高いクロックではオーバーラップし
ない。クロックパルスＣＰ１とＣＰ１Ｂとは、互いをち
ょうど反転させたものである。
およびＣＰ３は、図６の（ａ）〜（ｄ）に見られるよう
に、０Ｖ（低）とＶＣＣ（高）との間で変動する。クロ
ックパルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間Ｔ
１〜Ｔ７は、他の図におけるものと必ずしも同じではな
いことが理解されよう。クロックパルスＣＰ２およびＣ
Ｐ３は、活動状態の高いクロックではオーバーラップし
ない。クロックパルスＣＰ１とＣＰ１Ｂとは、互いをち
ょうど反転させたものである。
【００２３】クロックパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２
およびＣＰ３が活動状態（高）になる前には、コンデン
サ100 、102 、104 、106 および108 には電荷が蓄積さ
れていない。電荷が蓄積されていないと、各コンデンサ
は、それが接続しているノードと、各クロックパルスを
受ける端子との間で０Ｖの電圧降下を有するようにな
る。例えば、コンデンサ104 は、ノード112 とノード11
3 との間で０Ｖの電圧降下を有する。ノード112 はコン
デンサ104 を介してクロックパルスＣＰ２によって０Ｖ
に接続され、そこにクランプされているため、これは正
しい。ノード112の電圧は０Ｖとなる。
およびＣＰ３が活動状態（高）になる前には、コンデン
サ100 、102 、104 、106 および108 には電荷が蓄積さ
れていない。電荷が蓄積されていないと、各コンデンサ
は、それが接続しているノードと、各クロックパルスを
受ける端子との間で０Ｖの電圧降下を有するようにな
る。例えば、コンデンサ104 は、ノード112 とノード11
3 との間で０Ｖの電圧降下を有する。ノード112 はコン
デンサ104 を介してクロックパルスＣＰ２によって０Ｖ
に接続され、そこにクランプされているため、これは正
しい。ノード112の電圧は０Ｖとなる。
【００２４】クロックパルスＣＰ２が活動状態（高）に
遷移したのち、ノード112 の電圧もまた高く（ＶＣＣ）
遷移して、コンデンサ104 をはさんでの電圧降下（０
Ｖ）を維持する。ノード112 の高電圧がトランジスタ11
4 および116 をオンにしてそれぞれノード110 および11
8 をＶＣＣに結合する。そしてコンデンサ100 および10
6 が充電され、ノード110 、118 と、クロックパルスＣ
Ｐ１、ＣＰ３をそれぞれ受けるように結合したクロック
パルス端子との間で正の電圧降下を有する。しかし、こ
れらのノードは、コンデンサがＶＣＣまで連続的に充電
されるに十分なほど長い間ＶＣＣに結合したままにはな
らない。その代わりに、トランジスタ114および116 が
クロックパルスＣＰ２によってオン／オフにされて、コ
ンデンサ100 および106 をノード110 および118 を介し
てＶＣＣまで漸増的に充電する。
遷移したのち、ノード112 の電圧もまた高く（ＶＣＣ）
遷移して、コンデンサ104 をはさんでの電圧降下（０
Ｖ）を維持する。ノード112 の高電圧がトランジスタ11
4 および116 をオンにしてそれぞれノード110 および11
8 をＶＣＣに結合する。そしてコンデンサ100 および10
6 が充電され、ノード110 、118 と、クロックパルスＣ
Ｐ１、ＣＰ３をそれぞれ受けるように結合したクロック
パルス端子との間で正の電圧降下を有する。しかし、こ
れらのノードは、コンデンサがＶＣＣまで連続的に充電
されるに十分なほど長い間ＶＣＣに結合したままにはな
らない。その代わりに、トランジスタ114および116 が
クロックパルスＣＰ２によってオン／オフにされて、コ
ンデンサ100 および106 をノード110 および118 を介し
てＶＣＣまで漸増的に充電する。
【００２５】クロックパルスＣＰ２が不活動状態（低）
に遷移したのち、クロックパルスＣＰ３が活動状態
（高）に遷移する。ノード118 の電圧は、ＶＣＣよりも
高い電圧に遷移して、０Ｖよりも高い充電されたコンデ
ンサ106 をはさんでの電圧降下を維持する。クロックパ
ルスＣＰ２およびＣＰ３の両方が高低に脈動して、ノー
ド110 、112 および118 を介してコンデンサ100 、104
および106 を漸増的に充電する。各コンデンサが充電さ
れるにつれ、ノード110 、112 および118 の電圧は最終
的にしきい電圧ＶtNを超える。そのうち、これらのノー
ドにそれぞれ接続されたクロックパルスが活動状態
（高）に遷移するとき、これらのノードの電圧はＶＣＣ
＋ＶtNよりも高くなる。トランジスタ114 および120 の
ゲート電極に印加されるＶＣＣ＋ＶtNよりも高い電圧に
より、コンデンサ100 、104 および106 はノード110 、
112 および118 それぞれを介してＶＣＣいっぱいまで充
電されることができる。これは、ゲート電極の電圧がソ
ース電極の電圧を少なくともしきい電圧ＶtN一つ分だけ
超えることができないとき、ｎチャネルトランジスタが
オフになるためである。理論的には、ノード110 、112
および118 は、それらのクロックパルスが活動状態
（高）ではないとき、電圧ＶＣＣを有するであろう。
に遷移したのち、クロックパルスＣＰ３が活動状態
（高）に遷移する。ノード118 の電圧は、ＶＣＣよりも
高い電圧に遷移して、０Ｖよりも高い充電されたコンデ
ンサ106 をはさんでの電圧降下を維持する。クロックパ
ルスＣＰ２およびＣＰ３の両方が高低に脈動して、ノー
ド110 、112 および118 を介してコンデンサ100 、104
および106 を漸増的に充電する。各コンデンサが充電さ
れるにつれ、ノード110 、112 および118 の電圧は最終
的にしきい電圧ＶtNを超える。そのうち、これらのノー
ドにそれぞれ接続されたクロックパルスが活動状態
（高）に遷移するとき、これらのノードの電圧はＶＣＣ
＋ＶtNよりも高くなる。トランジスタ114 および120 の
ゲート電極に印加されるＶＣＣ＋ＶtNよりも高い電圧に
より、コンデンサ100 、104 および106 はノード110 、
112 および118 それぞれを介してＶＣＣいっぱいまで充
電されることができる。これは、ゲート電極の電圧がソ
ース電極の電圧を少なくともしきい電圧ＶtN一つ分だけ
超えることができないとき、ｎチャネルトランジスタが
オフになるためである。理論的には、ノード110 、112
および118 は、それらのクロックパルスが活動状態
（高）ではないとき、電圧ＶＣＣを有するであろう。
【００２６】ノード118 の電圧がＶＣＣにあると、クロ
ックパルスＣＰ３が活動状態（高）に遷移するとき、ノ
ード118 の電圧は２ＶＣＣに遷移して、コンデンサ106
をはさんでの電圧降下を維持する。２ＶＣＣがトランジ
スタ120 のゲート電極に印加されてこのトランジスタを
オンにする。クロックパルスＣＰ３が活動状態（高）に
ある間、クロックパルスＣＰ１が活動状態（高）に遷移
する。これが、ノード110 の電圧を２ＶＣＣまで高め
て、コンデンサ100 をはさんでの電圧降下を維持する。
トランジスタ120 のゲート電極の電圧が２ＶＣＣである
ため、コンデンサ102 はノード122 を介して２ＶＣＣま
でしか帯電しない。
ックパルスＣＰ３が活動状態（高）に遷移するとき、ノ
ード118 の電圧は２ＶＣＣに遷移して、コンデンサ106
をはさんでの電圧降下を維持する。２ＶＣＣがトランジ
スタ120 のゲート電極に印加されてこのトランジスタを
オンにする。クロックパルスＣＰ３が活動状態（高）に
ある間、クロックパルスＣＰ１が活動状態（高）に遷移
する。これが、ノード110 の電圧を２ＶＣＣまで高め
て、コンデンサ100 をはさんでの電圧降下を維持する。
トランジスタ120 のゲート電極の電圧が２ＶＣＣである
ため、コンデンサ102 はノード122 を介して２ＶＣＣま
でしか帯電しない。
【００２７】ノード118 の電圧２ＶＣＣはまた、トラン
ジスタ124 のゲート電極に印加されてそのトランジスタ
をオンにする。ノード122 は２ＶＣＣ−ＶtNの電圧しか
達成することができないため、ノード126 は、トランジ
スタ124 のゲート電極の電圧が２ＶＣＣであるため、２
ＶＣＣ−ＶtNいっぱいまで帯電する。
ジスタ124 のゲート電極に印加されてそのトランジスタ
をオンにする。ノード122 は２ＶＣＣ−ＶtNの電圧しか
達成することができないため、ノード126 は、トランジ
スタ124 のゲート電極の電圧が２ＶＣＣであるため、２
ＶＣＣ−ＶtNいっぱいまで帯電する。
【００２８】クロックパルスＣＰ３が不活動状態（低）
に遷移したのち、クロックパルスＣＰ１ＢおよびＣＰ２
が活動状態（高）に遷移する。したがって、ノード122
および126 の電圧は３ＶＣＣ−ＶtNになってそれぞれコ
ンデンサ102 および108 の電圧降下を維持する。ノード
126 の電圧（３ＶＣＣ−ＶtN）はトランジスタ128 のゲ
ート電極に印加されてそのトランジスタをオンにする。
トランジスタ128 のゲート電極およびドレイン電極の電
圧は３ＶＣＣ−ＶtNであるため、図５に符号131 で示す
容量性負荷ＣLoadに結合したノード130 は、３ＶＣＣ−
２ＶtNの電圧を達成することができる。
に遷移したのち、クロックパルスＣＰ１ＢおよびＣＰ２
が活動状態（高）に遷移する。したがって、ノード122
および126 の電圧は３ＶＣＣ−ＶtNになってそれぞれコ
ンデンサ102 および108 の電圧降下を維持する。ノード
126 の電圧（３ＶＣＣ−ＶtN）はトランジスタ128 のゲ
ート電極に印加されてそのトランジスタをオンにする。
トランジスタ128 のゲート電極およびドレイン電極の電
圧は３ＶＣＣ−ＶtNであるため、図５に符号131 で示す
容量性負荷ＣLoadに結合したノード130 は、３ＶＣＣ−
２ＶtNの電圧を達成することができる。
【００２９】前述の説明を考慮して、ここで図５の回路
の作動を説明する。図６の（ｃ）の時間Ｔ１では、クロ
ックパルスＣＰ２が不活動状態（低）に遷移する。クロ
ックパルスＣＰ２が不活動状態（低）に遷移したのち、
ノード112 およびノード126が、２ＶＣＣからＶＣＣ
に、また３ＶＣＣ−ＶtNから２ＶＣＣ−ＶtNにそれぞれ
遷移する。トランジスタ114 および128 がオフになり、
したがって、ノード110がＶＣＣから離れ、ノード122
がノード130 から離れる。また、トランジスタ116 がオ
フされ、ノード118 をＶＣＣから離す。
の作動を説明する。図６の（ｃ）の時間Ｔ１では、クロ
ックパルスＣＰ２が不活動状態（低）に遷移する。クロ
ックパルスＣＰ２が不活動状態（低）に遷移したのち、
ノード112 およびノード126が、２ＶＣＣからＶＣＣ
に、また３ＶＣＣ−ＶtNから２ＶＣＣ−ＶtNにそれぞれ
遷移する。トランジスタ114 および128 がオフになり、
したがって、ノード110がＶＣＣから離れ、ノード122
がノード130 から離れる。また、トランジスタ116 がオ
フされ、ノード118 をＶＣＣから離す。
【００３０】図６の（ａ）の時間Ｔ２では、コンデンサ
100 のキャパシタンスがノード110の他のすべての寄生
キャパシタンスよりもはるかに大きいため、クロックパ
ルスＣＰ１は活動状態（高）に遷移し、それがノード11
0 を理論上の最高値２ＶＣＣまで高める。また、図６の
（ｂ）の時間Ｔ２では、クロックパルスＣＰ１Ｂは不活
動状態（低）に遷移し、それがノード122 の電圧を３Ｖ
ＣＣ−ＶtN−ΔＶから２ＶＣＣ−ＶtN−ΔＶに下げる。
ΔＶは、図６の（ｃ）のＴ１でＣＰ２が低く遷移する前
の、コンデンサ102 から容量性負荷131 への電流のポン
ピングによる、ノード122 の電圧における変化である。
100 のキャパシタンスがノード110の他のすべての寄生
キャパシタンスよりもはるかに大きいため、クロックパ
ルスＣＰ１は活動状態（高）に遷移し、それがノード11
0 を理論上の最高値２ＶＣＣまで高める。また、図６の
（ｂ）の時間Ｔ２では、クロックパルスＣＰ１Ｂは不活
動状態（低）に遷移し、それがノード122 の電圧を３Ｖ
ＣＣ−ＶtN−ΔＶから２ＶＣＣ−ＶtN−ΔＶに下げる。
ΔＶは、図６の（ｃ）のＴ１でＣＰ２が低く遷移する前
の、コンデンサ102 から容量性負荷131 への電流のポン
ピングによる、ノード122 の電圧における変化である。
【００３１】図６の（ｄ）の時間Ｔ３では、コンデンサ
106 がトランジスタ120 のゲートキャパシタンスおよび
ノード118 の他のすべての寄生キャパシタンスよりも大
きいため、クロックパルスＣＰ３が活動状態（高）に遷
移し、それがノード118 を理論上の最高値２ＶＣＣまで
高める。ノード118 が２ＶＣＣまで高まったのち、トラ
ンジスタ120 がオンになり、ノード110 をノード122 に
結合する。ノード110の電圧が２ＶＣＣであり、ノード1
22 の電圧が２ＶＣＣ−ＶtN−ΔＶであるため、ノード1
10 の電圧とノード122 の電圧とが等しくなるまで、電
荷もしくは電流がコンデンサ100 からコンデンサ102 に
移送される。また、このとき、トランジスタ117 および
124 はオンである。トランジスタ117 のソース−ドレイ
ン経路を介して、ノード112 はＶＣＣにクランプされた
ままになる。ノード112 がＶＣＣにあると、トランジス
タ114 はオフのままである。また、トランジスタ124 の
ソース−ドレイン経路を介して、ノード122 と126 とが
結合される。これにより、トランジスタ128 は、そのゲ
ート−ソース間の電圧が０Ｖであるため、必ずオフにな
る。
106 がトランジスタ120 のゲートキャパシタンスおよび
ノード118 の他のすべての寄生キャパシタンスよりも大
きいため、クロックパルスＣＰ３が活動状態（高）に遷
移し、それがノード118 を理論上の最高値２ＶＣＣまで
高める。ノード118 が２ＶＣＣまで高まったのち、トラ
ンジスタ120 がオンになり、ノード110 をノード122 に
結合する。ノード110の電圧が２ＶＣＣであり、ノード1
22 の電圧が２ＶＣＣ−ＶtN−ΔＶであるため、ノード1
10 の電圧とノード122 の電圧とが等しくなるまで、電
荷もしくは電流がコンデンサ100 からコンデンサ102 に
移送される。また、このとき、トランジスタ117 および
124 はオンである。トランジスタ117 のソース−ドレイ
ン経路を介して、ノード112 はＶＣＣにクランプされた
ままになる。ノード112 がＶＣＣにあると、トランジス
タ114 はオフのままである。また、トランジスタ124 の
ソース−ドレイン経路を介して、ノード122 と126 とが
結合される。これにより、トランジスタ128 は、そのゲ
ート−ソース間の電圧が０Ｖであるため、必ずオフにな
る。
【００３２】図６の（ｄ）の時間Ｔ４では、クロックパ
ルスＣＰ３が不活動状態（低）に遷移し、それがノード
118 を理論上の最低値ＶＣＣまで下げる。ノード118 が
その最低電圧に遷移したのち、トランジスタ120 がオフ
になり、ノード110 と122 とを互いに離す。また、トラ
ンジスタ117 および124 がオフになり、したがって、ノ
ード112 をＶＣＣから離し、ノード126 をノード122 か
ら離す。
ルスＣＰ３が不活動状態（低）に遷移し、それがノード
118 を理論上の最低値ＶＣＣまで下げる。ノード118 が
その最低電圧に遷移したのち、トランジスタ120 がオフ
になり、ノード110 と122 とを互いに離す。また、トラ
ンジスタ117 および124 がオフになり、したがって、ノ
ード112 をＶＣＣから離し、ノード126 をノード122 か
ら離す。
【００３３】図６の（ａ）の時間Ｔ５では、クロックパ
ルスＣＰ１が不活動状態（低）に遷移し、それがノード
110 を理論上の最低値ＶＣＣ−ΔＶまで下げる。ΔＶ
は、図６の（ｄ）の時間Ｔ３ののち、コンデンサ100 が
コンデンサ102 に移送した電圧である。また、図６の
（ｂ）のこの時間Ｔ５では、クロックパルスＣＰ１Ｂは
活動状態（高）に遷移し、それがノード122 を理論上の
最高値３ＶＣＣ−ＶtNまで高める。
ルスＣＰ１が不活動状態（低）に遷移し、それがノード
110 を理論上の最低値ＶＣＣ−ΔＶまで下げる。ΔＶ
は、図６の（ｄ）の時間Ｔ３ののち、コンデンサ100 が
コンデンサ102 に移送した電圧である。また、図６の
（ｂ）のこの時間Ｔ５では、クロックパルスＣＰ１Ｂは
活動状態（高）に遷移し、それがノード122 を理論上の
最高値３ＶＣＣ−ＶtNまで高める。
【００３４】図６の（ｃ）の時間Ｔ６では、コンデンサ
108 のキャパシタンスがそのノードの他のすべての寄生
キャパシタンスよりもはるかに大きいため、クロックパ
ルスＣＰ２が活動状態（高）に遷移し、それがノード12
6 を理論上の最高値３ＶＣＣ−ＶtNまで高める。これが
トランジスタ128 をオンにし、トランジスタ128のソー
ス−ドレイン経路を介して電荷をコンデンサ102 から容
量性負荷131 にポンピングする。また、時間Ｔ６では、
ノード112 が２ＶＣＣまで高まり、トランジスタ114 を
オンにしてノード110 をＶＣＣに結合する。ノード110
は、トランジスタ114 のソース−ドレイン経路を介して
ＶＣＣ−ΔＶからＶＣＣまで高まる。
108 のキャパシタンスがそのノードの他のすべての寄生
キャパシタンスよりもはるかに大きいため、クロックパ
ルスＣＰ２が活動状態（高）に遷移し、それがノード12
6 を理論上の最高値３ＶＣＣ−ＶtNまで高める。これが
トランジスタ128 をオンにし、トランジスタ128のソー
ス−ドレイン経路を介して電荷をコンデンサ102 から容
量性負荷131 にポンピングする。また、時間Ｔ６では、
ノード112 が２ＶＣＣまで高まり、トランジスタ114 を
オンにしてノード110 をＶＣＣに結合する。ノード110
は、トランジスタ114 のソース−ドレイン経路を介して
ＶＣＣ−ΔＶからＶＣＣまで高まる。
【００３５】クロックパルスＣＰ１、ＣＰ１Ｂ、ＣＰ２
およびＣＰ３の各サイクル（図６の（ａ）〜（ｄ）の期
間Ｔ７）がノード130 の電圧を電圧ΔＶだけ高める。ト
ランジスタ126 のゲート電極は最高３ＶＣＣ−ＶtNに達
することができるため、ノード130 が達成できる理論上
の最高電圧は３ＶＣＣ−２ＶtNである。このように、二
段チャージポンプは、単段ポンプよりも高い電圧までポ
ンピングすることができる。主な欠点は、その効率が33
％（理論上の最良値）に低下することである。効率は次
式によって大まかに求められる。
およびＣＰ３の各サイクル（図６の（ａ）〜（ｄ）の期
間Ｔ７）がノード130 の電圧を電圧ΔＶだけ高める。ト
ランジスタ126 のゲート電極は最高３ＶＣＣ−ＶtNに達
することができるため、ノード130 が達成できる理論上
の最高電圧は３ＶＣＣ−２ＶtNである。このように、二
段チャージポンプは、単段ポンプよりも高い電圧までポ
ンピングすることができる。主な欠点は、その効率が33
％（理論上の最良値）に低下することである。効率は次
式によって大まかに求められる。
【００３６】
【数１】
【００３７】ただし、ｎは段の数である。したがって、
単段ポンプの効率は50％であり、二段ポンプの効率は33
％である（最高値）。
単段ポンプの効率は50％であり、二段ポンプの効率は33
％である（最高値）。
【００３８】ｐ型トランジスタチャージポンプ回路を使
用して２ＶＣＣを得ることができる。しかし、基板に順
方向バイアスをかけないように注意しなければならな
い。これはトランジスタをラッチしてしまう。また、ｐ
型トランジスタチャージポンプ回路の起動が基板に順方
向バイアスをかけて、同じくラッチを起こしてしまうお
それもある。
用して２ＶＣＣを得ることができる。しかし、基板に順
方向バイアスをかけないように注意しなければならな
い。これはトランジスタをラッチしてしまう。また、ｐ
型トランジスタチャージポンプ回路の起動が基板に順方
向バイアスをかけて、同じくラッチを起こしてしまうお
それもある。
【００３９】
【発明が解決しようとする課題】したがって、本発明の
目的は、上述の問題を解消することである。
目的は、上述の問題を解消することである。
【００４０】本発明のもう一つの目的は、２ＶＣＣを得
ることができ、また、約40％（またはそれ以上）の効率
を得ることができるチャージポンプを提供することであ
る。
ることができ、また、約40％（またはそれ以上）の効率
を得ることができるチャージポンプを提供することであ
る。
【００４１】本発明のさらなる目的は、すべての電力を
ＶＣＣから誘導することである。
ＶＣＣから誘導することである。
【００４２】本発明のさらに別の目的は、ｐ型装置の使
用を避けて、起動時のまたは基板に順方向バイアスをか
ける問題を解消することである。
用を避けて、起動時のまたは基板に順方向バイアスをか
ける問題を解消することである。
【００４３】本発明のさらに別の目的は、２ＶＣＣまで
しかポンピングすることができず、規制を加えずに使用
することができるチャージポンプ回路を提供することで
ある。
しかポンピングすることができず、規制を加えずに使用
することができるチャージポンプ回路を提供することで
ある。
【００４４】
【課題を解決するための手段】本発明は、追加的な回路
により、二段ポンプ回路の効率の損失を伴わずに単段ポ
ンプに特徴的なしきい電圧の降下を解消して、２ＶＣＣ
をいっぱいまで達成する単段チャージポンプを提供す
る。本発明の好ましい実施例は、二つのチャージポンプ
回路を含む。副チャージポンプ回路を使用してノードに
２ＶＣＣ−ＶtNを発生させる。主チャージポンプ回路を
使用して、約40％近い効率を維持しながらも、容量性負
荷を例えば２ＶＣＣまでポンピングする。
により、二段ポンプ回路の効率の損失を伴わずに単段ポ
ンプに特徴的なしきい電圧の降下を解消して、２ＶＣＣ
をいっぱいまで達成する単段チャージポンプを提供す
る。本発明の好ましい実施例は、二つのチャージポンプ
回路を含む。副チャージポンプ回路を使用してノードに
２ＶＣＣ−ＶtNを発生させる。主チャージポンプ回路を
使用して、約40％近い効率を維持しながらも、容量性負
荷を例えば２ＶＣＣまでポンピングする。
【００４５】このようなチャージポンプの作動の新規で
重要な側面が、ｎ型装置を使用し、その電力をＶＣＣの
みから誘導して40％近い効率を維持しながらも、２ＶＣ
Ｃを達成する能力であることが理解されよう。
重要な側面が、ｎ型装置を使用し、その電力をＶＣＣの
みから誘導して40％近い効率を維持しながらも、２ＶＣ
Ｃを達成する能力であることが理解されよう。
【００４６】このようなチャージポンプ回路の作動のも
う一つの重要な側面は、ポンプチャージを供給するため
に使用されるコンデンサがＶＣＣまで放電されることが
なく、容量性負荷の電荷がそのコンデンサに放電される
ことがないようなタイミングに構成されていることであ
る。
う一つの重要な側面は、ポンプチャージを供給するため
に使用されるコンデンサがＶＣＣまで放電されることが
なく、容量性負荷の電荷がそのコンデンサに放電される
ことがないようなタイミングに構成されていることであ
る。
【００４７】本発明はまた、チャージポンプ回路を作動
させる方法を含む。チャージポンプ回路を作動させる方
法は、（１）第１のノードを電源ＶＣＣにクランプする
段階と、（２）第２ノードを、第１ノードから、電源Ｖ
ＣＣよりも高い電圧までポンピングする段階と、（３）
第３のノードを電源ＶＣＣにクランプする段階と、
（４）容量性負荷を、第３のノードから、第２ノードに
よって制御される電圧２ＶＣＣまでポンピングする段階
とを含む。
させる方法を含む。チャージポンプ回路を作動させる方
法は、（１）第１のノードを電源ＶＣＣにクランプする
段階と、（２）第２ノードを、第１ノードから、電源Ｖ
ＣＣよりも高い電圧までポンピングする段階と、（３）
第３のノードを電源ＶＣＣにクランプする段階と、
（４）容量性負荷を、第３のノードから、第２ノードに
よって制御される電圧２ＶＣＣまでポンピングする段階
とを含む。
【００４８】
【実施例】図１は、本発明の回路の好ましい実施例を示
す略図である。この回路は、集積回路上に作製されるこ
とが好ましい。別段指定しない限り、図１の要素はすべ
てｎチャネルエンハンスメントモード装置である。好ま
しい実施例は、図１のブロック10に示す要素からなる副
ポンプを含む。主ポンプは、ブロック10には示さない各
要素を含む。図１の回路は、６種のクロック入力信号Ｃ
Ｐ１〜ＣＰ６を受けるように結合している。クロックパ
ルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間Ｔ１〜Ｔ
７は、他の図のものと必ずしも同じではないことが理解
されよう。このような各クロック入力は、クロックパル
スＣＰ１がコンデンサ11および12の双方の電極に印加さ
れることを除き、相当する単一のコンデンサに印加され
る。第１のノード13がコンデンサ11のもう１個の電極に
結合している。ノード13は、トランジスタ14のソース−
ドレイン経路を介して、通常は５Ｖの第１の電源に選択
的に結合される。この第１の電源の電圧を「ＶＣＣ」と
いう。また、これを「作動電圧の電源」と呼んでもよ
い。ノード13はまた、トランジスタ15のソース−ドレイ
ン経路を介して出力ノード16に選択的に結合される。ノ
ード16は、符号17によって示す容量性負荷ＣLoadを有し
ている。
す略図である。この回路は、集積回路上に作製されるこ
とが好ましい。別段指定しない限り、図１の要素はすべ
てｎチャネルエンハンスメントモード装置である。好ま
しい実施例は、図１のブロック10に示す要素からなる副
ポンプを含む。主ポンプは、ブロック10には示さない各
要素を含む。図１の回路は、６種のクロック入力信号Ｃ
Ｐ１〜ＣＰ６を受けるように結合している。クロックパ
ルスＣＰ１、ＣＰ２およびＣＰ３ならびに時間Ｔ１〜Ｔ
７は、他の図のものと必ずしも同じではないことが理解
されよう。このような各クロック入力は、クロックパル
スＣＰ１がコンデンサ11および12の双方の電極に印加さ
れることを除き、相当する単一のコンデンサに印加され
る。第１のノード13がコンデンサ11のもう１個の電極に
結合している。ノード13は、トランジスタ14のソース−
ドレイン経路を介して、通常は５Ｖの第１の電源に選択
的に結合される。この第１の電源の電圧を「ＶＣＣ」と
いう。また、これを「作動電圧の電源」と呼んでもよ
い。ノード13はまた、トランジスタ15のソース−ドレイ
ン経路を介して出力ノード16に選択的に結合される。ノ
ード16は、符号17によって示す容量性負荷ＣLoadを有し
ている。
【００４９】第２のノード24がトランジスタ14のゲート
に結合している。ノード24はトランジスタ19、20および
21のいずれかのソース−ドレイン経路を介して選択的に
ＶＣＣに結合される。ノード24はまた、コンデンサ22の
電極に結合している。トランジスタ19のゲート電極は第
１の電源に結合している。クロックパルスＣＰ２がコン
デンサ22のもう１個の電極に結合している。
に結合している。ノード24はトランジスタ19、20および
21のいずれかのソース−ドレイン経路を介して選択的に
ＶＣＣに結合される。ノード24はまた、コンデンサ22の
電極に結合している。トランジスタ19のゲート電極は第
１の電源に結合している。クロックパルスＣＰ２がコン
デンサ22のもう１個の電極に結合している。
【００５０】第３のノード26がトランジスタ15、20およ
び30のゲート電極に結合している。ノード26はトランジ
スタ28のソース−ドレイン経路を介してＶＣＣに選択的
に結合される。ノード26はさらに、トランジスタ32のソ
ース−ドレイン経路を介してノード58に選択的に結合さ
れる。ノード26はまた、コンデンサ34の電極に結合して
いる。クロックパルスＣＰ３がコンデンサ34のもう１個
の電極に結合している。
び30のゲート電極に結合している。ノード26はトランジ
スタ28のソース−ドレイン経路を介してＶＣＣに選択的
に結合される。ノード26はさらに、トランジスタ32のソ
ース−ドレイン経路を介してノード58に選択的に結合さ
れる。ノード26はまた、コンデンサ34の電極に結合して
いる。クロックパルスＣＰ３がコンデンサ34のもう１個
の電極に結合している。
【００５１】第４のノード36がトランジスタ28のゲート
電極に結合している。ノード36はトランジスタ30のソー
ス−ドレイン経路を介してＶＣＣに選択的に結合され
る。ノード36はまた、コンデンサ38の電極に結合してい
る。クロックパルスＣＰ５がコンデンサ38のもう１個の
電極に結合している。第４のノード36はまた、トランジ
スタ28のゲート電極に結合している。
電極に結合している。ノード36はトランジスタ30のソー
ス−ドレイン経路を介してＶＣＣに選択的に結合され
る。ノード36はまた、コンデンサ38の電極に結合してい
る。クロックパルスＣＰ５がコンデンサ38のもう１個の
電極に結合している。第４のノード36はまた、トランジ
スタ28のゲート電極に結合している。
【００５２】第５のノード48がトランジスタ42および50
のゲート電極に結合している。ノード48はトランジスタ
44および52のソース−ドレイン経路を介してＶＣＣに選
択的に結合される。トランジスタ52のゲート電極は第１
の電源に結合している。ノード48はまた、コンデンサ54
の電極に結合している。クロックパルスＣＰ６がコンデ
ンサ54のもう１個の電極に結合している。トランジスタ
50のソース−ドレイン経路がノード58をＶＣＣに選択的
に結合する。コンデンサ12の電極がノード58に結合して
いる。
のゲート電極に結合している。ノード48はトランジスタ
44および52のソース−ドレイン経路を介してＶＣＣに選
択的に結合される。トランジスタ52のゲート電極は第１
の電源に結合している。ノード48はまた、コンデンサ54
の電極に結合している。クロックパルスＣＰ６がコンデ
ンサ54のもう１個の電極に結合している。トランジスタ
50のソース−ドレイン経路がノード58をＶＣＣに選択的
に結合する。コンデンサ12の電極がノード58に結合して
いる。
【００５３】ノード40がトランジスタ21、32および44の
ゲート電極に結合している。ノード40はトランジスタ42
のソース−ドレイン経路を介してＶＣＣに選択的に結合
される。ノード40はまた、コンデンサ46の電極に結合し
ている。クロックパルスＣＰ４がコンデンサ46のもう１
個の電極に結合している。
ゲート電極に結合している。ノード40はトランジスタ42
のソース−ドレイン経路を介してＶＣＣに選択的に結合
される。ノード40はまた、コンデンサ46の電極に結合し
ている。クロックパルスＣＰ４がコンデンサ46のもう１
個の電極に結合している。
【００５４】コンデンサ11、12、22、34、38、46および
54は、それぞれのソースおよびドレインの各電極がとも
に短絡してコンデンサの１個の電極を形成しているｎチ
ャネルトランジスタであることが好ましい。ゲート電極
がコンデンサのもう１個の電極である。
54は、それぞれのソースおよびドレインの各電極がとも
に短絡してコンデンサの１個の電極を形成しているｎチ
ャネルトランジスタであることが好ましい。ゲート電極
がコンデンサのもう１個の電極である。
【００５５】ノード13、24、26、36、40、48および58が
それぞれクロックパルスＣＰ１、ＣＰ２、ＣＰ３、ＣＰ
５、ＣＰ４、ＣＰ６およびＣＰ１に従うことになってい
る。これらのノード13、24、36、40、48および58は、例
えばＶＣＣと２ＶＣＣとの間で作動される。ノード26
は、例えばＶＣＣと３ＶＣＣ−ＶtNとの間で作動され
る。
それぞれクロックパルスＣＰ１、ＣＰ２、ＣＰ３、ＣＰ
５、ＣＰ４、ＣＰ６およびＣＰ１に従うことになってい
る。これらのノード13、24、36、40、48および58は、例
えばＶＣＣと２ＶＣＣとの間で作動される。ノード26
は、例えばＶＣＣと３ＶＣＣ−ＶtNとの間で作動され
る。
【００５６】図１の作動 次に、図２の（ａ）〜（ｆ）を参照することにより、図
１の実施例の作動を詳細に説明する。時間Ｔ１では、ク
ロックパルスＣＰ３が活動状態（高）から不活動状態
（低）に遷移し、これがトランジスタ15をオフにし、Ｃ
Load（ノード16）をノード13から離す。時間Ｔ２では、
クロックパルスＣＰ５が不活動状態（低）から活動状態
（高）に遷移する。クロックパルスＣＰ３およびＣＰ５
のタイミングが、クロックパルスＣＰ３およびＣＰ５が
活動状態となってノード26がトランジスタ28を介して正
電荷を放電することのないように保証する。クロックパ
ルスＣＰ５が活動状態にあると、トランジスタ28がオン
になってノード26をＶＣＣに結合する。コンデンサ34
は、電圧ＶＣＣを提供する電源から、ノード26を介して
充電される。クロックパルスＣＰ５が活動状態（高）に
遷移したのち、Ｔ２とＴ３との間に好ましい時間遅延60
を課して、クロックパルスＣＰ１が時間Ｔ３で不活動状
態（低）に遷移する前にはノード26がＶＣＣに等しいこ
とを保証する。この好ましい遅延を利用して、クロック
パルスＣＰ１が不活動状態（低）に遷移するときにトラ
ンジスタ15がオンになることを防ぐ。このときにトラン
ジスタ15がオンになるならば、ポンピングされた電荷を
容量性負荷17からノードに漏らしてしまうであろう。
１の実施例の作動を詳細に説明する。時間Ｔ１では、ク
ロックパルスＣＰ３が活動状態（高）から不活動状態
（低）に遷移し、これがトランジスタ15をオフにし、Ｃ
Load（ノード16）をノード13から離す。時間Ｔ２では、
クロックパルスＣＰ５が不活動状態（低）から活動状態
（高）に遷移する。クロックパルスＣＰ３およびＣＰ５
のタイミングが、クロックパルスＣＰ３およびＣＰ５が
活動状態となってノード26がトランジスタ28を介して正
電荷を放電することのないように保証する。クロックパ
ルスＣＰ５が活動状態にあると、トランジスタ28がオン
になってノード26をＶＣＣに結合する。コンデンサ34
は、電圧ＶＣＣを提供する電源から、ノード26を介して
充電される。クロックパルスＣＰ５が活動状態（高）に
遷移したのち、Ｔ２とＴ３との間に好ましい時間遅延60
を課して、クロックパルスＣＰ１が時間Ｔ３で不活動状
態（低）に遷移する前にはノード26がＶＣＣに等しいこ
とを保証する。この好ましい遅延を利用して、クロック
パルスＣＰ１が不活動状態（低）に遷移するときにトラ
ンジスタ15がオンになることを防ぐ。このときにトラン
ジスタ15がオンになるならば、ポンピングされた電荷を
容量性負荷17からノードに漏らしてしまうであろう。
【００５７】時間Ｔ３では、クロックパルスＣＰ１が不
活動状態（低）に遷移し、ノード13および58が正電圧か
らＶＣＣをわずかに下回る正電圧（ＶＣＣ−ΔＶ）に遷
移する。時間Ｔ４では、クロックパルスＣＰ２が活動状
態（高）に移る。これにより、ノード13および58がそれ
ぞれトランジスタ14および50を介してＶＣＣまで帯電す
る。コンデンサ11および12がＶＣＣまで放電することを
保証するためには、好ましい時間遅延62が必要である。
活動状態（低）に遷移し、ノード13および58が正電圧か
らＶＣＣをわずかに下回る正電圧（ＶＣＣ−ΔＶ）に遷
移する。時間Ｔ４では、クロックパルスＣＰ２が活動状
態（高）に移る。これにより、ノード13および58がそれ
ぞれトランジスタ14および50を介してＶＣＣまで帯電す
る。コンデンサ11および12がＶＣＣまで放電することを
保証するためには、好ましい時間遅延62が必要である。
【００５８】時間Ｔ５では、クロックパルスＣＰ２、Ｃ
Ｐ４、ＣＰ５およびＰＣ６が状態を変える。クロックパ
ルスＣＰ１が活動状態になる前にクロックパルスＣＰ２
およびＣＰ６が不活動状態（低）になって、トランジス
タ14および50をオフにすることにより、コンデンサ11お
よび12がＶＣＣまでさらに放電することを防ぐ。クロッ
クパルスＣＰ５が不活動状態（低）になって、トランジ
スタ28をオフにすることにより、ノード26をＶＣＣから
解放する。クロックパルスＣＰ４が活動状態（高）にな
って、クロックパルスＣＰ１が活動状態（高）に遷移す
る前にトランジスタ32をオンにすることにより、ノード
26に正電荷を加えることを可能にする。ノード26および
ノード56がいずれも電圧電位ＶＣＣにあり、クロックパ
ルスＣＰ１が活動状態（高）に遷移するまでは電荷の移
動が起こらないため、クロックパルスＣＰ４が活動状態
（高）に遷移する前にクロックパルスＣＰ５が不活動状
態（低）に遷移する必要はない。
Ｐ４、ＣＰ５およびＰＣ６が状態を変える。クロックパ
ルスＣＰ１が活動状態になる前にクロックパルスＣＰ２
およびＣＰ６が不活動状態（低）になって、トランジス
タ14および50をオフにすることにより、コンデンサ11お
よび12がＶＣＣまでさらに放電することを防ぐ。クロッ
クパルスＣＰ５が不活動状態（低）になって、トランジ
スタ28をオフにすることにより、ノード26をＶＣＣから
解放する。クロックパルスＣＰ４が活動状態（高）にな
って、クロックパルスＣＰ１が活動状態（高）に遷移す
る前にトランジスタ32をオンにすることにより、ノード
26に正電荷を加えることを可能にする。ノード26および
ノード56がいずれも電圧電位ＶＣＣにあり、クロックパ
ルスＣＰ１が活動状態（高）に遷移するまでは電荷の移
動が起こらないため、クロックパルスＣＰ４が活動状態
（高）に遷移する前にクロックパルスＣＰ５が不活動状
態（低）に遷移する必要はない。
【００５９】時間Ｔ６では、クロックパルスＣＰ１が活
動状態（高）に遷移する。正の電荷がノード58からトラ
ンジスタ32を介してノード26の中にポンピングされる。
ノード26の電圧は次式によって求めることができる。
動状態（高）に遷移する。正の電荷がノード58からトラ
ンジスタ32を介してノード26の中にポンピングされる。
ノード26の電圧は次式によって求めることができる。
【００６０】
【数２】
【００６１】ただし、Ｖnode26は、ノード26でポンピン
グされた理論上の最高電圧であり、Ｃ12およびＣ34はそ
れぞれコンデンサ12および34の容量である。
グされた理論上の最高電圧であり、Ｃ12およびＣ34はそ
れぞれコンデンサ12および34の容量である。
【００６２】したがって、コンデンサ12のキャパシタン
スがコンデンサ34のキャパシタンスよりもはるかに大き
いならば、Ｖnode26は２ＶＣＣの値に近づくことができ
る。しかし、トランジスタ32のゲートは２ＶＣＣまでし
か達しないため、ノード26が近づくことができる最高電
圧は２ＶＣＣ−ＶtNである。実際の用途では、コンデン
サ12のキャパシタンスをコンデンサ34のキャパシタンス
にほぼ等しく設定するであろうから、この場合にはノー
ド26の電圧は３ＶＣＣ／２に近づく。クロックパルスＣ
Ｐ１が時間Ｔ６で高く遷移したのち、好ましい時間遅延
61は、電荷がコンデンサ12からコンデンサ34に移送され
るときにノード26の電圧がその最高値に達していること
を保証する。
スがコンデンサ34のキャパシタンスよりもはるかに大き
いならば、Ｖnode26は２ＶＣＣの値に近づくことができ
る。しかし、トランジスタ32のゲートは２ＶＣＣまでし
か達しないため、ノード26が近づくことができる最高電
圧は２ＶＣＣ−ＶtNである。実際の用途では、コンデン
サ12のキャパシタンスをコンデンサ34のキャパシタンス
にほぼ等しく設定するであろうから、この場合にはノー
ド26の電圧は３ＶＣＣ／２に近づく。クロックパルスＣ
Ｐ１が時間Ｔ６で高く遷移したのち、好ましい時間遅延
61は、電荷がコンデンサ12からコンデンサ34に移送され
るときにノード26の電圧がその最高値に達していること
を保証する。
【００６３】時間Ｔ７では、クロックパルスＣＰ４が不
活動状態（低）に遷移して、トランジスタ32をオフに
し、ノード26をノード50から離す。これは、クロックパ
ルスＣＰ３が時間Ｔ８で遷移することに備えて行われ
る。ノード26がノード50から離れていると、ノード26の
電圧は、主に、コンデンサ34のキャパシタンスおよびト
ランジスタ15のゲートキャパシタンスの関数である。
活動状態（低）に遷移して、トランジスタ32をオフに
し、ノード26をノード50から離す。これは、クロックパ
ルスＣＰ３が時間Ｔ８で遷移することに備えて行われ
る。ノード26がノード50から離れていると、ノード26の
電圧は、主に、コンデンサ34のキャパシタンスおよびト
ランジスタ15のゲートキャパシタンスの関数である。
【００６４】時間Ｔ８では、クロックパルスＣＰ３が活
動状態（高）に遷移する。ノード26の電圧は電圧ＶＣＣ
もう一つ分だけ高まる（コンデンサ34のキャパシタンス
がトランジスタ15のゲートキャパシタンスよりもはるか
に大きいため）。したがって、ノード26の電圧は、ノー
ド26が初めに時間Ｔ６で２ＶＣＣ−ＶtNまで充電された
のか、３ＶＣＣ／２まで充電されたのか（これはコンデ
ンサ34および12の大きさに依存することに再度注意する
こと）により、３ＶＣＣ−ＶtNまたは2.5 ＶＣＣであ
る。クロックパルスＣＰ３が活動状態（高）に遷移した
のち、好ましい時間遅延65は、すべての正電荷がコンデ
ンサ11からＣLoadに移送またはポンピングされることを
保証する。
動状態（高）に遷移する。ノード26の電圧は電圧ＶＣＣ
もう一つ分だけ高まる（コンデンサ34のキャパシタンス
がトランジスタ15のゲートキャパシタンスよりもはるか
に大きいため）。したがって、ノード26の電圧は、ノー
ド26が初めに時間Ｔ６で２ＶＣＣ−ＶtNまで充電された
のか、３ＶＣＣ／２まで充電されたのか（これはコンデ
ンサ34および12の大きさに依存することに再度注意する
こと）により、３ＶＣＣ−ＶtNまたは2.5 ＶＣＣであ
る。クロックパルスＣＰ３が活動状態（高）に遷移した
のち、好ましい時間遅延65は、すべての正電荷がコンデ
ンサ11からＣLoadに移送またはポンピングされることを
保証する。
【００６５】トランジスタ15のドレインの電圧は２ＶＣ
Ｃに等しく、トランジスタ15のゲートの電圧（およびノ
ード26）は３ＶＣＣ−ＶtNまたは2.5 ＶＣＣに等しい。
トランジスタ15のゲート電圧は２ＶＣＣよりもしきい電
圧ＶtNを超えた分は高いため、ノード13（コンデンサ1
1）がＣLoadを理論上の２ＶＣＣいっぱいまで充電する
間、トランジスタ15はオンのままとどまる。
Ｃに等しく、トランジスタ15のゲートの電圧（およびノ
ード26）は３ＶＣＣ−ＶtNまたは2.5 ＶＣＣに等しい。
トランジスタ15のゲート電圧は２ＶＣＣよりもしきい電
圧ＶtNを超えた分は高いため、ノード13（コンデンサ1
1）がＣLoadを理論上の２ＶＣＣいっぱいまで充電する
間、トランジスタ15はオンのままとどまる。
【００６６】クロックパルスＣＰ１は、クロックパルス
ＣＰ２およびＣＰ６が不活動状態（低）にあるときにし
か遷移しないことが好ましい。これは、トランジスタ14
および50がそれぞれオンである間は充電されたノード13
および58が電源ＶＣＣに放電することを防ぎ、ポンピン
グされたノード16に結合した充電された容量性負荷が電
源ＶＣＣに放電することを防ぐ。クロックパルスＣＰ２
とＣＰ３およびＣＰ３とＣＰ６は、活動状態ではオーバ
ーラップしないことが好ましい。
ＣＰ２およびＣＰ６が不活動状態（低）にあるときにし
か遷移しないことが好ましい。これは、トランジスタ14
および50がそれぞれオンである間は充電されたノード13
および58が電源ＶＣＣに放電することを防ぎ、ポンピン
グされたノード16に結合した充電された容量性負荷が電
源ＶＣＣに放電することを防ぐ。クロックパルスＣＰ２
とＣＰ３およびＣＰ３とＣＰ６は、活動状態ではオーバ
ーラップしないことが好ましい。
【００６７】次に、回路の効率を説明する。主チャージ
ポンプは、トランジスタ14および15、ノード13、18、24
および26、コンデンサ11、22および34ならびにポンピン
グされるノード16からなる。副チャージポンプは、トラ
ンジスタ32および50、主制御ノード26、ノード40、48、
56および58ならびにコンデンサ12、46および54からな
る。回路の効率は次式によって計算する。
ポンプは、トランジスタ14および15、ノード13、18、24
および26、コンデンサ11、22および34ならびにポンピン
グされるノード16からなる。副チャージポンプは、トラ
ンジスタ32および50、主制御ノード26、ノード40、48、
56および58ならびにコンデンサ12、46および54からな
る。回路の効率は次式によって計算する。
【００６８】
【数３】
【００６９】ただし、ＩVccpは、ＶＣＣＰまで充電され
た容量性負荷の電流であり、ＩVcc1は、チャージポンプ
の電源ＶＣＣ電流であり、ＩVcc2は、副チャージポンプ
の電源ＶＣＣ電流である。単段チャージポンプは50％の
理論上の効率を有するため、ＩVcc1＝２ＩVccpであり、
ＩVcc2＝２ＩVnode26 である。主チャージポンプと副チ
ャージポンプとが同じ大きさ（すなわち、トランジスタ
どうしが同じ大きさ）ならば、ＩVccp＝ＩVnode26 （ノ
ード２６にホンピングされる電流）であり、数式２によ
って計算される効率は25％である。臨界ノードのチャー
ジポンプ（副チャージポンプ）は臨界ノード26しかポン
ピングしないため、このポンプは主チャージポンプほど
大きくなくともよい。臨界ノードのチャージポンプはＩ
Vnode26＝0.25ＩVccpを提供することが好ましい。数式
２を使用し、寄生容量を無視すると、図１の実施例の効
率は約40％である。
た容量性負荷の電流であり、ＩVcc1は、チャージポンプ
の電源ＶＣＣ電流であり、ＩVcc2は、副チャージポンプ
の電源ＶＣＣ電流である。単段チャージポンプは50％の
理論上の効率を有するため、ＩVcc1＝２ＩVccpであり、
ＩVcc2＝２ＩVnode26 である。主チャージポンプと副チ
ャージポンプとが同じ大きさ（すなわち、トランジスタ
どうしが同じ大きさ）ならば、ＩVccp＝ＩVnode26 （ノ
ード２６にホンピングされる電流）であり、数式２によ
って計算される効率は25％である。臨界ノードのチャー
ジポンプ（副チャージポンプ）は臨界ノード26しかポン
ピングしないため、このポンプは主チャージポンプほど
大きくなくともよい。臨界ノードのチャージポンプはＩ
Vnode26＝0.25ＩVccpを提供することが好ましい。数式
２を使用し、寄生容量を無視すると、図１の実施例の効
率は約40％である。
【００７０】単段ポンプ、二段ポンプおよび本実施例の
ポンプの効率の比較は、図７に見ることができる。ライ
ン140 は単段ポンプの効率を表す。ライン142 は二段ポ
ンプの効率を表す。ライン144 は本発明の好ましい実施
例の効率を表す。
ポンプの効率の比較は、図７に見ることができる。ライ
ン140 は単段ポンプの効率を表す。ライン142 は二段ポ
ンプの効率を表す。ライン144 は本発明の好ましい実施
例の効率を表す。
【００７１】ＶＣＣＰの電圧を例えば4.5 Ｖにすること
を望むならば（ＶＣＣ＝３Ｖ）、好ましい実施例のポン
プの効率は、二段ポンプの効率を超えるだけでなく、単
段ポンプの効率をも超える。図７においては、ライン14
6 はＶＣＣＰ＝4.5 Ｖを表す。ライン146 がライン140
、142 および144 と交差するところは、単段ポンプ、
二段ポンプおよび好ましい実施例のポンプの効率をそれ
ぞれ表す。
を望むならば（ＶＣＣ＝３Ｖ）、好ましい実施例のポン
プの効率は、二段ポンプの効率を超えるだけでなく、単
段ポンプの効率をも超える。図７においては、ライン14
6 はＶＣＣＰ＝4.5 Ｖを表す。ライン146 がライン140
、142 および144 と交差するところは、単段ポンプ、
二段ポンプおよび好ましい実施例のポンプの効率をそれ
ぞれ表す。
【００７２】図１の実施例は２ＶＣＣいっぱいを提供す
る。これは、好ましい実施例を、２ＶＣＣいっぱいを必
要とするいくつかの用途において規制を加えずに使用す
ることを可能にするであろう。
る。これは、好ましい実施例を、２ＶＣＣいっぱいを必
要とするいくつかの用途において規制を加えずに使用す
ることを可能にするであろう。
【００７３】２Ｖにまで下がる電圧源ＶＣＣにおける変
動は、主制御ノード26が、２ＶＣＣよりもしきい電圧Ｖ
tNを超えた分は高い電圧を達成することを可能にする。
つまり、本発明の好ましい実施例は、２Ｖまでの低さの
電源電圧ＶＣＣを有することができる。さらに、本装置
は２Ｖの低さの電圧で作動することができるため、より
高い電圧ででも作動し、したがって、電源ＶＣＣについ
てより広い電圧範囲を許容する。
動は、主制御ノード26が、２ＶＣＣよりもしきい電圧Ｖ
tNを超えた分は高い電圧を達成することを可能にする。
つまり、本発明の好ましい実施例は、２Ｖまでの低さの
電源電圧ＶＣＣを有することができる。さらに、本装置
は２Ｖの低さの電圧で作動することができるため、より
高い電圧ででも作動し、したがって、電源ＶＣＣについ
てより広い電圧範囲を許容する。
【００７４】当業者であれば、本発明の真髄から逸脱す
ることなく、ノード26をＶＣＣＰよりも電圧ＶtNを超え
た分は高い電圧まで充電する他の装置を副チャージポン
プに代えて使用しうることを認めるはずである。
ることなく、ノード26をＶＣＣＰよりも電圧ＶtNを超え
た分は高い電圧まで充電する他の装置を副チャージポン
プに代えて使用しうることを認めるはずである。
【００７５】当業者であれば、コンデンサ11、12、22、
34、38、46および54が、ソースおよびドレインの両電極
どうしを接続したトランジスタであることを理解するは
ずである。クロックパルスＣＰ１〜ＣＰ６は、互いに接
続したソースおよびドレインの両電極に結合しているこ
とが好ましい。これらのトランジスタのゲート電極は、
好ましい実施例においては、それぞれのノードに結合し
ている。本発明は、トランジスタをコンデンサとして使
用することに限定されず、容量機能を有する他の要素を
代わりに使用してもよい。また、バイポーラトランジス
タを含む他の型式のトランジスタを使用することもでき
る。
34、38、46および54が、ソースおよびドレインの両電極
どうしを接続したトランジスタであることを理解するは
ずである。クロックパルスＣＰ１〜ＣＰ６は、互いに接
続したソースおよびドレインの両電極に結合しているこ
とが好ましい。これらのトランジスタのゲート電極は、
好ましい実施例においては、それぞれのノードに結合し
ている。本発明は、トランジスタをコンデンサとして使
用することに限定されず、容量機能を有する他の要素を
代わりに使用してもよい。また、バイポーラトランジス
タを含む他の型式のトランジスタを使用することもでき
る。
【００７６】トランジスタ14および15はトランジスタ32
および50よりも大きい（チャネル長さに対するチャネル
幅の比が大きい）ことが好ましい。トランジスタ32およ
び50は主制御ノード26しかポンピングせず、したがっ
て、トランジスタ14および15に比べて小さな電流通過能
力しか必要としないため、このような構成が可能にな
る。トランジスタ19および52は互いに等しい大きさであ
ることができる。トランジスタ20、21、28および30はト
ランジスタ42および44より大きくてもよい。トランジス
タ28はトランジスタ20、21および30よりも大きくて、ノ
ード26をＶＣＣまで速やかに放電するものでもよい。そ
うでなければ、ノード26をＶＣＣまでいっぱいに放電す
るのに十分な期間にわたってトランジスタ28をオンにし
ておくべきである。また、コンデンサ12はノード26にし
か電荷を提供しないため、コンデンサ12はコンデンサ11
よりも小さなものであることができる。
および50よりも大きい（チャネル長さに対するチャネル
幅の比が大きい）ことが好ましい。トランジスタ32およ
び50は主制御ノード26しかポンピングせず、したがっ
て、トランジスタ14および15に比べて小さな電流通過能
力しか必要としないため、このような構成が可能にな
る。トランジスタ19および52は互いに等しい大きさであ
ることができる。トランジスタ20、21、28および30はト
ランジスタ42および44より大きくてもよい。トランジス
タ28はトランジスタ20、21および30よりも大きくて、ノ
ード26をＶＣＣまで速やかに放電するものでもよい。そ
うでなければ、ノード26をＶＣＣまでいっぱいに放電す
るのに十分な期間にわたってトランジスタ28をオンにし
ておくべきである。また、コンデンサ12はノード26にし
か電荷を提供しないため、コンデンサ12はコンデンサ11
よりも小さなものであることができる。
【００７７】前述の記載は、本発明の好ましい実施例に
関するものであり、本発明の真髄または範囲から逸脱す
ることなく、多様な変更および変形をなしうるというこ
とが理解されるであろう。
関するものであり、本発明の真髄または範囲から逸脱す
ることなく、多様な変更および変形をなしうるというこ
とが理解されるであろう。
【図１】本発明を具現化する回路を詳細に示す図であ
る。
る。
【図２】図１の実施例のタイミング図である。
【図３】ｎチャネルトランジスタを使用する従来技術の
電荷ポンプを示す図である。
電荷ポンプを示す図である。
【図４】図３の回路のタイミング図である。
【図５】従来技術の二段チャージポンプを示す図であ
る。
る。
【図６】図５の二段ポンプのタイミング図である。
【図７】単段ポンプ、二段ポンプおよび本発明のポンプ
の効率を示すグラフである。
の効率を示すグラフである。
11、12、22、34、38、46、54 コンデンサ 13、16、24、26、36、40、48、58 ノード 14、15、19、20、21、28、30、32、42、44、50、52 ト
ランジスタ
ランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/094 8321−5Ｊ Ｈ０３Ｋ 19/094 Ｃ (72)発明者 マイケル ブイ． コードバ アメリカ合衆国 コロラド州 80906 コ ロラドスプリングス ＃337 クアイル レイク ロード 3388 (72)発明者 キム シー． ハーディー アメリカ合衆国 コロラド州 80920 コ ロラドスプリングス キット カーソン レーン 9760
Claims (16)
- 【請求項１】 集積回路のチャージポンプであって、 出力および内部ノードを有する第１のポンプと、 前記内部ノードを高電圧にポンピングするために結合さ
れた第２のポンプとを含み、各ポンプがＶＣＣの電源を
受け、それにより、前記第１のポンプが２ＶＣＣまでポ
ンピングすることができることを特徴とするチャージポ
ンプ。 - 【請求項２】 第２のポンプが第１のポンプよりもチャ
ンネル長に対するチャンネル幅の比であるトランジスタ
寸法において小さく、比較的高い効率を有する請求項１
記載のチャージポンプ。 - 【請求項３】 第１のポンプがＶＣＣを受けるための入
力を有し、前記内部ノードが、第１のポンプの出力とＶ
ＣＣを受けるための前記入力との間のトランジスタの制
御電極に結合している請求項１記載のチャージポンプ。 - 【請求項４】 第１のノードに結合した副チャージポン
プと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ゲート電極が前記第１のノードに結合し、前記ソース
電極がポンピングされるノードに結合し、前記ドレイン
電極が第２のノードに結合している第１のトランジスタ
と、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ソース電極が前記第２のノードに結合し、前記ドレイ
ン電極が第１の電圧源に結合し、前記ゲート電極が第３
のノードに結合している第２のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極およびゲート電極が前記第１の電圧源に
結合し、前記ソース電極が前記第３のノードに結合して
いる第３のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第３のノードに結合し、前記ゲート電極が
第１のノードに結合している第４のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第１のノードに結合し、前記ゲート電極が
第４のノードに結合している第５のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第４のノードに結合し、前記ゲート電極が
第１のノードに結合している第６のトランジスタと、 前記第１、第２、第３および第４の各ノードにそれぞれ
１個づつ結合している複数のコンデンサとを含むことを
特徴とする集積回路のチャージポンプ。 - 【請求項５】 ゲート電極、ソース電極およびドレイン
電極を有し、前記ドレイン電極が前記第１の電圧源に結
合し、前記ソース電極が前記第３のノードに結合し、前
記ゲート電極が第５のノードに結合している第７のトラ
ンジスタと、 前記第５のノードに結合したもう１個のコンデンサとを
さらに含む請求項４記載のチャージポンプ。 - 【請求項６】 前記第１、第２、第３、第４、第５、第
６および第７の各トランジスタならびに前記複数のコン
デンサがＮ型であり、前記コンデンサが、それぞれのソ
ース電極とドレイン電極とが結合して前記コンデンサそ
れぞれの端子を形成し、ゲート電極がもう１個の端子を
形成しているトランジスタである請求項５記載のチャー
ジポンプ。 - 【請求項７】 前記副チャージポンプがＮ型単段チャー
ジポンプである請求項４記載のチャージポンプ。 - 【請求項８】 ゲート電極、ソース電極およびドレイン
電極を有し、前記ゲート電極が第１のノードに結合し、
前記ソース電極がポンピングされるノードに結合し、前
記ドレイン電極が第２のノードに結合している第１のト
ランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が第１の電圧源に結合し、前記ゲート電
極が第３のノードに結合し、前記ソース電極が前記第２
のノードに結合している第２のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極およびゲート電極が前記第１の電圧源に
結合し、前記ソース電極が前記第３のノードに結合して
いる第３のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第３のノードに結合し、前記ゲート電極が
前記第１のノードに結合している第４のトランジスタ
と、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第１のノードに結合し、前記ゲート電極が
第４のノードに結合している第５のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第４のノードに結合し、前記ゲート電極が
第１のノードに結合している第６のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第３のノードに結合し、前記ゲート電極が
前記第５のノードに結合している第７のトランジスタ
と、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ソース電極が前記第１のノードに結合し、前記ドレイ
ン電極が第６のノードに結合し、前記ゲート電極が前記
第５のノードに結合している第８のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第５のノードに結合し、前記ゲート電極が
第７のノードに結合している第９のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極が前記第１の電圧源に結合し、前記ソー
ス電極が前記第７のノードに結合し、前記ゲート電極が
前記第５のノードに結合している第10のトランジスタ
と、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ドレイン電極および前記ゲート電極が前記第１の電圧
源に結合し、前記ソース電極が前記第７のノードに結合
している第11のトランジスタと、 ゲート電極、ソース電極およびドレイン電極を有し、前
記ソース電極が前記第６のノードに結合し、前記ドレイ
ン電極が前記第１の電圧源に結合し、前記ゲート電極が
前記第７のノードに結合している第12のトランジスタ
と、 前記第１、第２、第３、第４、第５、第６および第７の
各ノードにそれぞれ１個づつ結合している複数のコンデ
ンサとを含むことを特徴とする集積回路のチャージポン
プ。 - 【請求項９】 前記第１、第２、第３、第４、第５、第
６、第７、第８、第９、第10、第11および第12の各トラ
ンジスタならびに前記複数のコンデンサがＮ型電界効果
トランジスタであり、前記複数のコンデンサそれぞれ
が、ソース電極とドレイン電極とが結合しているトラン
ジスタからなる請求項８記載のチャージポンプ。 - 【請求項10】 前記第１および第２のトランジスタが前
記第８および第12のトランジスタよりもチャンネル長に
対するチャンネル幅の比において大きなものである請求
項８記載のチャージポンプ。 - 【請求項11】 前記第２のノードに結合した前記コンデ
ンサが、前記第６のノードに結合した前記コンデンサよ
りも大きな容量である請求項８記載のチャージポンプ。 - 【請求項12】 チャージポンプを作動させる方法であっ
て、 電源電圧よりもしきい電圧を超えた分低い大きさを有す
る第１の電圧を第１のスイッチに供給して、前記第１の
電圧により、電源を第１のノードに結合するように前記
第１のスイッチを制御する段階と、 第２の電圧を前記第１のノードに供給して第１のノード
の電圧の大きさを増す段階と、 前記増大した第１のノードの電圧よりももう一つのしき
い電圧を超える分低い大きさを有する第３の電圧を第２
のスイッチに供給して、前記第３の電圧により、前記第
１のノードを第２のノードに結合するように前記第２の
スイッチを制御する段階とを含み、 前記第１のスイッチが前記電源を前記第１のノードに結
合している間は前記第１のノードの電圧の大きさが増さ
ず、前記第２のスイッチが前記第１のノードを前記第２
のノードに結合している間は前記第１のノードの電圧の
大きさが減らないようなタイミングシーケンスをもって
前記第１、第２および第３の電圧の供給を行うことを特
徴とする方法。 - 【請求項13】 前記段階を繰り返す請求項12記載の方
法。 - 【請求項14】 ゲート電極、第１の電極および第２の電
極を有し、前記ゲート電極が前記第１のノードに結合
し、前記第１の電極が容量性負荷に結合し、前記第２の
電極が第２のノードに結合し、前記第２のノードがクロ
ックパルスを受けるようにさらに結合している第１のト
ランジスタと、 ゲート電極、第１の電極および第２の電極を有し、前記
第１の電極が前記第２のノードに結合し、前記第２の電
極が電源に結合し、前記ゲート電極が第３のノードに結
合している第２のトランジスタと、 前記第１および第３のノードに結合しており、第１およ
び第２の電位を前記第１および第３のノードにそれぞれ
提供する電圧発生回路とを含み、 前記第２の電位の大きさが前記電源の大きさよりも少な
くとも前記第２のトランジスタのしきい値分だけ大きな
ものであり、前記第１の電位の大きさが前記第２のノー
ドの電位大きさよりも少なくとも前記第１のトランジス
タのしきい値分だけ大きなものであることを特徴とする
チャージポンプ。 - 【請求項15】 前記電圧発生回路がもう１個のチャージ
ポンプおよび複数のトランジスタを含み、前記回路が前
記クロックパルスおよび複数のクロックパルスを受ける
ように結合している請求項14記載のチャージポンプ。 - 【請求項16】 前記クロックパルスを受けるように結合
し、また、前記第２のノードに結合しているコンデンサ
をさらに含み、前記コンデンサが、前記クロックパルス
に追随する前記第２のノードに信号を提供する請求項14
記載のチャージポンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/964003 | 1992-10-20 | ||
| US07/964,003 US5412257A (en) | 1992-10-20 | 1992-10-20 | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06217527A true JPH06217527A (ja) | 1994-08-05 |
| JP2815293B2 JP2815293B2 (ja) | 1998-10-27 |
Family
ID=25508012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24925493A Expired - Fee Related JP2815293B2 (ja) | 1992-10-20 | 1993-10-05 | 高効率ｎチャネルチャージポンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5412257A (ja) |
| EP (1) | EP0594230B1 (ja) |
| JP (1) | JP2815293B2 (ja) |
| DE (1) | DE69310310T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471553B2 (en) | 2005-09-16 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9200056A (nl) * | 1992-01-14 | 1993-08-02 | Sierra Semiconductor Bv | Hoogspanningsgenerator met uitgangsstroomregeling. |
| US5811990A (en) | 1993-10-15 | 1998-09-22 | Micron Technology, Inc. | Voltage pump and a level translator circuit |
| EP0666571B1 (en) * | 1994-01-28 | 2000-05-31 | STMicroelectronics S.r.l. | Charge pump circuit |
| GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
| US5677645A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Vccp pump for low voltage operation |
| KR100208443B1 (ko) * | 1995-10-14 | 1999-07-15 | 김영환 | 네가티브 전압 구동회로 |
| KR0172850B1 (ko) * | 1995-11-23 | 1999-03-30 | 문정환 | 고효율 전하 펌프회로 |
| US6198339B1 (en) | 1996-09-17 | 2001-03-06 | International Business Machines Corporation | CVF current reference with standby mode |
| DE69619534T2 (de) * | 1996-11-14 | 2002-10-31 | St Microelectronics Srl | BICMOS negative Leistungsladungspumpe |
| GB2324423B (en) * | 1997-04-16 | 1999-07-21 | Lsi Logic Corp | Charge pump |
| US6208197B1 (en) | 1999-03-04 | 2001-03-27 | Vanguard International Semiconductor Corp. | Internal charge pump voltage limit control |
| US6255896B1 (en) * | 1999-09-27 | 2001-07-03 | Intel Corporation | Method and apparatus for rapid initialization of charge pump circuits |
| US6337595B1 (en) * | 2000-07-28 | 2002-01-08 | International Business Machines Corporation | Low-power DC voltage generator system |
| US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
| US6952116B2 (en) * | 2003-09-29 | 2005-10-04 | Micron Technology, Inc. | Non-cascading charge pump circuit and method |
| US7248096B2 (en) * | 2004-11-22 | 2007-07-24 | Stmicroelectronics S.R.L. | Charge pump circuit with dynamic biasing of pass transistors |
| JP2006311703A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | チャージポンプ回路を有する電子機器 |
| US7772919B2 (en) * | 2007-07-26 | 2010-08-10 | International Rectifier Corporation | Double stage compact charge pump circuit |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532308B2 (ja) * | 1972-09-25 | 1978-01-26 | ||
| IT1073440B (it) * | 1975-09-22 | 1985-04-17 | Seiko Instr & Electronics | Circuito elevatore di tensione realizzato in mos-fet |
| JPS5693422A (en) * | 1979-12-05 | 1981-07-29 | Fujitsu Ltd | Level-up circuit |
| DE3067215D1 (en) * | 1979-12-13 | 1984-04-26 | Fujitsu Ltd | Charge-pumping semiconductor memory cell comprising a charge-storage region and memory device using such a cell |
| JPS5694654A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Generating circuit for substrate bias voltage |
| US4336466A (en) * | 1980-06-30 | 1982-06-22 | Inmos Corporation | Substrate bias generator |
| JPS58151719A (ja) * | 1982-03-05 | 1983-09-09 | Sony Corp | パルス発生回路 |
| US4733108A (en) * | 1982-06-28 | 1988-03-22 | Xerox Corporation | On-chip bias generator |
| EP0126788B1 (de) * | 1983-05-27 | 1987-06-03 | Deutsche ITT Industries GmbH | MOS-Bootstrap-Gegentaktstufe |
| US4591738A (en) * | 1983-10-27 | 1986-05-27 | International Business Machines Corporation | Charge pumping circuit |
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| US4638464A (en) * | 1983-11-14 | 1987-01-20 | International Business Machines Corp. | Charge pump system for non-volatile ram |
| US4578601A (en) * | 1983-12-07 | 1986-03-25 | Motorola, Inc. | High speed TTL clock input buffer circuit which minimizes power and provides CMOS level translation |
| US4631421A (en) * | 1984-08-14 | 1986-12-23 | Texas Instruments | CMOS substrate bias generator |
| NL8402764A (nl) * | 1984-09-11 | 1986-04-01 | Philips Nv | Schakeling voor het opwekken van een substraatvoorspanning. |
| JPS61260717A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | 半導体昇圧信号発生回路 |
| US4797899A (en) * | 1986-12-15 | 1989-01-10 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver |
| DE8714849U1 (ja) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena, Dd | |
| US4984256A (en) * | 1987-02-13 | 1991-01-08 | Kabushiki Kaisha Toshiba | Charge transfer device with booster circuit |
| US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
| US4922130A (en) * | 1988-05-26 | 1990-05-01 | Hewlett-Packard Company | High performance track/hold for a digital multimeter |
| KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
| FR2642240B1 (fr) * | 1989-01-23 | 1994-07-29 | Sgs Thomson Microelectronics | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
| DE3931596A1 (de) * | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
| JP2531267B2 (ja) * | 1989-06-20 | 1996-09-04 | 日本電気株式会社 | チャ―ジポンプ |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| EP0410029B1 (de) * | 1989-07-25 | 1995-01-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Nachlaufsynchronisation |
| JP2780365B2 (ja) * | 1989-08-14 | 1998-07-30 | 日本電気株式会社 | 基板電位発生回路 |
| EP0427084B1 (en) * | 1989-11-08 | 1994-12-14 | National Semiconductor Corporation | Maximum swing cascode circuit for a bipolar charge pump |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| US5008799A (en) * | 1990-04-05 | 1991-04-16 | Montalvo Antonio J | Back-to-back capacitor charge pumps |
| JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
| KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
| US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
| KR940003153B1 (ko) * | 1991-04-12 | 1994-04-15 | 금성일렉트론 주식회사 | 백바이어스 발생회로 |
| US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
| DE4130191C2 (de) * | 1991-09-30 | 1993-10-21 | Samsung Electronics Co Ltd | Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung |
| KR940005691B1 (ko) * | 1991-10-25 | 1994-06-22 | 삼성전자 주식회사 | 기판전압 발생 장치의 차아지 펌프회로 |
-
1992
- 1992-10-20 US US07/964,003 patent/US5412257A/en not_active Expired - Lifetime
-
1993
- 1993-08-26 DE DE69310310T patent/DE69310310T2/de not_active Expired - Lifetime
- 1993-08-26 EP EP93202505A patent/EP0594230B1/en not_active Expired - Lifetime
- 1993-10-05 JP JP24925493A patent/JP2815293B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471553B2 (en) | 2005-09-16 | 2008-12-30 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
| US7751234B2 (en) | 2005-09-16 | 2010-07-06 | Samsung Electronics Co., Ltd. | Phase change memory device and program method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69310310T2 (de) | 1997-08-14 |
| JP2815293B2 (ja) | 1998-10-27 |
| US5412257A (en) | 1995-05-02 |
| DE69310310D1 (de) | 1997-06-05 |
| EP0594230A1 (en) | 1994-04-27 |
| EP0594230B1 (en) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347171A (en) | Efficient negative charge pump | |
| US6501325B1 (en) | Low voltage supply higher efficiency cross-coupled high voltage charge pumps | |
| US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| US7046076B2 (en) | High efficiency, low cost, charge pump circuit | |
| US7259612B2 (en) | Efficient charge pump for a wide range of supply voltages | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| US7368969B2 (en) | Level shift circuit and semiconductor device | |
| KR980011440A (ko) | 반도체 기판용 전하 펌프 | |
| US6198340B1 (en) | High efficiency CMOS pump circuit | |
| US7652522B2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
| US6208196B1 (en) | Current mode charge pumps | |
| US5493486A (en) | High efficiency compact low power voltage doubler circuit | |
| US6215159B1 (en) | Semiconductor integrated circuit device | |
| US6184594B1 (en) | Multi-stage charge pump having high-voltage pump control feedback and method of operating same | |
| JPH09154274A (ja) | チャージポンプ回路 | |
| US6437637B2 (en) | Charge-pump circuit and control method thereof | |
| JPH0582145B2 (ja) | ||
| KR100564584B1 (ko) | 별도의 전압 공급회로를 갖는 고전압 발생 장치 | |
| US6177829B1 (en) | Device for improving the switching efficiency of an integrated circuit charge pump | |
| JPH0430207B2 (ja) | ||
| US6631081B2 (en) | Capacitive high voltage generator | |
| KR100349349B1 (ko) | 승압 전압 발생기 | |
| JPH0974738A (ja) | 半導体装置 | |
| KR940003405B1 (ko) | 기판전압 발생장치 | |
| KR20020021551A (ko) | 다단계 고전압 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |