JP2780365B2 - 基板電位発生回路 - Google Patents
基板電位発生回路Info
- Publication number
- JP2780365B2 JP2780365B2 JP1210305A JP21030589A JP2780365B2 JP 2780365 B2 JP2780365 B2 JP 2780365B2 JP 1210305 A JP1210305 A JP 1210305A JP 21030589 A JP21030589 A JP 21030589A JP 2780365 B2 JP2780365 B2 JP 2780365B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate potential
- charge pump
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板電位発生回路に関し、特に半導体集積回
路の基板へ所定の電位を供給する基板電位発生回路に関
する。
路の基板へ所定の電位を供給する基板電位発生回路に関
する。
従来、この種の基板電位発生回路は、一例として第5
図に示すように、インバータI1〜I3を備え所定の周波数
で発振する発振回路1と、インバータI4,I5を備え発振
回路1の出力信号を矩形波に整形する回路2と、トラン
ジスタT9,T10で形成されたインバータI11,キャパシタC
4及びダイオードD5,D6を備え負の基板電位Vsubを発生す
るチャージポンプ回路3Aとを有する構成となっていた。
図に示すように、インバータI1〜I3を備え所定の周波数
で発振する発振回路1と、インバータI4,I5を備え発振
回路1の出力信号を矩形波に整形する回路2と、トラン
ジスタT9,T10で形成されたインバータI11,キャパシタC
4及びダイオードD5,D6を備え負の基板電位Vsubを発生す
るチャージポンプ回路3Aとを有する構成となっていた。
上述した従来の基板電位発生回路は、半導体集積回路
全体の基板に対し、基板電位Vsubを安定して供給するた
めに十分な供給能力が必要であるので、チャージポンプ
回路3Aを構成するトランジスタT9,T10やキャパシタC4等
を全般的に大きなサイズにし、かつ発振回路1の発振周
波数を比較的高くする必要があり、消費電流が増大する
という欠点があり、また、自身の高速スイッチング動作
のために発生する基板電流が増大して、十分に安定した
基板電位Vsubを与えることができなくなるという欠点が
ある。
全体の基板に対し、基板電位Vsubを安定して供給するた
めに十分な供給能力が必要であるので、チャージポンプ
回路3Aを構成するトランジスタT9,T10やキャパシタC4等
を全般的に大きなサイズにし、かつ発振回路1の発振周
波数を比較的高くする必要があり、消費電流が増大する
という欠点があり、また、自身の高速スイッチング動作
のために発生する基板電流が増大して、十分に安定した
基板電位Vsubを与えることができなくなるという欠点が
ある。
本発明の目的は、消費電流が増大するのを抑え、かつ
安定して基板電位を供給することができる基板電位発生
回路を提供することにある。
安定して基板電位を供給することができる基板電位発生
回路を提供することにある。
本発明の基板電位発生回路は、所定の周波数で発振す
る発振回路と、この発振回路の出力信号によりオン・オ
フする第1のトランジスタ,第1のキャパシタ,及び第
1のダイオードを備え電源電圧より高いレベルの電圧を
発生する第1のチャージポンプ回路と、この第1のチャ
ージポンプ回路から電源電圧より高いレベルの電圧を電
源として前記発振回路の出力信号によりオン・オフする
第2のトランジスタ,第2のキャパシタ,及び第2のダ
イオードを備え所定のレベルの基板電位を発生する第2
のチャージポンプ回路とを有している。
る発振回路と、この発振回路の出力信号によりオン・オ
フする第1のトランジスタ,第1のキャパシタ,及び第
1のダイオードを備え電源電圧より高いレベルの電圧を
発生する第1のチャージポンプ回路と、この第1のチャ
ージポンプ回路から電源電圧より高いレベルの電圧を電
源として前記発振回路の出力信号によりオン・オフする
第2のトランジスタ,第2のキャパシタ,及び第2のダ
イオードを備え所定のレベルの基板電位を発生する第2
のチャージポンプ回路とを有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は本発明の第1の実施例を示す回路図である。
この実施例は、奇数段のインバータI1〜I3を備え所定
の周波数で発振する発振回路1と、インバータI4,I5を
備え発振回路1の出力信号を矩形波に整形する波形整形
回路2と、この波形整形回路2の出力信号によりオン・
オフするP型及びN型のトランジスタT3,T4で形成され
たインバータI7、一端をこのインバータI7の出力端と接
続するキャパシタC2、一端を電源端子(電源電圧VCC、
例えば5V)と接続し他端をキャパシタC2の他端と接続す
るダイオードD3、及び一端をダイオードD3の他端と接続
し他端から電源電圧VCCより高いレベル(例えば8V)の
電圧Vchを発生するダイオードD4を備えた第1のチャー
ジポンプ回路4と、この第1のチャージポンプ回路4か
らの電圧Vchを電源として波形整形回路2の出力信号に
よりオン・オフするP型及びN型のトランジスタT1,T2
で形成されたインバータI6、一端をこのインバータI6の
出力端と接続するキャパシタC1、一端を接地端子と接続
し他端をキャパシタC1の他端と接続するダイオードD2、
及び一端をダイオードD2の他端と接続し他端から負の電
位の基板電位Vsubを発生するダイオードD1を備えた第2
のチャージポンプ回路3とを有する構成となっている。
の周波数で発振する発振回路1と、インバータI4,I5を
備え発振回路1の出力信号を矩形波に整形する波形整形
回路2と、この波形整形回路2の出力信号によりオン・
オフするP型及びN型のトランジスタT3,T4で形成され
たインバータI7、一端をこのインバータI7の出力端と接
続するキャパシタC2、一端を電源端子(電源電圧VCC、
例えば5V)と接続し他端をキャパシタC2の他端と接続す
るダイオードD3、及び一端をダイオードD3の他端と接続
し他端から電源電圧VCCより高いレベル(例えば8V)の
電圧Vchを発生するダイオードD4を備えた第1のチャー
ジポンプ回路4と、この第1のチャージポンプ回路4か
らの電圧Vchを電源として波形整形回路2の出力信号に
よりオン・オフするP型及びN型のトランジスタT1,T2
で形成されたインバータI6、一端をこのインバータI6の
出力端と接続するキャパシタC1、一端を接地端子と接続
し他端をキャパシタC1の他端と接続するダイオードD2、
及び一端をダイオードD2の他端と接続し他端から負の電
位の基板電位Vsubを発生するダイオードD1を備えた第2
のチャージポンプ回路3とを有する構成となっている。
この実施例によると、第2のチャージポンプ回路3を
構成するインバータI6の出力端の振幅が、従来は0〜V
CC(5V)であったものが、0〜Vch(8V)に拡がるの
で、トランジスタT1,T2やキャパシタC1等のサイズを大
きくしなくても基板電位の供給能力が上り、安定して基
板電位を供給することができ、しかも消費電流が増大す
るのを防止することができる。
構成するインバータI6の出力端の振幅が、従来は0〜V
CC(5V)であったものが、0〜Vch(8V)に拡がるの
で、トランジスタT1,T2やキャパシタC1等のサイズを大
きくしなくても基板電位の供給能力が上り、安定して基
板電位を供給することができ、しかも消費電流が増大す
るのを防止することができる。
第2図は本発明の第2の実施例を示す回路図である。
この実施例は、高電位制御回路5を設け、インバータ
I6電源の電圧Vchが高くなりすぎてトランジスタT1,T2が
破壊されるのを防止し、信頼性の向上をはかるようにし
たものである。
I6電源の電圧Vchが高くなりすぎてトランジスタT1,T2が
破壊されるのを防止し、信頼性の向上をはかるようにし
たものである。
高電圧制御回路5は、チャージポンプ回路4からの電
圧Vchが予め設定された電圧VchMAXを越えたか否かを検
知する高電位検知部51と、インバータI8と、NANDゲート
G1とを備え、電圧VchがVchMAXを越えると、波形整形回
路2の出力信号をチャージポンプ回路4へ伝達しないよ
うにして電圧Vchの最高電位を制御している。
圧Vchが予め設定された電圧VchMAXを越えたか否かを検
知する高電位検知部51と、インバータI8と、NANDゲート
G1とを備え、電圧VchがVchMAXを越えると、波形整形回
路2の出力信号をチャージポンプ回路4へ伝達しないよ
うにして電圧Vchの最高電位を制御している。
高電位検知部51の入出力特性は第3図のとおりであ
り、その具体的な回路例は第4図のとおりである。
り、その具体的な回路例は第4図のとおりである。
なおキャパシタC3は、電圧Vchの急激な変化を防止す
るためのものである。
るためのものである。
以上説明したように本発明は、基板電位を発生するチ
ャージポンプ回路の、発振回路の出力によってオン・オ
フするトランジスタを、他のチャージポンプ回路によっ
て発生する通常の電源電圧より高い電圧を電源として駆
動する構成とすることにより、トランジスタやキャパシ
タ等のサイズを大きくしなくても基板電位の供給能力を
上げることができるので、安定して基板電位を供給する
ことができ、かつ消費電流が増大するのを防止すること
ができる効果がある。
ャージポンプ回路の、発振回路の出力によってオン・オ
フするトランジスタを、他のチャージポンプ回路によっ
て発生する通常の電源電圧より高い電圧を電源として駆
動する構成とすることにより、トランジスタやキャパシ
タ等のサイズを大きくしなくても基板電位の供給能力を
上げることができるので、安定して基板電位を供給する
ことができ、かつ消費電流が増大するのを防止すること
ができる効果がある。
第1図及び第2図はそれぞれ本発明の第1及び第2の実
施例を示す回路図、第3図及び第4図はそれぞれ第2図
に示された実施例の高電位検知部の入出力特性図及び具
体的な回路例を示す回路図、第5図は従来の基板電位発
生回路の一例を示す回路図である。 1……発振回路、2……波形整形回路、3,3A,4……チャ
ージポンプ回路、5……高電位制御回路、51……高電位
検知部、C1〜C4……キャパシタ、D1〜D6……ダイオー
ド、G1……NANDゲート、I1〜I11……インバータ、T1〜T
10……トランジスタ。
施例を示す回路図、第3図及び第4図はそれぞれ第2図
に示された実施例の高電位検知部の入出力特性図及び具
体的な回路例を示す回路図、第5図は従来の基板電位発
生回路の一例を示す回路図である。 1……発振回路、2……波形整形回路、3,3A,4……チャ
ージポンプ回路、5……高電位制御回路、51……高電位
検知部、C1〜C4……キャパシタ、D1〜D6……ダイオー
ド、G1……NANDゲート、I1〜I11……インバータ、T1〜T
10……トランジスタ。
Claims (1)
- 【請求項1】所定の周波数で発振する発振回路と、この
発振回路の出力信号によりオン・オフする第1のトラン
ジスタ,第1のキャパシタ,及び第1のダイオードを備
え電源電圧より高いレベルの電圧を発生する第1のチャ
ージポンプ回路と、この第1のチャージポンプ回路から
の電源電圧より高いレベルの電圧を電源として前記発振
回路の出力信号によりオン・オフする第2のトランジス
タ,第2のキャパシタ,及び第2のダイオードを備え所
定のレベルの基板電位を発生する第2のチャージポンプ
回路とを有することを特徴とする基板電位発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1210305A JP2780365B2 (ja) | 1989-08-14 | 1989-08-14 | 基板電位発生回路 |
US07/566,913 US5041739A (en) | 1989-08-14 | 1990-08-14 | Substrate potential generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1210305A JP2780365B2 (ja) | 1989-08-14 | 1989-08-14 | 基板電位発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0373565A JPH0373565A (ja) | 1991-03-28 |
JP2780365B2 true JP2780365B2 (ja) | 1998-07-30 |
Family
ID=16587209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1210305A Expired - Fee Related JP2780365B2 (ja) | 1989-08-14 | 1989-08-14 | 基板電位発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5041739A (ja) |
JP (1) | JP2780365B2 (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
US5117125A (en) * | 1990-11-19 | 1992-05-26 | National Semiconductor Corp. | Logic level control for impact ionization sensitive processes |
JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
US5146110A (en) * | 1991-05-22 | 1992-09-08 | Samsung Electronics Co., Ltd. | Semiconductor memory with substrate voltage generating circuit for removing unwanted substrate current during precharge cycle memory mode of operation |
JPH057149A (ja) * | 1991-06-27 | 1993-01-14 | Fujitsu Ltd | 出力回路 |
US5442314A (en) * | 1991-11-22 | 1995-08-15 | Nec Corporation | CMOS circuit for generating voltage related to transistor gate length |
EP0545266A3 (en) * | 1991-11-29 | 1993-08-04 | Nec Corporation | Semiconductor integrated circuit |
JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
KR950002015B1 (ko) * | 1991-12-23 | 1995-03-08 | 삼성전자주식회사 | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 |
FR2696598B1 (fr) * | 1992-10-01 | 1994-11-04 | Sgs Thomson Microelectronics | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé. |
US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
KR0132641B1 (ko) * | 1993-05-25 | 1998-04-16 | 세끼모또 타다히로 | 기판 바이어스 회로 |
JP2560983B2 (ja) * | 1993-06-30 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
US6424202B1 (en) * | 1994-02-09 | 2002-07-23 | Lsi Logic Corporation | Negative voltage generator for use with N-well CMOS processes |
US5578961A (en) * | 1994-07-27 | 1996-11-26 | Motorola, Inc. | MMIC bias apparatus and method |
KR100307514B1 (ko) * | 1994-07-30 | 2001-12-01 | 김영환 | 차지펌프회로 |
WO1996013037A1 (en) * | 1994-10-19 | 1996-05-02 | Intel Corporation | Voltage supplies for flash memory |
US5907700A (en) * | 1994-10-24 | 1999-05-25 | Intel Corporation | Controlling flash memory program and erase pulses |
US5627458A (en) * | 1995-07-14 | 1997-05-06 | Nevin; Larry J. | Integrated negative D-C bias circuit |
US5973956A (en) * | 1995-07-31 | 1999-10-26 | Information Storage Devices, Inc. | Non-volatile electrically alterable semiconductor memory for analog and digital storage |
US5612644A (en) * | 1995-08-31 | 1997-03-18 | Cirrus Logic Inc. | Circuits, systems and methods for controlling substrate bias in integrated circuits |
JP3633061B2 (ja) * | 1995-10-19 | 2005-03-30 | 三菱電機株式会社 | 半導体集積回路装置 |
US5945870A (en) * | 1996-07-18 | 1999-08-31 | Altera Corporation | Voltage ramp rate control circuit |
KR100227620B1 (ko) * | 1996-10-17 | 1999-11-01 | 김영환 | 네가티브 챠지펌프 회로 |
KR100294584B1 (ko) * | 1998-06-19 | 2001-09-17 | 윤종용 | 반도체메모리장치의기판바이어스전압발생회로 |
JP4354056B2 (ja) * | 1999-10-12 | 2009-10-28 | 株式会社 沖マイクロデザイン | 半導体集積回路 |
JP2002026254A (ja) | 2000-07-03 | 2002-01-25 | Hitachi Ltd | 半導体集積回路および不揮発性メモリ |
US6509788B2 (en) * | 2001-03-16 | 2003-01-21 | Hewlett-Packard Company | System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption |
US7113021B2 (en) * | 2002-08-28 | 2006-09-26 | Koninklijke Philips Electronics N.V. | Voltage doubler circuit |
CN1306690C (zh) * | 2003-07-30 | 2007-03-21 | 百利通电子(上海)有限公司 | 一种可对正负极分别充电的双电压电荷泵及其控制电路 |
JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
US8319471B2 (en) | 2006-12-06 | 2012-11-27 | Solaredge, Ltd. | Battery power delivery module |
US8947194B2 (en) | 2009-05-26 | 2015-02-03 | Solaredge Technologies Ltd. | Theft detection and prevention in a power generation system |
US11888387B2 (en) | 2006-12-06 | 2024-01-30 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
US11855231B2 (en) | 2006-12-06 | 2023-12-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11687112B2 (en) | 2006-12-06 | 2023-06-27 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8013472B2 (en) | 2006-12-06 | 2011-09-06 | Solaredge, Ltd. | Method for distributed power harvesting using DC power sources |
US11735910B2 (en) | 2006-12-06 | 2023-08-22 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
JP2008193766A (ja) * | 2007-02-01 | 2008-08-21 | Spansion Llc | 電圧発生回路及びその制御方法 |
WO2009041326A1 (ja) * | 2007-09-27 | 2009-04-02 | Sanyo Electric Co., Ltd. | 電圧変換回路 |
GB2485527B (en) | 2010-11-09 | 2012-12-19 | Solaredge Technologies Ltd | Arc detection and prevention in a power generation system |
GB2498365A (en) | 2012-01-11 | 2013-07-17 | Solaredge Technologies Ltd | Photovoltaic module |
GB2498791A (en) * | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Photovoltaic panel circuitry |
GB2498790A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Maximising power in a photovoltaic distributed power system |
US9548619B2 (en) | 2013-03-14 | 2017-01-17 | Solaredge Technologies Ltd. | Method and apparatus for storing and depleting energy |
US11177663B2 (en) | 2016-04-05 | 2021-11-16 | Solaredge Technologies Ltd. | Chain of power devices |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758351A (en) * | 1980-09-24 | 1982-04-08 | Toshiba Corp | Substrate biasing device |
JPS57197929A (en) * | 1981-05-30 | 1982-12-04 | Ricoh Co Ltd | Substrate voltage detecting circuit |
US4433253A (en) * | 1981-12-10 | 1984-02-21 | Standard Microsystems Corporation | Three-phase regulated high-voltage charge pump |
US4670669A (en) * | 1984-08-13 | 1987-06-02 | International Business Machines Corporation | Charge pumping structure for a substrate bias generator |
JPS6199363A (ja) * | 1984-10-19 | 1986-05-17 | Mitsubishi Electric Corp | 基板電位発生回路 |
US4736121A (en) * | 1985-09-10 | 1988-04-05 | Sos Microelettronica S.p.A. | Charge pump circuit for driving N-channel MOS transistors |
JPS6266656A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 基板電位生成回路 |
JPS6337892A (ja) * | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | ダイナミツクランダムアクセスメモリの基板電位発生回路 |
DE8714849U1 (de) * | 1986-12-23 | 1987-12-23 | Jenoptik Jena Gmbh, Ddr 6900 Jena | Geregelter CMOS-Substratspannungsgenerator |
US4754168A (en) * | 1987-01-28 | 1988-06-28 | National Semiconductor Corporation | Charge pump circuit for substrate-bias generator |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
-
1989
- 1989-08-14 JP JP1210305A patent/JP2780365B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-14 US US07/566,913 patent/US5041739A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0373565A (ja) | 1991-03-28 |
US5041739A (en) | 1991-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2780365B2 (ja) | 基板電位発生回路 | |
US6833750B2 (en) | Semiconductor integrated circuit device | |
US4656369A (en) | Ring oscillator substrate bias generator with precharge voltage feedback control | |
KR890005159B1 (ko) | 백 바이어스 전압 발생기 | |
US4208595A (en) | Substrate generator | |
JPH07303369A (ja) | 半導体デバイス用内部電圧発生器 | |
JPH0347611B2 (ja) | ||
JPS6066504A (ja) | 半導体集積回路 | |
JPH08204450A (ja) | 半導体集積回路 | |
KR930011222A (ko) | 반도체 집적회로 | |
US5179296A (en) | Charge pump substrate bias circuit | |
JP2704459B2 (ja) | 半導体集積回路装置 | |
JP3024399B2 (ja) | 半導体集積回路 | |
US4628215A (en) | Drive circuit for substrate pump | |
US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
JPS59193056A (ja) | 基板バイアス電圧発生回路 | |
EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
JP3699517B2 (ja) | 半導体スイッチ制御回路 | |
US11159155B1 (en) | Leakage control of multi-chip module and method thereof | |
JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
JP3091384B2 (ja) | スイッチ回路 | |
JPS62205Y2 (ja) | ||
JP2989911B2 (ja) | 半導体集積回路 | |
JP2591222B2 (ja) | 電源電圧降圧回路 | |
JPH04343260A (ja) | 整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |